CN105866774A - 线性调频信号极坐标格式成像算法的fpga实现方法 - Google Patents

Abstract

本发明涉及一种线性调频信号极坐标格式成像算法的FPGA实现方法，属于SAR成像技术领域以及数字信号处理技术领域。该方法包括如下步骤:（1）利用上位机将雷达参数列表和原始雷达回波数据通过以太网发送给FPGA；(2)进行参数模块处理，计算得到距离向和方位模块所要用到的,,，，和；(3)进行距离向尺度变换处理；(4)进行方位向插值处理；(5)进行两维FFT成像；(6)利用以太网将处理完的数据传回上位机中，进行直方图均衡，在上位机上显示最后的成像结果图。该方法实现了极坐标格式算法针对线性调频信号的硬件实时成像处理,同时提出将参数列表由上位机发送的方式，方便用户对参数进行实时修改，而无需修改FPGA代码。

Description

线性调频信号极坐标格式成像算法的FPGA实现方法

技术领域

本发明涉及一种线性调频信号极坐标格式成像算法的FPGA实现方法，属于SAR成像技术领域以及数字信号处理技术领域。

背景技术

合成孔径雷达(SAR)是利用信号处理技术对地面景物进行成像的高分辨雷达。由于合成孔径雷达不受光照和气候条件的限制，不仅能够获得比拟光学照片的大面积高分辨的图像，而且具有穿透遮蔽物的能力，在地球遥感、战场感知、海洋测绘等领域有着广泛的应用。合成孔径雷达有多种工作模式，其中聚束模式是通过控制天线波束指向，使雷达发射能量持续照射同一场景，从而获得很大的合成孔径。极坐标格式算法是一种经典的聚束SAR成像算法。传统的极坐标格式算法通常通过两维插值和两维快速傅里叶变换(FFT)实现，由于插值精度不够造成的空频相位误差使得图像质量下降，但是提高插值精度又会降低算法的运算效率。为了改善这一限制，提出了尺度变换的方法，它在处理过程中能够避免插值运算。尺度变换的方法在距离向以三次FFT(快速傅里叶变换)的代价代替插值，但在方位向依然需要使用SINC(辛格)插值的方法。因为在正侧视和斜视情况下，距离向重采样都是实现距离频率的尺度变换，因此在两种情况下都能够利用尺度变换原理来实现距离向重采样，然而对于方位向而言，在斜视情况下，需要预先进行一次重采样。因此，在大斜视情况下仅仅利用尺度变换原理并不能实现方位向的重采样。

可编程逻辑器件(FPGA)是一种数字电路，它可以由用户进行编程和配置，利用它可以解决不同的逻辑设计问题。同时FPGA性能优越，可采用并行的方式进行数字信号处理，满足雷达数据处理实时性的要求

发明内容

本发明提出了一种线性调频信号极坐标格式成像算法的FPGA实现方法，该方法结合雷达信号处理的特点及FPGA硬件优势，实现了极坐标格式算法针对线性调频信号的硬件实时处理,同时提出将参数列表由上位机发送的方式，方便用户对参数进行实时修改，而无需修改FPGA代码。

本发明为解决其技术问题采用如下技术方案：

一种线性调频信号极坐标格式成像算法的FPGA实现方法，包括以下几个步骤：

(1)利用上位机读取雷达参数列表并将它通过以太网接口写入到FPGA板卡上的参数寄存器中；

(2)再次利用上位机将原始雷达回波数据通过以太网接口传输到FPGA板卡上的DDR内存条中；

(3)将参数寄存中的数据传给参数计算模块，计算得到距离向和方位模块所要用到的坐标轴距离向快时间τ,距离向尺度变换频率轴f_τ,距离向插值频率轴f_x，距离向尺度因子δ_r，雷达与目标实时距离R_a，调频斜率K；

(4)进行距离向处理；

(5)进行方位向处理：

(6)进行两维FFT成像；

(7)利用以太网将处理完的数据传回上位机中，进行直方图均衡，在上位机上显示最后的成像结果图。

所述步骤(4)的具体过程如下：

a、利用参数模块的距离向快时间τ,计算二次相位函数φ_scl存入FIFO(First InFirst Out先进先出)中缓存；

b、从DDR中读取一个脉冲的原始回波数据，长度为32768；

c、利用CORDIC(Coordinate Rotation Digital Computer坐标旋转数字计算方法)IP(Intelligence Property知识产权)核将这一个脉冲与二次相位函数φ_scl进行复数相乘；

d、利用FFT IP(快速傅里叶变换IP)核对步骤(c)的结果做快速傅里叶变换；

e、在步骤(d)的同时计算滤波函数H₁；

f、将滤波函数H₁与步骤(d)的结果相乘输入进FFT IP核中，其中FFT IP核被设置成流水线模式，最大处理长度为32768点；计算二次相位函数φ_ins，将步骤(f)的结果与二次相位函数φ_ins相乘；

g、对步骤(g)的结果做傅里叶逆变化，截取结果的32768点中的8192个有效点；

h、将步骤(h)的结果乘以滤波函数H₂，将最终的结果以转置的方式写入到DDR内存条中；

i、重复步骤(a)--(i)，直到处理完所有距离向脉冲数据。

所述步骤(5)的具体过程如下：

A、初始化数据RAM(随机存储内存)表与小数RAM表，将其内部元素都置0；同时初始化SINC插值系数RAM表，采用8点插值结构，量化位移为待插点间隔的1/16；

B、从DDR内存中以转置的方式读取一个距离门的数据；

C、计算采样点的频率轴f_y,将计算结果从浮点数转成定点数，以定点数的整数部分作为地址，将一个距离门数据存进8个1024大小的RAM中，将定点数的小数部分以同样的方式存进8个1024大小的RAM中，分别形成数据RAM表与小数RAM表；

D、根据待插频率轴n的大小，在数据RAM表中找到8个数，以同样的方式在小数RAM表中找到对应的8个数，以小数表中的8个数作为索引，找到SINC插值系数表中8个量化值，将RAM表中8个数与SINC表中的量化值对应相乘并相加，就是该待插点n对应的数据值；

E、重复步骤(D)，直到计算完整个待插频率轴的值，将结果以连续存储的方式写进DDR中；

F、重复步骤(B)--(E)步骤，直到完成所有数据处理。

所述步骤(6)的具体过程如下：

1)从DDR中读一个距离门数据，进行方位向傅里叶变换，写进DDR中，重复该步骤直到处理完所有的数据；

2)从DDR中读一个脉冲数据，进行距离向逆傅里叶变换，写进DDR中，重复该步骤直到处理完所有的脉冲。

本发明的有益效果如下：

1、本发明利用FPGA强大的数字信号处理能力实现了合成孔径雷达实时成像。由于合成孔径雷达能够满足在各种复杂气象条件下对地表环境的观测，突破传统光学成像的限制，因此在环境监测、资源勘探、应急救灾、地形测绘等民用领域具有广泛的应用前景。

2、本发明提出了一种实时修改雷达参数的模式，能够满足机载雷达在飞行过程中变换参数时的数据实时处理要求。本发明将基本的雷达参数作为输入变量，利用FPGA计算由基本雷达参数得到的各个变量，然后进行算法处理，因此无需修改代码。本发明在处理2GB大小的数据时，处理时间为11.6s，能够满足实时成像的需求。

附图说明

图1为聚束SAR的几何模型示意图。

图2为算法硬件实现结构框图。

图3(a)为读DDR时序图，图3(b)为写DDR时序图。

图4(a)为距离向处理流程图，图4(b)为方位向处理流程图。

具体实施方式

下面结合附图对本发明创造做进一步详细说明。

本发明是直接采样线性调频信号的极坐标格式算法的FPGA实现，图1是聚束SAR的几何模型，雷达参数列表如下表1所示。在图1中，飞机从A点飞到C点，B点表示载机实时位置,R_ref为参考距离，H为载机飞行高度。

脉冲宽度(T)	0.00001469s
		参考距离	10500m
信号带宽(B)	1.16GHz
		采样率(fs)	1.5Ghz
波长(Lamda)	0.03077m
		载机高度(H)	5700m
载机速度(Va)	154m/s
		脉冲重复频率	2000Hz
斜视角	0°

表1雷达回波数据参数列表

本发明硬件结构如图2所示。硬件实现平台是采用赛林思(Xilinx)公司的VIRTEX7系列芯片构建的一套通用数字信号处理系统。软件平台使用了微软公司的微软基础库类(MFC)编程框架编写了一个上位机应用程序。利用了套接字原理实现了UDP/IP(用户数据报)数据传输协议。上位机的作用是在电脑上将数据发送给FPGA开发板处理并接收处理完的数据进行显示。

在上位机的代码设计中，分成五个模块，分别是：设置IP地址及端口号，设置雷达参数列表，文件选择模块，信息提示框以及显示成像结果图模块。首先利用上位机设置IP地址及端口号，建立起电脑与FPGA开发板之间的数据连接通道。提示建立成功后，设置雷达参数列表然后将参数列表发送到FPGA。然后再通过文件选择模块将雷达回波数据通过以太网发送给FPGA的DDR(双倍速率同步动态随机存取内存)模块。信息提示框用来进行人机交互，显示成像结果图模块用来显示经过FPGA处理后的数据所成的图。

在FPGA代码的设计中，分成以太网模块，DDR模块，算法处理以及时钟模块。其中以太网模块利用了Xilinx公司提供的三态以太网(Tri-Mode Ethernet MAC)IP核以及用户数据报协议(UDP)和接收缓冲区(RX_FIFO)和发送缓冲区(TX_FIFO)来完成数据收发功能。DDR模块使用了Xilinx公司提供了DDR3内存接口(MIG)解决方案。该解决方案提供了内存控制器和物理层设计，用户基于该方案可以直接对DDR内存进行操作。由于单个雷达数据是64bit的浮点型数，为了方便算法模块读取，在该解决方案上编写了一套DDR接口,该接口包含了一些控制逻辑和写缓冲区(WR_FIFO)以及读缓冲区(RD_FIFO)。同时因为雷达回波数据经过距离向处理后需要将矩阵转置后输入方位向模块，因此在DDR接口里也设计了如何进行转置模式的读写。利用接口时序图，如图3所示，就可以控制将数据以连续或者转置的方式读出或者写进DDR。图3(a)为读DDR时序图，当检测到read_available信号有效时，设置start_trigger为高，则ddr_busy信号被置高，几个时钟后data_rdy有效，此时设置read_en为高，则可以将第一个数据Data1从DDR读出，read_data_valid表示该数据有效，以此类推读出所需要的数据。图3(b)为写DDR时序图，首先将start_trigger信号置高，此时可以输入需要写进DDR的数据，以write_data_valid表示数据有效的信号,write_finish表示一帧数据结束信号，以此类推写入所有的数据。为了加快速率，在DDR模块设计中使用了流水结构的读写模式，支持两个脉冲数据的同时计算。

在进行距离向处理之前先进行参数模块的计算。将之前缓存在参数寄存中的数据传给参数计算模块，利用浮点型(FLOATING-POINT)IP核实现浮点数的四则运算以及三角函数的运算，得到距离向快时间τ,距离向尺度变化呢频率轴f_τ,距离向插值频率轴f_x以及距离向尺度因子δ_r，雷达与目标实时距离R_a，调频斜率K这些量，将这些变量缓存在RAM当中，等待距离向与方位向模块进行读取。

距离向处理流程如图4(a)所示，采用了尺度变换的原理。首先需要根据上位机发送的参数，计算二次相位函数以及滤波函数，其次从DDR中读出一个脉冲的数据，根据距离向处理流程，经过复数相乘以及傅里叶变换之后将距离向处理过的脉冲再次写进DDR中。由于原始回波数据占用的内存空间为0-2G,为了不覆盖原始回波数据，因此距离向处理完的数据写入的内存空间为2G-2.5G。具体处理步骤如下：

(a)利用参数模块的变量计算二次相位函数

${\mathrm{\φ}}_{scl}\left(\mathrm{\τ}\right)=\exp \{-j\mathrm{\π}k\frac{{\mathrm{\δ}}_r-1}{{\mathrm{\δ}}_r}{\[\mathrm{\τ}-\frac{2R_a}{c}\]}^2\}---\left(1\right)$

式中τ为距离向快时间，δ_r为距离向尺度因子，R_a为雷达与目标实时距离，k为调频斜率，c为光速。

(b)读取一个脉冲长度的原始回波数据，长度为32768点，将原始回波数据与二次相位函数φ_scl进行复数相乘。

(c)对(b)的结果做32768点傅里叶变换。

(d)将(c)的结果乘以滤波函数:

$H_2\left(f_{\mathrm{\τ}}\right)=\exp \left(j\mathrm{\π}\frac{{\mathrm{\δ}}_r}{k}{f_{\mathrm{\τ}}}^2\right)---\left(2\right)$

式中f_τ为距离向频率轴。

(e)对(d)的结果做32768点傅里叶逆变换。

(f)将(e)的结果乘以二次相位函数：

${\mathrm{\φ}}_{ins}\left(\mathrm{\τ}\right)=\exp \left\{j\mathrm{\π}k\frac{{\mathrm{\δ}}_r-1}{{\mathrm{\δ}}_r^2}{\[\mathrm{\τ}-\frac{2R_a}{c}\]}^2\right\}.\exp \[-j2\mathrm{\π}\frac{f_c({\mathrm{\δ}}_r-1)}{{\mathrm{\δ}}_r}\mathrm{\τ}\]---\left(3\right)$

式中f_c为发射脉冲频率。

(g)对(f)的结果截取其中的8192点数据存入FIFO中缓存。

(h)通过FFT IP核的控制信号，将其由原来的32768点FFT运算变为8192点的运算，这样的目的是复用FFT IP核，节省FPGA片内RAM资源。然后对(g)的结果做8192点的傅里叶变换。

(i)计算滤波函数：

$H_2\left(f_{\mathrm{\τ}}\right)=\exp \[j\frac{4\mathrm{\π}}{c}(f_{rr}+\frac{f_c({\mathrm{\δ}}_r-1)}{{\mathrm{\δ}}_r}).R_a\].\exp \left(j\frac{4{\mathrm{\πR}}_a}{\mathrm{\λ}}\right).\exp (j\mathrm{\π}f-j\frac{4\mathrm{\π}}{c}{f}_{rr}.R_c)---\left(4\right)$

式中，f_rr为f_τ截断后的频率轴，λ为波长。将(h)结果与滤波函数进行复数相乘。

(j)重复步骤(a)-(i)，直到处理完所有距离向脉冲数据。

方位向处理流程如图4(b)所示，采用了SINC插值的原理。本发明采用了8点SINC插值结构，插值系数表如表2所示。

sinc(-4)	sinc(-4+1/16)	sinc(-4+2/16)	sinc(-4+3/16)	....	sinc(-4+15/16)
						sinc(-3)	sinc(-3+1/16)	sinc(-3+2/16)	sinc(-3+3/16)	....	sinc(-3+15/16)
sinc(-2)	sinc(-2+1/16)	sinc(-2+2/16)	sinc(-2+3/16)	....	sinc(-2+15/16)
						sinc(-1)	sinc(-1+1/16)	sinc(-1+2/16)	sinc(-1+3/16)	....	sinc(-1+15/16)
sinc(0)	sinc(0+1/16)	sinc(0+2/16)	sinc(0+3/16)	....	sinc(0+15/16)
						sinc(1)	sinc(1+1/16)	sinc(1+2/16)	sinc(1+3/16)	....	sinc(1+15/16)
sinc(2)	sinc(2+1/16)	sinc(2+2/16)	sinc(2+3/16)	....	sinc(2+15/16)
						sinc(3)	sinc(3+1/16)	sinc(3+2/16)	sinc(3+3/16)	....	sinc(3+15/16)

表2 SINC插值系数表

首先计算输入进插值核的频率轴f_y，根据f_y整数部分寻址原始回波数据、小数部分寻址插值核系数，在同一个时钟周期取出一组回波数据和插值系数进行相乘后进入后续并行加法树即可得到插值结果。具体处理步骤如下：

(a)初始化数据RAM表与小数RAM表，将其内部元素都置0。同时初始化SINC插值系数RAM表，采用8点插值核，量化位移为待插点间隔的1/16。

(b)从DDR内存中以转置的方式读取一个距离门的数据。

(c)计算采样点的频率轴f_y：

$f_y=\left(tan\right(\mathrm{\α}-\frac{\mathrm{\θ}}{2})\·f_x-f_{y\_init})/delta\_fy---\left(5\right)$

式中f_x为距离向插值频率轴，f_{y_init}为方位向频率轴初始点，delta_fy为方位向重新抽样后的间隔。将计算结果从浮点数转成定点数，以定点数的整数部分作为地址，将一个距离门数据存进8个1024大小的RAM中，将定点数的小数部分以同样的方式存进8个1024大小的RAM中，分别形成数据RAM表与小数RAM表。

(d)根据待插频率轴n的大小，在数据RAM表中找到8个数，以同样的方式在小数RAM表中找到对应的8个数，以小数表中的这8个数作为索引，找到SINC插值系数表中8个量化值，将RAM表中8个数与SINC表中的量化值对应相乘并相加，就是该待插点n对应的值。

(e)重复(d)的步骤，直到计算完整个待插频率轴的值，将结果以连续存储的方式写进DDR中。

(f)重复(b)--(e)步骤，直到完成所有的数据。

方位向处理结束后经过两维傅里叶运算将最后的结果通过以太网传回上位机，进行直方图均衡后将最后的成像结果图显示在上位机上。

本发明利用FPGA VC707处理处理2G实测雷达回波数据，即32768*8192点64位浮点数的情况下算法处理总时间为11.6s。由处理结果看，本发明的方法能够获得良好的SAR图像，并且运算效率较高，基本能满足雷达实时处理的要求。

Claims (5)

1.一种线性调频信号极坐标格式成像算法的FPGA实现方法，其特征在于，包括以下几个步骤：

(1)利用上位机读取雷达参数列表并将它通过以太网接口写入到FPGA板卡上的参数寄存器中；

(2)再次利用上位机将原始雷达回波数据通过以太网接口传输到FPGA板卡上的DDR内存条中；

(3)将参数寄存中的数据传给参数计算模块，计算得到距离向和方位模块所要用到的坐标轴距离向快时间τ,距离向尺度变换频率轴f_τ,距离向插值频率轴f_x，距离向尺度因子δ_r，雷达与目标实时距离R_a，调频斜率K；

(4)进行距离向处理；

(5)进行方位向处理：

(6)进行两维FFT成像；

(7)利用以太网将处理完的数据传回上位机中，进行直方图均衡，在上位机上显示最后的成像结果图。

2.根据权利要求1所述的线性调频信号极坐标格式成像算法的FPGA实现方法，其特征在于，所述步骤(1)和(2)中的利用上位机发送参数列表和回波数据的具体过程如下：

①在上位机上设置好IP地址和端口号；

②上位机提示连接成功后发送雷达参数列表；

③上位机提示列表发送成功后选择雷达回波数据进行发送；

④发送成功后上位机等待接收FPGA处理完的数据；

⑤对处理完的数据进行保存并显示。

3.根据权利要求1所述的线性调频信号极坐标格式成像算法的FPGA实现方法，其特征在于，所述步骤(4)的具体过程如下：

a、利用参数模块的距离向快时间τ,计算二次相位函数φ_scl存入FIFO中缓存；

b、从DDR中读取一个脉冲的原始回波数据，长度为32768；

c、利用CORDIC IP核将这一个脉冲与二次相位函数φ_scl进行复数相乘；

d、利用FFT IP核对步骤(c)的结果做快速傅里叶变换；

e、在步骤(d)的同时计算滤波函数H₁；

f、将滤波函数H₁与步骤(d)的结果相乘输入进FFT IP核中，其中FFT IP核被设置成流水线模式，最大处理长度为32768点；计算二次相位函数φ_ins，将步骤(f)的傅里叶变换结果与二次相位函数φ_ins相乘；

g、对步骤(f)里复数相乘结果做傅里叶逆变化，截取结果的32768点中的8192个有效点；

h、将步骤(g)的结果乘以滤波函数H₂，将最终的结果以转置的方式写入到DDR内存条中；

i、重复步骤(a)--(h)，直到处理完所有距离向脉冲数据。

4.根据权利要求1所述的线性调频信号极坐标格式成像算法的FPGA实现方法，其特征在于，所述步骤(5)的具体过程如下：

A、初始化数据RAM表与小数RAM表，将其内部元素都置0；同时初始化SINC插值系数RAM表，采用8点插值结构，量化位移为待插点间隔的1/16；

B、从DDR内存中以转置的方式读取一个距离门的数据；

C、计算采样点的频率轴f_y,将计算结果从浮点数转成定点数，以定点数的整数部分作为地址，将一个距离门数据存进8个1024大小的RAM中，将定点数的小数部分以同样的方式存进8个1024大小的RAM中，分别形成数据RAM表与小数RAM表；

D、根据待插频率轴n的大小，在数据RAM表中找到8个数，以同样的方式在小数RAM表中找到对应的8个数，以小数表中的8个数作为索引，找到SINC插值系数表中8个量化值，将RAM表中8个数与SINC表中的量化值对应相乘并相加，就是该待插点n对应的数据值；

E、重复步骤(D)，直到计算完整个待插频率轴的值，将结果以连续存储的方式写进DDR中；

F、重复步骤(B)--(E)步骤，直到完成所有数据处理。

5.根据权利要求1所述的线性调频信号极坐标格式成像算法的FPGA实现方法，其特征在于，所述步骤(6)的具体过程如下：

1)从DDR中读一个距离门数据，进行方位向傅里叶变换，写进DDR中，重复该步骤直到处理完所有的数据；

2)从DDR中读一个脉冲数据，进行距离向逆傅里叶变换，写进DDR中，重复该步骤直到处理完所有的脉冲。