CN105824374A - 一种双子星型服务器架构 - Google Patents

一种双子星型服务器架构 Download PDF

Info

Publication number
CN105824374A
CN105824374A CN201610202629.3A CN201610202629A CN105824374A CN 105824374 A CN105824374 A CN 105824374A CN 201610202629 A CN201610202629 A CN 201610202629A CN 105824374 A CN105824374 A CN 105824374A
Authority
CN
China
Prior art keywords
cpu
board
computing board
computing
shuangzi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610202629.3A
Other languages
English (en)
Inventor
罗剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inspur Electronic Information Industry Co Ltd
Original Assignee
Inspur Electronic Information Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inspur Electronic Information Industry Co Ltd filed Critical Inspur Electronic Information Industry Co Ltd
Priority to CN201610202629.3A priority Critical patent/CN105824374A/zh
Publication of CN105824374A publication Critical patent/CN105824374A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/185—Mounting of expansion boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Between Computers (AREA)

Abstract

本发明提供了一种双子星型服务器架构，包括：两个计算板、IO板和中背板；其中，所述中背板用于将所述两个计算板相连，以及将所述两个计算板与所述IO板相连；所述两个计算板中的第一计算板中包括全互连的多个处理器CPU；所述两个计算板中的第二计算板中包括全互连的多个处理器CPU；所述IO板，用于提供多个外设组件PCIe接口。根据本方案，可以提高了双子星型服务器的计算性能，以及提供更多的PCIe接口。

Description

一种双子星型服务器架构
技术领域
本发明涉及服务器技术领域，特别涉及一种双子星型服务器架构。
背景技术
随着服务器技术的飞速发展，用户对服务器灵活性配置和多路计算处理能力的要求也越来越高。目前，传统的双子星型服务器架构，包括两个独立的双子星计算节点，每一个计算节点独立的提供其所具有的计算能力，由于两个计算节点相对于一个具有与该两个计算节点提供相同计算能力的节点，占用空间较大，因此，传统双子星型服务器不能够发挥双子星结构的优势来进一步提高计算性能。
发明内容
本发明实施例提供了一种双子星型服务器架构，以提高双子星服务器的计算性能。
本发明实施例提供了一种双子星型服务器架构，包括：两个计算板、IO板和中背板；其中，
所述中背板用于将所述两个计算板相连，以及将所述两个计算板与所述IO板相连；
所述两个计算板中的第一计算板中包括全互连的多个处理器CPU；
所述两个计算板中的第二计算板中包括全互连的多个处理器CPU；
所述IO板，用于提供多个外设组件PCIe接口。
优选地，所述第一计算板中包括：四个CPU；
所述第二计算板中包括：四个CPU；
所述第一计算板与所述第二计算板中任意的两个CPU之间连接的线路上所包括CPU的个数不大于1。
优选地，所述第一计算板中的四个CPU中的第一CPU、第二CPU、第三CPU和第四CPU依次首尾相连，所述第二计算板中的四个CPU中的第五CPU、第六CPU、第七CPU和第八CPU依次首尾相连；
所述第一计算板中的第一CPU与所述第二计算板中第五CPU相连；
所述第一计算板中的第四CPU与所述第二计算板中第八CPU相连；
所述第一计算板中的第二CPU与所述第二计算板中第七CPU相连；
所述第一计算板中的第三CPU与所述第二计算板中第六CPU相连。
优选地，所述IO板包括：至少一个输入输出板IOH芯片，每一个IOH芯片包括至少一个PCIe接口。
优选地，所述IO板包括：四个IOH芯片，分别为第一IOH芯片、第二IOH芯片、第三IOH芯片和第四IOH芯片；
所述第一计算板和所述第二计算板中在进行单分区配置或双分区配置时，IOH芯片的个数不小于2。
优选地，所述第一计算板中的第一CPU和第二CPU连接第一IOH芯片，第三CPU和第四CPU连接第二IOH芯片；
所述第二计算板中的第五CPU和第六CPU连接第三IOH芯片，第七CPU和第八CPU连接第四IOH芯片。
优选地，所述第一计算板中所包括的四个CPU中任意两个CPU之间相连线路上所包括CPU的个数为0。
优选地，所述第一计算板中的四个CPU依次首尾相连，该依次首尾相连的四个CPU中不相邻的两个CPU相连；
所述第二计算板中的四个CPU依次首尾相连，该依次首尾相连的四个CPU中不相邻的两个CPU相连。
优选地，进一步包括：与所述IO板相连的至少一个IORiser扩展板；其中，
所述IORiser扩展板包括南桥芯片和基板管理控制器BMC，用于对外提供至少一个IO接口。
本发明实施例提供了一种双子星型服务器架构，通过利用中背板将两个计算板相连，从而可以使得双子星型服务器中两个独立的计算板之间有了连接，两个计算板之间可以实现多路配置，从而提高了双子星型服务器的计算性能；由于现有技术中的双子星型服务器中包括的每一个计算板上包括一个IO板，而本发明实施例通过中背板将一个IO板与两个计算板相连，从而可以在相同空间的基础上，增加IO板上PCIe接口的个数。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的一种双子星型服务器架构图；
图2是本发明一个实施例提供的另一种双子星型服务器架构图；
图3是本发明一个实施例提供的一种两个计算板的连接示意图；
图4是本发明一个实施例提供的一种两个计算板与IO板的连接示意图；
图5是本发明一个实施例提供的另一种两个计算板的连接示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，本发明实施例提供了一种双子星型服务器架构，可以包括以下内容：两个计算板(计算板(1)和计算板(2))、IO板(3)和中背板(4)；其中，
所述中背板(4)用于将所述两个计算板相连，以及将所述两个计算板与所述IO板(3)相连；
所述两个计算板中的计算板(1)中包括全互连的多个CPU(CentralProcessingUnit，处理器)(5)；
所述两个计算板中的计算板(2)中包括全互连的多个CPU(5)；
所述IO板(3)，用于提供多个外设组件PCIe(PeripheralComponentInterfaceExpress，外设组件)接口。
可见，本发明实施例通过利用中背板将两个计算板相连，从而可以使得双子星型服务器中两个独立的计算板之间有了连接，两个计算板之间可以实现多路配置，从而提高了双子星型服务器的计算性能；由于现有技术中的双子星型服务器中包括的每一个计算板上包括一个IO板，而本发明实施例通过中背板将一个IO板与两个计算板相连，从而可以在相同空间的基础上，增加IO板上PCIe接口的个数。
其中，该IO板(3)上可以提供大量的PCIe接口，以保证能够连接各种PCIe设备，来满足不同应用需求。
请参考图2，在本发明一个实施例中，每一个计算板上还包括：至少一个内存(6)。
在本发明一个实施例中，计算板(1)和计算板(2)中包括的CPU个数可以相同也可以不相同。
下面以计算板(1)和计算板(2)中包括的CPU个数相同为例，且每一个计算板包括4个CPU，对本发明实施例进行详细说明。
在本发明一个实施例中，为了提高两个计算板中任意两个CPU之间访问速度，该中背板(4)在实现计算板(1)和计算板(2)的连接时，使得计算板(1)和计算板(2)中任意的两个CPU之间连接的线路上所包括的CPU的个数不大于1，如此，任意两个CPU之间在访问时的跳数不超过2跳。
在本发明一个实施例中，可以通过中背板(4)对两个计算板上的CPU进行如图3所示的连接，以保证两个计算板中的任意两个CPU之间连接线路上所包括的CPU个数不大于1。
根据图3可知，计算板(1)包括如下四个CPU：CPU1、CPU2、CPU3和CPU4，计算板(2)包括如下四个CPU：CPU5、CPU6、CPU7和CPU8。
其中，计算板(1)中的CPU1、CPU2、CPU3和CPU4依次首尾相连，计算板(2)中的CPU5、CPU6、CPU7和CPU8依次首尾相连，CPU1与CPU5相连，CPU4与CPU8相连，CPU2与CPU7相连，CPU3与CPU6相连。
请参考图2，在本发明一个实施例中，IO板(3)可以包括：至少一个IOH(InputOutputHub，输入输出板)芯片(7)，每一个IOH芯片可以包括至少一个PCIe接口。
由于在现有技术中，一般在双子星型服务器中每一个独立的计算板上对应一个IO板，而本实施例中两个计算板对应一个IO板，在相同的占用空间内，一个IO板以集成的PCIe接口的个数相对于两个IO板可以集成的PCIe接口个数多，因此，在本发明一个实施例中，IO板(3)可以包括四个IOH芯片。其中，该四个IOH芯片可以为：IOH芯片1、IOH芯片2、IOH芯片3和IOH芯片4。
在本发明实施例的双子星型服务器中，可以对两个计算板进行单分区配置和双分区配置。其中，单分区配置用于表征将两个计算板上所包括的所有CPU看作是位于一个计算板上，并对所有CPU进行多路配置。双分区配置用于表征将两个计算板看作是两个独立的板，可以分别对每一个计算板上的CPU进行多路配置。
在本发明一个实施例中，不管是对两个计算板进行单分区配置还是双分区配置，为了提高配置后系统可以提供较多的PCIe接口，需要保证IOH芯片的个数不小于2。
请参考图4，在本发明一个实施例中，可以利用中背板对两个计算板与IOH芯片进行如图4所示的连接，以保证IOH芯片的个数不小于2。
根据图4可知，CPU1、CPU2与IOH芯片1相连，CPU3、CPU4与IOH芯片2相连，CPU5、CPU6与IOH芯片3相连，CPU7、CPU8与IOH芯片4相连。
在本发明一个实施例中，根据上述图4，中背板(4)可以通过控制Enable/Disable链路A、B、C和D，实现单分区配置和双分区配置，从而不仅满足用户对性能上的要求，还能满足用户对多计算机系统的需求。
对于单分区配置：
1、单分区2路：中背板(4)通过控制A、B和D为Disable，C为Enable，使得CPU3和CPU6组成单分区2路，支持IOH2和IOH3。也可以配置为CPU2和CPU7组成单分区2路，支持IOH1和IOH4。
2、单分区4路：中背板(4)控制A和D为Disable，B和C为Enable，使得CPU2、CPU3、CPU6和CPU7组成单分区4路，支持IOH1、IOH2、IOH3和IOH4。
3、单分区6路：中背板(4)通过控制A为Disable，C、B和D为Enable，使得CPU2、CPU3、CPU4、CPU6、CPU7和CPU8组成单分区6路，支持IOH1、IOH2、IOH3和IOH4。也可以配置为CPU1、CPU2、CPU3、CPU5、CPU6和CPU7组成单分区6路，支持IOH1、IOH2、IOH3和IOH4。
4、单分区8路：中背板(4)通过控制A、C、B和D为Enable，使得CPU1、CPU2、CPU3、CPU4、CPU5、CPU6、CPU7和CPU8组成单分区8路，支持IOH1、IOH2、IOH3和IOH4。
对于双分区配置，中背板(4)控制A、C、B和D为Disable：
1、双分区2路：
其中，计算板(1)中可以配置CPU1和CPU4组成2路，支持IOH1和IOH2，也可以配置CPU2和CPU3组成2路，支持IOH1和IOH2。
其中，计算板(2)中可以配置CPU5和CPU8组成2路，支持IOH3和IOH4，也可以配置CPU6和CPU7组成2路，支持IOH3和IOH4。
2、双分区4路：
其中，计算板(1)中可以配置CPU1、CPU2、CPU3和CPU4组成4路，支持IOH1和IOH2。
其中，计算板(2)中可以配置CPU5、CPU6、CPU7和CPU8组成4路，支持IOH3和IOH4。
在本发明一个实施例中，为了提高同一个计算板上两个CPU之间的访问效率，可以保证同一个计算板上任意两个CPU之间相连线路上所包括CPU的个数为0。
在本发明一个实施例中，可以将计算板(1)和计算板(2)中四个CPU进行如图5所示的连接，以保证同一个计算板上任意两个CPU之间相连线路上所包括CPU的个数为0。
根据图5可知，计算板(1)中的四个CPU依次首尾相连，该依次首尾相连的四个CPU中不相邻的两个CPU相连；计算板(2)中的四个CPU依次首尾相连，该依次首尾相连的四个CPU中不相邻的两个CPU相连。
其中，CPU之间的连接线可以是QPI(QuickPathInterconnect，快速通道互连)。由于CPU接口的限制，每一个CPU可以通过3条全宽的QPI(请参考图5中实线)与其他三个CPU相连，通过两条半宽的QPI(请参考图5中虚线)与其他一个CPU相连。
请参考图2，在本发明一个实施例中，该双子星型服务器架构进一步包括：与IO板(3)相连的至少一个IORiser扩展板(8)，其中，
该IORiser扩展板(8)包括南桥芯片和BMC(BaseboardManagementController，基板管理控制器)，用于对外提供至少一个IO接口。其中，该IO接口一般是指低速接口，例如USB、SATA(SerialAdvancedTechnologyAttachment，串口)、RJ45(RegisteredJack，通信引出端)等，并可以监控所有模块的健康状态，包括：系统配置、模块温度、风扇转速等。
在本发明一个实施例中，当该双子星型服务器使用单分区配置时，可以使用一个IORiser扩展板(8)对其进行监控管理，当使用双分区配置时，可以使用主从两个IORiser扩展板(8)分别对每一个计算板进行监控管理。
其中，IO板(3)与IORiser扩展板(8)之间可以使用PCIe接口相连。
综上所述，本发明实施例至少可以实现如下有益效果：
1、在本发明实施例中，通过利用中背板将两个计算板相连，从而可以使得双子星型服务器中两个独立的计算板之间有了连接，两个计算板之间可以实现多路配置，从而提高了双子星型服务器的计算性能；由于现有技术中的双子星型服务器中包括的每一个计算板上包括一个IO板，而本发明实施例通过中背板将一个IO板与两个计算板相连，从而可以在相同空间的基础上，增加IO板上PCIe接口的个数。
2、在本发明实施例中，通过使用QPI互联拓扑技术，在双子星架构中首次提出一种通过中背板互联上下两个计算节点及独立IO板的可灵活配置架构设计。
3、在本发明实施例中，规避了传统双子星架构计算板独立，体系结构单一、高性能计算受限等缺点，新的可扩展体系架构能够支持单分区配置的2路、4路、6路、8路，双分区配置的双2路及双4路，能够满足从低端2路到高端8路以及从单分区到双分区的各种层级的应用需求，还能随时根据应用需求的变化重新配置和扩展。
4、在本发明实施例中，突破了受空间限制的传统双子星结构，通过独立的IO板设计为每一种架构配置都提供最大限度的IO扩展资源，可以满足目前像网络等需多IO扩展资源应用的需。
5、在本发明实施例中，新的体系架构能够将传统的双子星型服务器的计算性能和可扩展性能提升一倍以上，能够在统一的架构内根据用户的对计算处理能力的不同应用需求灵活的配置，可配置为单分区满足计算性能上的需求，也可配置为双分区满足计算板数量上的需求。
上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃·····”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (9)

1.一种双子星型服务器架构，其特征在于，包括：两个计算板、IO板和中背板；其中，
所述中背板用于将所述两个计算板相连，以及将所述两个计算板与所述IO板相连；
所述两个计算板中的第一计算板中包括全互连的多个处理器CPU；
所述两个计算板中的第二计算板中包括全互连的多个处理器CPU；
所述IO板，用于提供多个外设组件PCIe接口。
2.根据权利要求1所述的双子星型服务器架构，其特征在于，
所述第一计算板中包括：四个CPU；
所述第二计算板中包括：四个CPU；
所述第一计算板与所述第二计算板中任意的两个CPU之间连接的线路上所包括CPU的个数不大于1。
3.根据权利要求2所述的双子星型服务器架构，其特征在于，
所述第一计算板中的四个CPU中的第一CPU、第二CPU、第三CPU和第四CPU依次首尾相连，所述第二计算板中的四个CPU中的第五CPU、第六CPU、第七CPU和第八CPU依次首尾相连；
所述第一计算板中的第一CPU与所述第二计算板中第五CPU相连；
所述第一计算板中的第四CPU与所述第二计算板中第八CPU相连；
所述第一计算板中的第二CPU与所述第二计算板中第七CPU相连；
所述第一计算板中的第三CPU与所述第二计算板中第六CPU相连。
4.根据权利要求3所述的双子星型服务器架构，其特征在于，所述IO板包括：至少一个输入输出板IOH芯片，每一个IOH芯片包括至少一个PCIe接口。
5.根据权利要求4所述的双子星型服务器架构，其特征在于，
所述IO板包括：四个IOH芯片，分别为第一IOH芯片、第二IOH芯片、第三IOH芯片和第四IOH芯片；
所述第一计算板和所述第二计算板中在进行单分区配置或双分区配置时，IOH芯片的个数不小于2。
6.根据权利要求5所述的双子星型服务器架构，其特征在于，
所述第一计算板中的第一CPU和第二CPU连接第一IOH芯片，第三CPU和第四CPU连接第二IOH芯片；
所述第二计算板中的第五CPU和第六CPU连接第三IOH芯片，第七CPU和第八CPU连接第四IOH芯片。
7.根据权利要求2所述的双子星型服务器架构，其特征在于，
所述第一计算板中所包括的四个CPU中任意两个CPU之间相连线路上所包括CPU的个数为0。
8.根据权利要求7所述的双子星型服务器架构，其特征在于，
所述第一计算板中的四个CPU依次首尾相连，该依次首尾相连的四个CPU中不相邻的两个CPU相连；
所述第二计算板中的四个CPU依次首尾相连，该依次首尾相连的四个CPU中不相邻的两个CPU相连。
9.根据权利要求1-8所述的双子星型服务器架构，其特征在于，进一步包括：与所述IO板相连的至少一个IORiser扩展板；其中，
所述IORiser扩展板包括南桥芯片和基板管理控制器BMC，用于对外提供至少一个IO接口。
CN201610202629.3A 2016-04-01 2016-04-01 一种双子星型服务器架构 Pending CN105824374A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610202629.3A CN105824374A (zh) 2016-04-01 2016-04-01 一种双子星型服务器架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610202629.3A CN105824374A (zh) 2016-04-01 2016-04-01 一种双子星型服务器架构

Publications (1)

Publication Number Publication Date
CN105824374A true CN105824374A (zh) 2016-08-03

Family

ID=56525623

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610202629.3A Pending CN105824374A (zh) 2016-04-01 2016-04-01 一种双子星型服务器架构

Country Status (1)

Country Link
CN (1) CN105824374A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450686A (zh) * 2017-08-15 2017-12-08 郑州云海信息技术有限公司 一种4u超高密度8路服务器系统架构
CN107844433A (zh) * 2017-11-24 2018-03-27 郑州云海信息技术有限公司 一种异构混合内存服务器架构
CN108536631A (zh) * 2018-04-03 2018-09-14 郑州云海信息技术有限公司 一种支持双节点的输入输出io板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1908849A (zh) * 2005-08-02 2007-02-07 华为技术有限公司 一种基于Opteron处理器的服务器系统
CN202033745U (zh) * 2011-03-10 2011-11-09 中国科学技术大学苏州研究院 基于星型互联架构的片上异构多核系统
CN202771308U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 基于龙芯cpu和北桥芯片sr5670的机架服务器
US20140361893A1 (en) * 2013-06-07 2014-12-11 Apple Inc. Computer input/output interface
CN105242761A (zh) * 2015-11-17 2016-01-13 浪潮(北京)电子信息产业有限公司 一种服务器架构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1908849A (zh) * 2005-08-02 2007-02-07 华为技术有限公司 一种基于Opteron处理器的服务器系统
CN202033745U (zh) * 2011-03-10 2011-11-09 中国科学技术大学苏州研究院 基于星型互联架构的片上异构多核系统
CN202771308U (zh) * 2012-05-30 2013-03-06 曙光信息产业(北京)有限公司 基于龙芯cpu和北桥芯片sr5670的机架服务器
US20140361893A1 (en) * 2013-06-07 2014-12-11 Apple Inc. Computer input/output interface
CN105242761A (zh) * 2015-11-17 2016-01-13 浪潮(北京)电子信息产业有限公司 一种服务器架构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107450686A (zh) * 2017-08-15 2017-12-08 郑州云海信息技术有限公司 一种4u超高密度8路服务器系统架构
CN107844433A (zh) * 2017-11-24 2018-03-27 郑州云海信息技术有限公司 一种异构混合内存服务器架构
CN108536631A (zh) * 2018-04-03 2018-09-14 郑州云海信息技术有限公司 一种支持双节点的输入输出io板

Similar Documents

Publication Publication Date Title
CN107346293B (zh) 动态重新配置系统的至少一外围总线交换器的方法及系统
KR101686360B1 (ko) 다중슬롯 링크 계층 플릿에서의 제어 메시징
CN104270416A (zh) 负载均衡控制方法及管理节点
Roozbeh et al. Software-defined “hardware” infrastructures: A survey on enabling technologies and open research directions
JP5285061B2 (ja) 並列コンピュータ・システム、並列コンピュータ・システム内の障害回復のためのコンピュータ実装方法、製品及びコンピュータ・プログラム
CN107070795B (zh) 多通道交换网络中的通道选择
KR101137073B1 (ko) 병렬 컴퓨터에서의 사전적 전력 관리
US9122816B2 (en) High performance system that includes reconfigurable protocol tables within an ASIC wherein a first protocol block implements an inter-ASIC communications protocol and a second block implements an intra-ASIC function
CN103649923B (zh) 一种numa系统内存镜像配置方法、解除方法、系统和主节点
CN108829515A (zh) 一种云端平台计算系统及其应用方法
US11176297B2 (en) Detection and isolation of faults to prevent propagation of faults in a resilient system
CN103034295A (zh) 输入输出能力增强的可重构微服务器
CN105824374A (zh) 一种双子星型服务器架构
EP3729749A1 (en) Self identifying interconnect topology
Andujar-Munoz et al. N-dimensional twin torus topology
CN104750581A (zh) 一种冗余互连的内存共享的服务器系统
CN104049692A (zh) 一种刀片服务器
CN105893322A (zh) 一种cpu互联系统及实现方法
US20060218348A1 (en) System and method for multiple cache-line size communications
Vignéras et al. The bxi routing architecture for exascale supercomputer
CN107291653B (zh) 一种多处理器系统及配置多处理器系统的方法
US9600322B1 (en) Leveraging multiprocessor fabric link aggregation
US10248446B2 (en) Recommending an asymmetric multiprocessor fabric link aggregation
Afonso et al. Heterogeneous CPU/FPGA reconfigurable computing system for avionic test application
CN107665281B (zh) 一种基于fpga的处理器模拟方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160803