CN1058126C - 处理打包数字数据流的系统和接收数据流的系统中的装置 - Google Patents

Abstract

发送处理器(16)接收包含其中有MPEG编码视频信号信息的数据字节的数据包的输入打包的数据流(图6-9，和图15-18的信号A)。该发送处理器输出表示包含与场同步数据段相关的数据段组(X)的数据场(图1)序列的符号数据流(图15-18的信号F)发送处理器将附加位信息，例如FEC误差编码信息，插入到每一个数据段，以及将更长持续期的场同步附加位数据段插入到数据场数据段组之间。发送处理器输入字节的时钟的频率(图6和15的SC/2)是输出符号时钟(SC)频率的整数分之一。输入端数据流展示出恒定均匀的数据包数据之间的间隙和恒定均匀的数据速率，从而实现将场同步附加位数据段无间隙地插入到数据流中而不中断数据流。相似但相反的处理过程出现在接收机处。

Description

处理打包数字数据流的系统和接收数据流的系统中的装置

本发明涉及电视信号的处理，尤其是涉及对适于使用在高清晰度电视系统中的打包的数据流中的数据包的顺序进行格式化的系统。

在视频信号的处理技术领域中的新近的发展已经产生出高清晰度电视信号的处理和发送系统。一个这样的系统在由Acampor等人的美国专利5168356中有所描述。在该系统中，包括根据已知的MPEG数据压缩标准所提供的码字的码字数据流被传送到传送处理器。传送处理器的主要功能是将可变长度的码字打包成打包的数据字。打包的数据字的累加，称之为数据的数据包或数据单元，被冠以包括用于在其它信息当中指示相关的数据字的标题。所以，一个传送处理器的输出是包括传送数据包的一个序列的打包的数据流。传送数据包的格式增强了在接收机处的重新同步和信号的传送的可靠性，例如，在可能由发送信道的干扰所引起的信号的中断之后，通过提供标题数据，接收机可从其确定在发送数据的丢失或中断出现之后重新进入该数据流的进入点。

由美国大联盟HDTV系统最近提出的HDTV陆地广播系统采用残留边带(VSB)数字发送格式发送打包的数据流。大联盟提出的HDTV系统的发送标准是由联邦通信委员会的高级电视咨询委员会提出的在美国考虑的情况。在该系统中，数据被排列成数据场的顺序。每一个场结构包括313个数据段：一个场同步数据段(不包括有效负载数据)，随后是312个数据段。每一个数据段包括一个数据成分和一个正向误差校正(FEC)成分同步成分与每一个数据的数据段相关联。传送处理器将数据的188个字节的固定长度的数据包送到发送处理器，对于每一个数据的数据包执行各种编码功能，以便产生将要传送到发射频道的输出符号数据段。每一个字节包括预定的符号数，例如是4个符号。有关大联盟在1994年2月22日提交到ACATS技术分组的HDTV系统的描述(草案)可见在1994年3月20-24的国家广播联合会第48届广播工程会议年会的议程。

数据包包括与ISO-MPEG(国际标准化组织-运动图像专家组)MPEG-2数据压缩标准相符合的数据。传送处理器只把数据包提供到发送处理器，将有关附加位的FEC误差检测和校正成分加到每一个数据段，并将替换附加位的场同步数据段加到每一个数据场的开始，即在数据场数据段的每一组之间。数据的移动被调节以便执行这些操作，因为，如下所将要看到的，FEC成分和场同步数据段是出现在不同的时间且展示不同的持续期。用于调节时间的移动以便匹配这种数据场结构的输出符号发送要求的技术有几种。一种技术是从输出符号时钟频率和插入的附加位计算有效数据的流通速率。这就要求用于将数据从传送处理器传送到发送处理器的时钟频率精确地相关于来自发送处理器的数据的输出数据速率。这种频率不需要是符号时钟频率的整数关系。当整数关系不存在的时候，必须用锁相回路来保持所希望的输入和输出的相位和频率的关系。可是，从系统的造价和复杂性方面考虑，不希望使用锁相回路。

另一种技术是利用来自符号时钟的时钟以脉冲串的方式调制从传送处理器到发送处理器的数据流。在这种情况中，MPEG-2的数据包包括输入到发送处理器的188个数据字节作为连续的脉冲串，以多个时间间隔将这些数据包分开，在这些间隔中，用于每一个FEC数据段的附加位由发送处理器插入到数据流中。然而，当有更长的其中不包括象其它数据包的数据有效负载的场同步数据段时，数据包数据流就必须被中断并延迟等于数据段间隔的一个时间持续期。本发明人已经认识到这样的中断的数据流不仅是不期望地降低了数据流通的速率，而且还在数据包之间产生了不均匀的时间间隔。如参考图5所讨论的那样，这种不均匀的数据包间的时间间隔使得信号处理的要求大大地复杂。

尤其是本发明人认识到，中断的数据流不期望地复杂化了在传送处理器和发送处理器之间的接口的要求，以及在任何用于记录该打包的数据流的系统之间的接口的复杂性，尤其是考虑到数据的同步。很可能HDTV数据流要由演播室或用户设备所记录。为了满足MPEG的时序要求，任何记录系统必须可靠地再生数据包的时序，包括任何在数据包之间的非均匀的间隙，它们必须被象其出现时那样被保持在数据包之间。这一移动大大地增加了需要接口记录系统的电路的复杂性。此外，由发送处理产生的任何这种间隙必须被保持在接收机中的解调器中。

在任何应用中(例如电视广播)，传送处理器和发送处理器之间的接口都是重要的。这种情况中的发送处理器将要求一旦发送开始则产生并输出不间断的数据场。电视接收机依靠这些包括场同步数据段的不间断的数据流保持同步。在广播中的任何数据场的速率或结构中的改变都将导致接收机的同步的丢失。广播演播室通常包括多个像带播放机的组合，以定时的方式预编程而自动地切换到适当的节目源。这些像带播放机输出包括传送数据流信息的传送数据包。每一个像带播放机都将其输出同步到送到发送处理器的数据，不允许改变其场速率和场结构。在从传送处理器到发送处理器的数据的流动中的非均匀的间隙所具有的效果是在接口处的数据流中产生发送数据场结构的人工干扰，这种干扰既有数据包的也有场结构的。每一个在演播室的记录器都不得不具有所不希望的复杂的接口，将像带的输出同步于数据包和场边界。关于场结构的附加信息将被要求送过接口，或通过监视在接口流动的数据来生成。像带的接口将包括用于数据包同步检测、场检测的装置和足够的存储器以缓存数据场结构。另外的复杂性是由预录的像带和本地节目的插入以及商业的原因所引起。这些复杂性和其它的困难完全可由根据本发明的一个系统所解决。

本发明被优越地采用在一个系统中处理表示上述类型的场结构的打包的数据流，数据流包括由于例如不同类型的不同持续期的附加位信息所引起的以非均匀速率出现的信息。具体地说，根据本发明的系统对于数据流的构形是使得数据场结构以一个编码器或一个解码器传送到数据处理器，以便使数据流的处理无间隙且无中断。

在根据本发明的系统中，例如以一个发射器/编码器处理打包的数据流，以便产生出一个输出的数据流，表示顺序的场结构，而每一个都包括数据和附加位信息。输入网络提供输入的数据流包括由包间时隙所分离的数据包。附加位网络提供的一个场的附加位信息数据段具有不同于在一个数据场内包间时隙的持续期。发送处理网络响应数据流和场的附加位数据段，用于产生一个表示数据场的结构顺序的输出数据流，其数据场结构的每一个都包括一个场附加位数据段和包含一组数据的数据段的一个数据场。输入的数据流展示出在多个数据场结构上的具有恒定均匀数据速率的恒定均匀的包间时隙。这种均匀的包间时隙被定量，以便实现附加位信息的无间隙的插入而且不中断数据流。

根据本发明的一个特征，在发射器/编码器处，响应一个输入(字节)时钟将数据包读入发送处理器，该输入时钟所具有的频率与一个输出(符号)时钟的频率展示出整数的关系。

在一个优选的实施例中，从发送处理器输出的符号数据流表示数据场的顺序，每一个数据场包括具有相关误差校正附加位数据的多个MPEG数据的数据段。每一个数据场被冠以表示不同持续期的附加位信息的场同步数据段。输入字节时钟频率是一个输出符号时钟频率的偶整数分之一。固定长度的输入数据包包含固定的输入时钟周期数，并且每一个数据包都由一个固定的、包含预定输入时钟周期数的均匀的数据包之间的间隔所分离。出现在数据包之间的间隔期内的时钟周期数是多个因数的函数，这些因数包括例如在数据场中的数据段的数目、在数据段中的符号的数目、每一个数据段的持续期和场同步数据段的持续期。

附图简述

图1示出了包括同步和数据段的数据场结构的一个顺序。

图2是总体地表示用于处理打包的数据流的装置的框图。

图3和图4总体地示出了图1的数据场数据段的另一种方式的处理。

图5示出了在数据包之间具有非均匀的间隔的打包的数据流。

图6-11示出了根据本发明的在数据包之间具有均匀的间隔的打包的数据流。

图12是一个发射机编码器的框图，包括响应打包的输入数据的一个发送处理器，用于提供输出的符号到一个输出处理器以便发送。

图13是一个电视频道的频谱，可被用于传送由图12所示的系统所提供的输出数据，示出了普通的NTSC电视频道的频谱的关系。

图13A示出了一个普通的电视接收机装置。

图14示出了与图12所示的发射机编码器的相对应的部分的框图。

图15和16示出了与图12的系统所打包处理的数据相关的数据流。

图17和18示出了与图12的系统所打包处理的数据相关的另一种数据流。

附图详述

图1示出了在处理打包的数据流的系统中由美国的大联盟提出的HDTV所用的数据场结构。图2中的发送处理器16响应来自图2的传送处理器4的输入数据包产生表示数据场结构的输出符号数据流。在一组场数据的数据段(X)之前，每一个数据场结构包括一个场同步数据段(其中不包括有效负载数据)。每一个场数据的数据段包括188个字节的数据包成分，在每一个数据的数据段之前是数据段的同步成分，而随其后是正向误差校正(FEC)成分。在本图示中的＂Y＂是将在随后的图中示出的在每一个数据的数据包之间的数据禁止期。传送处理器将输入数据的188字节的数据包提供到发送处理器，产生出将要在一个输出发射频道上传送的符号形式的输出数据段。

这种数据段同步成分和场同步成分有助于在过度的躁声和干扰的条件下在接收机处的数据包和符号时钟的查询。4-符号数据段同步成分是二进制(2-电平)，以便使得数据包和时钟的恢复抗干扰(rugged)，并展示出是以单一速率的规则的重复，以便在噪音和干扰的条件下接收机的可靠的检测。数据段同步符号不是被Reed-solomon或格构编码，它们也不被间插。场同步成分可以包括伪随机序列，并用于几个目的。它提供了用于确定每一个数据场的起始的手段，并且还被在接收机中的均衡器用作训练基准信号，以便去除符号间的失真和其它形式的干扰。它还提供了由接收机所用的一种手段，确定是否采用一个干扰去除滤波器，还可被用于诊断目的，例如测量信-噪特性和频道的响应。该场同步成分还被在接收机中用于相位跟踪网络，以便确定相位控制回路的参数。象数据段同步成分一样，场同步成分不被作误差编码和格构编码以及间插。在本例中，数据场不必对应于包括NTSC电视信号的画面帧的隔行图像场。

图2示出了用于处理上述的数据流的信号处理的框图的一般设计。数据源12将MPEG-2的字节数据提供到传送处理器14，它将该MPEG字节打包成固定长度的数据字，最终形成固定长度(188字节)的数据包。每一个数据包被冠以一个标题，包括例如指示节目源、服务类型的信息和其它描述和涉及在相关的数据包有效负载数据中的数据的其它信息。将要参考图12描述的发送处理器16执行操作，这些操作包括FEC误差检测/校正编码、场同步插入、用于改善载波-躁声比的格构编码、用于降低数据脉冲发送误差碰撞的交错和符号变换。示出的发送处理器16响应从输出符号时钟SC提取的一个输入比特时钟SC/2，它们都是由单元16内部产生的。传送处理器14也响应SC/2时钟。来自发送处理器16的一个启动(ENABLE)信号启动处理器14，以便将一个188字节的数据包在启动期间送到处理器16。在被传送的一个输出信道之前，来自单元16的一个输出符号的数据流由一个输出单元所处理。输出处理器18包括一个导频信号插入网络、VSB调制器和射频升频转换器，将在下面讨论。

图3以总体的形式示出了图2中的单元16和18对于数据场的数据段20a的一种类型的处理。图3示出的数据段包括含有一个字节的MPEG同步成分的188个字节的MPEG-2传送数据包，冠有一个字节数据段的同步成分，随后是包括20个字节的瑞得-所罗门(Reed-Solomon)奇偶校验字节的一个相关FEC成分。使用在大联盟的HDTV系统中的传送数据包包括4字节的链接标题，第一字节是实现数据包同步的同步字节。随后可以是一个选择适用标题，具有作为MPEG数据的有效负载的数据包的余项。本例代表一个建议的数据场结构，具有312个数据场数据段(X)，每个数据段有836个符号(S)，以及一个附加到MPEG-2的同步成分的数据段同步成分。在进行2-VSB调制之前，一个字节的数据段被变换成4个符号。在进行8-VSB调制之前，188个字节的MPEG数据包数据段被变换成832个符号。执行这种2-VSB和8-VSB调制的技术是公知的。传送到输出信道的生成的输出场的数据段20b包括4个符号数据段同步成分，随后是包括一个MPEG同步成分的832个符号数据场成分、一个MPEG数据成分和一个FEC成分。

除去输入数据段的结构20c的不同之外，图4的设计与图3相似。图4中的同步成分由MPEG同步成分所取代，即只使用一个同步成分。致使187个字节的数据包中少了一个字节。处理之后，由于只使用一个同步成分，输出数据段20d的数据/FEC成分所含的数据段符号(828)比图3的实例少了四个。在本系统中，一个字节(8比特)对于着四个符号(每个符号两比特)。

图5示出了按照图1所示的数据场结构所提议的打包的数据流，每一数据场具有图3所示的特征，即312个数据场数据段和一个场同步数据段。更具体地说，每一个数据场数据段包括188个数据字节(＂打包字节＂)和20个FEC字节。每一个数据段的188个数据字节伴随着188个时钟周期，而且每一个数据段的20个FEC字节伴随着21个时钟周期。这第21个时钟周期是满足数据段的同步成分的插入的需要当到达用于插入场同步数据段的时间时，数据/FEC数据段必须被禁止230个时钟周期间隔，它对应于一个数据段的时钟间隔(即21+188+21个时钟周期)。当被包含在每一个数据包数据的数据段中时，场同步数据段并不包含数据的有效负载。数据流动的中断不希望地产生了在图5所示的数据包之间的间隔或间隙。就置于传送和发送处理器(图2中的单元14和16)之间的接口而言，这种中断的数据流和不均匀的包间时隙极大地复杂化了信号的控制和硬件的需求，还降低了数据流通的速率。而且，如上所指出的那样，当回放预先记录的内容时，难于实现对数据场的同步。由于这种不均匀的包间时隙必须被保持得如它们出现时一样，即记录装置必须真实地再生MPEG数据包的时序，所以，这种包间时隙极大地复杂化了在演播室或用户的记录装置上对打包的数据流的记录的任务。此外，这种不均匀的间隙必须被保持在作为接收机的解调器产生的输出信号中。

所描述的由不均匀的包间时隙引起的问题由根据本发明的系统所提到并解决。具体地说，本发明人已经认识到，在打包的数据发送系统中，上面提到的问题可以通过提供作为某些因数的函数而被度量的均匀包间时隙加以避免，这些因数包括每一个数据场数据段的数目和一个要被插入的附加位数据段，例如场同步数据段的持续期。此外，本发明人还认识到，提供利用是输出符号时钟频率的整数分之一的一个输入比特时钟频率，由均匀间隙分离的数据包的数据流有益地实现，从而消除对于锁相回路网络的需求。就每场数据段的数目来说，所公开的数据流可用于多于一个唯一的数据场结构。利用所公开的系统，象所发送的VSB信号的导频频率、符号速率、数据段交错、瑞得-所罗门误差编码和同步成分之类的参数不受影响。只有每一个数据场的数据段的数目和发送系统的输入时钟频率需要按照特定系统的要求加以控制。

当每一场的数据段的符号数目是偶数时，发送处理器输入字节的时钟的频率可被具体化为输出符号时钟的(SC)频率被一个偶整数所除。但是，奇整数也能被采用。输出符号时钟的频率是每一个数据场输出符号的数目的函数。每一场符号时钟周期的数目(SC/场)被置为是根据下式以每一数据段(S)符号数目倍乘每一场数据段的(X+1)：

SC/场＝S(X+1)

式中的＂1＂是考虑到与每一场相关的场同步数据段。每一场输入时钟周期的数目等于每一场数据段的数目(X)由每一数据包数据段的188个数据字节/时钟周期加上在数据包之间的间隔中的时钟周期数(Y)的取和相乘。所以，

｀输入时钟/场＝X(188+Y)

由整数N所除的符号时钟产生所希望的与输入字节时钟的频率关系，用于实现上面指出的均匀间隔的结果。因此，

，从而

，以及

 Y＝S/NX+[(S/N)-188]

在给定每一数据段的S符号数的条件下，其中在X和Y都是整数的情况只有不多的结论。图6-7示出了两个例子，其中S＝836符号及N＝2，即输入时钟的频率是输出符号时钟频率分谐波的一半。这些例子中整数N的偶数值相称，因为符号数目S是偶数，但奇数N也可以根据给定系统的要求而被采用。图6和7所示的例子适于图3所示的双同步数据段。

应该注意到，如下将要讨论的那样，在数据包数据段之间的间隔的值Y足够大，以便提供对于发送处理器16随后将所希望的每一数据段的附加位FEC以及每一场的附加场同步数据段插入所需的时间间隔。例如在图6中，在每一个数据同步数据段之间有418个数据段。对于N＝2来说，输入时钟频率是输出符号时钟频率SC的一半SC/2。每一个数据段间隔中包括一个附加符号时钟周期的等效值，即两个附加的SC/2的输入时钟周期。所以，每一个数据段间隔包括输入时钟SC/2的418+1＝419个周期，由于每一个数据段包括188个字节的固定数目和相关的188个SC/2个时钟周期，所以，每一个数据段的余数包括SC/2输入时钟的419-188＝231个时钟周期。具体地说，每231个时钟周期的包间数据禁止间隔提供了在每一数据段中插入FEC附加位信息和在数据场之间插入场同步附加位数据段所需要的时间。在全部的418个数据段的场值被处理之后，已经累加了418个附加的SC/2时钟周期。它对应于输出符号时钟SC的836个周期，这是为了无间隙地在构成相邻数据场的数据段的相邻组之间插入场同步数据段所需要的确切时间。这种插入将不中断数据流，如将要结合图12和图15所作的详细讨论那样。此外，结合图12和14，图6-11的某些方面将被更详细地示出和讨论。

在下面的说明中的合适的符号时钟频率是10.762237MHz。图6的输入时钟的方案所针对的情况是其中的每一个数据场包括数据段同步和MPEG同步成分(如图3所示)的每一场836个符号和在每一个场同步数据段之间的418个(数据+FEC)数据段。在本例中的发送处理器输出符号时钟的频率对输入时钟的频率的比例是2。在每一个数据包数据字节间隔输入时钟展示出恒定、均匀的188个时钟周期，并在每一个包间(数据禁止)间隔中展示出恒定、均匀的231个时钟周期。这231个时钟周期提供了足够的时间，发送处理器能够在数据场之间插入用于每一个数据段的FEC附加位成分和场同步附加位数据段。除去232个时钟周期是出现在数据包期间之间的时间间隔当中之外，图7示出了相似的恒定均匀的数据启动/禁止结构。图7中有209个数据的数据段出现在每一个场同步数据段之间，是图6的例子中的数据段的数目的一半。209个数据的数据段的减少的数目可被用于例如借助于更频繁出现的场同步成分而获得优良性能的场合。

由于MPEG-2的标准规定每一个MPEG数据包是以一个同步字节开始，所以，可以只利用一个同步成分，即MPEG-2的同步成分来降低每一个数据段的附加位。这种数据段的设计是每一数据段具有832个字符，如前面所讨论的图4所示。图8和9示出了具有均匀启动/禁止结构的输入字节时钟的设计，以便有助于实现对于图4所示类型的数据段结构数据场的不中断的数据流。图8示出了用于在每一场同步间隔之间具有416个数据的数据段间隔(数据+FEC)的一个最佳输入字节时钟的设计。在此状况下，188个输入字节时钟周期与188个字节数据的数据包相关联，而且229个输入时钟周期与每一个包间数据禁止间隔相关联，以便使得在每一个数据场的结束时有足够的时间积累以使发送处理器将场同步数据段插入，而不中断数据的流动。由于只使用了一个同步成分，这种设计有利地展示出数据流通速率的增加。除去每一个数据场包括数据的数据段数目的一半之外，图9的时钟设计是相似的。

输出符号时钟和输入字节时钟展示出为4的整数比的情况由图10和11示出。在图10的情况中，数据场包括数据段同步和MPEG同步成分(例如图3所示)在每一个场同步成分之间的209个数据段以及每个数据段的836个符号。图11适用于只使用一个同步成分(例如图4所示)的数据场结构，在每一个场同步数据段之间的208个数据段和每个数据段的832个符号。均匀的数据启动/禁止结构具有在数据的数据包之间的恒定均匀的间隙，并在两种情况中都具有连续的不间断的数据流，如从下面的附图讨论所见到的那样。

图12示出了图2中发送处理器/编码器16的附加细节，利用结合图6和7所讨论的输入时钟对于采用数据的同步和MPEG同步成分的数据场结构进行操作。在本例中，输出的符号时钟(SC)频率是输入字节时钟频率的两倍(N＝2)，并且在每一个场同步数据段之间有418个数据段。在下面的讨论中，图12的框图将连同图15的数据信号示意图A-F一起考虑，它描述了在确定的处理级处的打包的数据流的一部分。

在图12中，打包的MPEG-2的字节数据从传送处理器4(图12)送到单元22，执行公知的正向误差校正(FEC)。输入的MPEG数据每一个数据段包括188个字节，包含一个前缀的MPEG同步字节，如图15中的信号A所示。输入数据利用输入字节时钟(SC/2)所钟控，该时钟的频率是输出符号时钟频率SC的一半。每一个188个字节数据的数据段间隔之后是一个包间数据禁止间隔，包括231个SC/2输入时钟周期。每一个数据段包括419个(即188+231)SC/2输入时钟周期的间隔(时间上对应于符号时钟SC的838个周期)，并且在场同步数据段之间有418个数据的数据段。因此，在每一个数据段中，比场同步数据段之间的数据的数据段多了一个SC/2输入时钟周期(419比418)。所以，在418个数据段的全部的数据场之后，将已经是累加了418个附加的SC/2输入时钟的周期。这418个附加的SC/2输入时钟周期对应于输入符号时钟SC的836附加周期。与将要看到的那样，这836个附加的SC时钟周期提供了为了利用输出符号时钟将场同步数据段随后地钟控成为数据流而不发生中断所需的确切时间，否则将会中断数据的流动。

时钟产生器24将提供系统所需要的时钟信号(SC，SC/2，SC/4)包括由传送处理器14(图2)所用以便保持传送处理器14和发送处理器16之间的同步的SC/2时钟。为了简化附图，这些时钟的连接以及它们分别的操作都没有示出。控制单元30(例如一个微处理器)产生出为了生成上述的数据场结构的以及作为输出符号数据(信号F)出现的发送数据场所需的信号。控制单元30还产生正确地参考数据场结构的ENABLE信号。输入的用于一个场的MPEG字节数据必须在存储器以场频率从写入切换到读出之前而被写入存储器。该ENABLE信号使得一个数据包被处理，从传送处理器送到发送处理器。响应ENABLE信号而由传送处理器产生的一个DATA VALID信号使得传送处理系统在响应ENABLE信号之前具有一个固定数目的延迟时钟周期。

从传送处理器14到FEC单元22的DATA VALID信号使得单元22读出并处理来自传送处理器14的输入数据。这一处理得到来自控制单元30的ENABLE信号的协助，该信号通知传送处理器该发送处理器已经准备好，请求用于发送的数据包。输入信号A的格式(图15)(输入数据段的每一个包括188个字节数据的启动间隔，随后是数据的禁止间隔)是由ENABLE信号的格式所确定。该ENABLE信号使得传送处理器的输出寄存器在DATAVALID间隔期间传送一个数据包。在传送处理器的输出寄存器中没有数据时，传送一个空白数据包，从而保持数据流的均匀的结构。响应ENABLE信号和来自输出寄存器的指示缓存器包含数据字节的预定数目的缓存器已被充满信号的出现，产生DATA VALID信号。

FEC单元22加入由图15信号B所示的FEC数据的20个字节，保留在数据禁止间隔中的211个SC/2时钟周期。信号B同时地加到65K字节的数据段存储器26和28，每一个都用于存储完整的相邻的数据场的数据/FEC数据段。这些单元响应来自单元30的控制信号并以数据场的速率以往复的方方式写入和读出数据，从而是一个存储器写入用于一个数据场的数据/FEC数据段，而另一个存储器读出用于一个数据场的数据/FEC数据段，反之亦然。单元26和28都响应SC/2输入时钟写入，响应SC/4时钟读出，并提供8比特(一个字节)的输出码字。信号B表示以SC/2的数据写入，而信号C表示以SC/4的信号读出，是写入速率的一半。

响应来自单元30的控制信号，单元34将来自存储器26和28的输出的数据/FEC数据段按照场速率时分多路成8比特(一个字节)的信号数据流。该数据流包括来自连续数据场的数据段组序列，并被加到并-串数据转换器38。单元38将每一个并联的8比特字节转换成一组的四个2比特的码字，串联地输出。来自单元38的数据由单元40所2/3格构编码(如已知)，对于每两个用于改善信噪比特性的输入比特，输出三个比特(两个信息比特和一个导出的冗余比特)。这些比特是根据本领域中实例公知的预定算法所提供的。编码器40响应符号时钟SC与单元42结合操作，根据预定的算法提供第三比特。

格构编码器40的输出(图15的信号D)包括3比特的格构编码的码字序列，以四个3比特码字形成一个字节。由于编码器40响应四倍于符号时钟SC的时钟操作，每一个数据段包括832个符号。输出单元50由符号时钟SC所钟控，把来自编码器40的每一个3比特的输入码字变换成一个输出符号，并将这些符号与来自单元48的预定值的场同步成分和来自单元45的四符号数据段同步成分(信号E)进行时间的多路复用，以便产生一个输出的符号数据流。在单元50的变换函数中，来自单元40的8个顺序递增的数字二进制输出值(从000，001，010，...到111)被变换成8个符号电平(-7，-5，-3，-1，+1，+3，+5，+7)。单元45通常提供一个预定值的数据段同步成分，该成分由单元50变换成预定的符号值。可以选择利用MPEG同步成分代替数据段的同步成分。在此情况中，将禁止由单元45进行的数据段同步成分的产生，且MPEG同步成分将被从FEC单元的输出信号中去除，并经过单元45传送到单元50，即经过主数据处理路径之外传送到单元50。

用于存储器26和28、场多路复用器34、转换器38、场同步产生器48和变换器/多路复用器50的控制信号是由控制单元30，即一个微处理器所提供。控制单元30提供例如数据包读出/写入的启动和禁止信号、用于控制存储器26和28之间的往复操作的定时信号和用于多路复用器34的场速率开关信号。具体地说，单元30控制场同步产生器48的操作作为在存储器26和28之间的场速率往复切换的函数，以便使得单元48在相邻数据场之间产生的预定持续期的间隔中输出场同步数据段信息。这一预定持续期的间隔产生于所描述的处理，并结合图15-18所示出，从而每一场的同步数据段由单元50可预定地多路复用成在场数据数据段组之间的数据流，而不中断数据的流通。

从多路复用器50输出的符号数据流由图15的信号F所示。数据流的每一个数据段包括836个符号的均匀序列，以四个数据段的同步符号开始，而跟随的是四个MPEG-2的同步符号和一个MPEG数据包(包括FEC字节)。输出的数据流信号F的每一个数据段由836个符号时钟周期所钟控。该符号时钟周期比等于输入数据流信号A的419 SC/2输入时钟周期的两倍的838个符号时钟周期少两个符号时钟周期。所以，每一个输出数据段要求比相应的输入数据段少两个符号时钟周期(836比838)。当在构成在场同步数据段之间的数据场的418个数据段上作累积时，这两个符号的时钟周期提供了由单元50将场同步数据段钟控成利用输出符号时钟的数据流所需要的确切的附加时间。具体地说，得到836个符号时钟周期(418×2)，与用于钟控每一个836个符号数据段的时钟周期相同，以便无间隙地将每一个场同步数据段插入数据流中而不停止数据流。

如从数据信号F中所见，输出符号的数据流是相邻的836个符号数据段(为了简化起见只示出三个)的连续数据流，时间间隔T1表示相对于输入数据信号A的两个符号时钟的重叠。具体地说，信号F的第二数据段紧接着第一数据段的结束而开始，但在输入数据流信号A的第二数据段之前的两个符号时钟周期开始，相似地，时间间隔T1+T2表示相对于信号A的四个符号时钟的重叠。这一时间间隔包括累积的时间间隔T1，外加两个时钟周期间隔T2。间隔T2产生自在第二个数据段结束的时刻而立即开始的F信号中的第三个数据段，但在对应的输入数据流信号A的第三数据段开始之前的两个符号时钟周期。此外，对于随后的数据段将累积其它的SC时钟间隔T3、T4、T5等等，直到836个附加的符号时钟周期的累积结果出现在418个数据段的数据场的结束之时，在此时刻，单元50响应符号时钟SC而插入场同步数据段。

图16示出了类似于图15的数据信号A-F，但图16中只有一个同步成分被采用。这又对应于结合图6所讨论并示出的情况。在本例中，没有使用一个字节、四个符号的数据段同步成分。相反，MPEG同步信号经单元45传送到主处理路径之外，并由单元50多路复用到输出数据流中取代数据段同步成分。如可通过比较图15和16中的信号F所看到的，在间隔T1，T1+T2等期间，随着每一个连续的数据段有两个附加的时钟周期被＂节省＂，从而提供了在416个帧数据段结束之时插入场同步数据段的所需要的时间，而不中断数据流。在本例中，控制单元30的数据段的每一个包括832个(即416个数据段X2的符号/数据段)和832个符号时钟周期，比图15所示的情况少两个时钟周期。所以，唯一的一个同步成分的使用有利地增加了数据的吞吐速率。

图17和18的例子分别地类似于图15和16的实例，但是与输入字节时钟和输出符号时钟频率相关的整数N是＂4＂而不是2。具体地说，符号时钟的频率是4倍于输入时钟的频率，从而使得信号A，B和C被钟控于SC/4而不是在图15和16中的SC/2，且在每一个场同步成分之间出现209个数据段。在图17中，数据段同步和MPEG同步成分都被使用，而在图18中是以MPEG同步用作同步成分。

再次参考图12，来自单元50的一个8-电平10.76M符号/秒的符号数据信号被提供到图2的输出处理器18，其中加入一个小的导频信号用于抑止RF载波，以便使在某些困难的接收条件下的接收机完好地实现载波恢复。导频信号的增加是通过将一个小的(数字)DC电平加到基带信号的每一个数据和同步符号而实现的。利用已知的信号处理技术，在输出处理器18中的8-VSB调制器接收格构编码的复合数据信号(带有导频信号)、滤波并频谱形成该信号以便经一个6MHz的标准电视频道发送、调制(上变频转换)该数据信号到一个中频载波(IF)并将产生的信号变换到一个RF载波。在图13的上部分中，描述了与下图中所示的标准6MHz NTSC信道相关的基带VSB调制信号的频谱。

在图13A所示的VSB信号接收机中，接收的信号由包括信道选择和混频器电路的RF调谐器所处理，以便产生一个降频转换的信号。根据已知的信号处理技术，该信号由单元112作IF滤波和同步检测，以便产生一个基带信号。该基带信号由单元114所均衡，以便补偿发送信道的幅度和相位的干扰，并随后经过由基带数据包处理器116的与在发射机处的装置所执行的处理相反的方式的格构解码、正向误差检测/校正和其它的信号处理。单元116被更详细地示出在图14中。来自单元116的打包的基带字节数据信号由传送数据包解码器85所处理，它基本上执行的是在发射机处的传送处理器14(图12)的相反的操作。由传送解码器85所恢复的视频和音频数据被分别由在单元122中的视频和音频网络所处理，以便提供适于再生的图像和声音信息。

图14的接收数据处理装置执行与图12的发射机数据处理装置相同的操作，但是次序相反。所以图14的接收系统的输出数据流(MPEG字节数据输出)对应于图12的发射机的输入数据流(MPEG字节数据输入)。

在图14中，输入的符号数据流(符号数据输入)对应于图12的装置生成的符号数据输出数据流。输入的符号数据流包括在分别确定相邻数据场的较短持续期数据包组之间的相对长的持续期的场同步成分。所以，接收的输入信号展示出非均匀的数据速率(数据持续期)特性。如将在下面所讨论的那样，非均匀的速率的输入符号数据流被转换成包括由均匀的数据包间时隙所分离的以恒定均匀速率出现的数据包的MPEG字节数据输出信号。这样的一个输出数据流有利地方便了由解码器85所执行的数据处理和数据的解多路处理。象在发射机的解码器中的情况那样，通过采用与结合图12描述的发射机/编码器处理相反的数据处理，该均匀速率的输出字节数据流被无间隙地产生，而不中断数据流。

在解调和均衡之后产生的一个非均匀速率的基带符号数据流(符号数据输入)被加到单元60，响应符号时钟SC而执行与图12中的单元50执行的操作相反的操作。这里的符号时钟SC和发射机处的符号时钟SC完全一样。单元78监视由单元60产生的输出符号数据流，以便检测控制信息的出现，即在场同步间隔中由前置均衡器(图13A中的单元114)所使用的所谓＂训练＂信号信息、模式选择信息和其它的信息。这一信息由单元78所提取并根据特定系统的需求送到处理电路。单元78还提供场标记信号到控制单元80，以便建立将要讨论的场速率时序操作。

单元60把每一个3比特的符号变换成一个3比特的码字，由解码器62和单元64结合将该3比特的码字格构解码成一个两比特的码字。若干组四个2比特的码字由串联-并联转换器68从串联形式转换成8比特的并联形式。来自转换器68的串联码字被加到往复(乒乓)数据段存储器70和72。它们的操作实际上与图12的数据段存储器26和28相同，但是读出和写入时钟相反，即用于存储器70和72的时钟对应于图12中的存储器26和28的写入和读出时钟。存储在存储器70和72的数据场的数据段由时间多路器74以场速率进行时间多路复用。场标记信号由单元78提供到控制信号产生器80建立由单元80提供到存储器70的读出/写入控制信号的场速率时序，以及多路复用器74的时序操作。场标记信号还指示控制器80不将场同步数据段写入存储器70和72，从而产生出没有场同步成分的输出数据流。

单元74将来自存储器70和72的输出数据包多路复用成没有场同步成分的一个单一的数据流，从而使来自单元74和75的数据流(MPEG字节数据输出)展示出恒定的均匀的速率和恒定均匀的包间时隙。具体地说，在图14的接收机中的MPEG字节数据输出数据流与在图12所示的发射系统的输入端处的MPEG字节数据输入数据流相似。这种结果是由于上面结合附图12和15-18所讨论的符号数据流的特性以及输出字节时钟(SC/2)是输入符号时钟(SC)的整数分之一所产生的。在发射/编码器处的输入和输出时钟之间是相反的关系。但是，发射机和接收机处的字节时钟(SC/2)都是符号时钟(SC)的整数分之一。生成恒定的均匀速率的数据流的过程受益于存储器70和72的读出/写入时钟频率的选择以及由单元74提供的场速率的多路复用。单元74还有选择地将来自单元60和由单元82传送的同步符号成分多路复用到数据流中。

在送到处理器85之前，包括MPEG同步成分的MPEG数据包在接收机处被重建。如果MPEG同步成分已经被先前除去的话，则必须在数据流中重新放置，而如果数据段同步成分已经被事先插入到该数据流的话则必须除去。这些操作是由与多路复用器结合的同步符号检测和产生单元82所执行。单元82检测MPEG同步成分的缺少并按需产生这种成分，而单元74经这些同步成分多路复用到数据流中。单元82还检测数据段同步成分的存在并使之从数据流中除去。

控制信号产生器80还提供一个ENABLE信号，使得传送解码器/处理器85接收并处理来自FEC单元75(例如瑞得-所罗门解码器)的恒定和均匀速率的MPEG字节数据包。传送解码器85提供与在发射机(图2)处的传送处理器14所提供的功能的相反的功能，并响应由时钟产生器86提供的符号时钟频率的一半的字节时钟信号SC/2。传送处理器85包括各种处理和多路复用电路，例如标题解析器、响应标题信息的信号路由选择器、MPEG解压缩网络和其它提供被成帧为图13A中的视频/音频处理器122所要求的信号的图像和声音信号处理器。

虽然在优选的实施例中的输入字节时钟和输出符号时钟展示出整数倍的频率关系，但是也可以使用非整数的频率关系。这在多数的情况下并非一个好的选择，因为它要求使用锁相回路网络，这将增加系统的造价和复杂性。

Claims (33)

1.一种用于处理打包的数字数据流(MPEG字节数据输入)的系统，以便产生代表包括数据和附加位信息的顺序的数据场结构的数据流(符号数据输出)，所说的系统包括：

输入装置(14，24，30)，用于提供由数据包数据之间的时隙所分离的数据包的数据流；

装置(48)，用于提供具有不同于在数据场中的包间时隙的持续期的一个持续期的一个场附加位信息的数据段(场同步)；

处理装置(16，50)，响应来自所说的输入装置的数据流和所说的场附加位数据段，用于产生表示数据场结构的顺序的一个输出数据流(符号数据输出)，数据场结构的每一个包括场附加位数据段和包含一个数据段组的(X)的数据场；其中

所说的输入装置以预定的恒定均匀的包间时隙经多个所说的数据场结构提供所说的数据流，所说的均匀的包间时隙被定标，以便有助于附加位信息的插入。

2.根据权利要求1的用于处理打包的数字数据流的系统，其特征在于

所说的输入装置以一个恒定均匀的数据速率提供所说的数据流。

3.根据权利要求1的用于处理打包的数字数据流的系统，其特征在于

所说的场附加位数据段具有比所说的包间时隙的持续期要大的一个持续期；以及

所说的处理装置产生所说的输出数据流，包括所说的场附加位数据段而不中断所说的数据流。

4.根据权利要求1的用于处理打包的数字数据流的系统，其特征在于

所说的恒定均匀的包间时隙是所说的场附加位数据段的持续期和所说的构成数据场结构的所说的数据段的数目的函数。

5.根据权利要求1的用于处理打包的数字数据流的系统，其特征在于

数据段的每一组包括预定持续期的数据段的预定数目；以及

一个数据场的每一个均匀的包间时隙包括一个时间间隔，该时间间隔包含由相关的场附加位数据段占据的间隔的一个预定部分。

6.根据权利要求5的用于处理打包的数字数据流的系统，其特征在于

一个数据场的每一个包间时隙包括实际相等的相关场附加位数据段间隔的量，以便使得在包含所说的相关数据场的数据段的每一组之后的一个间隔实际上等于所说的相关场附加位数据段间隔的累积。

7.根据权利要求1的用于处理打包的数字数据流的系统，其特征在于

所说的场附加位数据段包括场同步信息；以及

所说的处理装置还包括用于将数据包附加位成分分别地添加到所说的数据段的装置。

8.根据权利要求7的用于处理打包的数字数据流的系统，其特征在于

所说的处理装置将所说的场附加位数据段添加到所说的数据流而不中断所说的数据流。

9.根据权利要求1的用于处理打包的数字数据流的系统，其特征在于

所说的处理装置包括一个响应输入时钟的输入电路和一个响应输出时钟的输出电路；和

所说的输入和输出时钟展示出整数相关的频率。

10.根据权利要求9的用于处理打包的数字数据流的系统，其特征在于

所说的整数是一个偶数。

11.根据权利要求10的用于处理打包的数字数据流的系统，其特征在于

所说的输入时钟频率是所说的输出时钟频率的偶数分之一。

12.根据权利要求9的用于处理打包的数字数据流的系统，其特征在于所说的输入时钟是一个字节时钟，而所说的输出时钟是一个符号时钟。

13.在一个用于接收表示数据场结构的序列的数字数据流(符号数据输入)的系统中的装置，其数据场结构的每一个包括场数据的数据段(X)和场附加位数据段(场同步)的一组，该场附加位数据段包括的数据不同于包含在所说的数据段中的数据，装置包括：

输入装置(114)，用于提供所说的数据流(符号数据输入)；

包括用于从所说的数据流去除所说的附加位信息的装置(48)的处理装置(116，68-80)，响应所说的数据流，用于以恒定均匀的包间时隙和恒定均匀的数据速率产生一个经处理的打包的没有所说的附加位信息并包括数据包的数据流(MPEG字节数据输出)；以及

解码器装置(85)，响应所说的已被处理的均匀数据速率的数据流，用于解码所示已被处理的数据流成为组分的信号成分。

14.根据权利要求13的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

每一个所说的数据段包括数据和数据段附加位信息；以及

所说的场附加位数据段展示出不同于所说的数据段附加位信息的持续期的一个持续期。

15.根据权利要求13的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的处理装置产生所说的已被处理的数据流而不中断所说的数据流。

16.根据权利要求13的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的恒定均匀的数据包数据之间的时间间隙是所说的附加位信息的持续期和构成一个数据场的所说的数据段的数目的函数。

17.根据权利要求13的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

数据段的每一组包括预定的持续期的数据段的预定数目；以及

所说的已被处理的数据流的包间时隙包括一个时间间隔，该时间间隔包含由相关附加位信息所占据的时间间隔的一个预定部分。

18.根据权利要求17的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的已被处理的数据流的每一个包间时隙包括相关附加位信息间隔的实际相等量。

19.根据权利要求13的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的附加位信息是包括在场同步数据段中的场同步信息。

20.根据权利要求13的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的处理装置包括一个响应输入时钟(SC)的输入电路(60)和一个响应输出时钟(SC/2)的输出电路(75)；和

所说的输入和输出时钟展示出整数相关的频率。

21.根据权利要求20的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的整数是一个偶数。

22.根据权利要求21的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的输出时钟频率(SC/2)是所说的输入时钟频率(SC)的偶数分之一。

23.根据权利要求20的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于所说的输入时钟是一个符号时钟，而所说的输出时钟是一个字节时钟。

24.根据权利要求13的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于所说的处理装置包括：

第一存储器(70)，响应所说的数据流和一个写入时钟(SC/4)以及一个读出时钟(SC/2)；

第二存储器(72)，响应所说的数据流和一个写入时钟(SC/4)以及一个读出时钟(SC/2)；

装置(80)，用于以一个场速率提供所说的第一和第二存储器的读出/写入控制；和

装置(74)，用于将来自所说的第一和第二存储器的输出数据进行组合。

25.根据权利要求24的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的写入时钟展示出的频率是所说的读出时钟频率的一个整数分之一倍

26.根据权利要求24的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于

所说的组合器是一个时间多路复用器。

27.根据权利要求24的用于接收表示数据场结构的序列的数字数据流的系统中的装置，其特征在于还包括：

装置(62)，用于对提供到所说的第一和第二的存储器的时间进行解码；和

响应来自所说的组合装置的输出数据，进行误差检测和校正的装置(75)。

28.在一个用于接收表示数据场结构的序列的相邻数据段的连续数据流的系统中的装置，每一个数据场结构都包括与数据段附加位信息(FEC)相关场数据数据段(X)和一个场附加位数据段(场同步)的一组信号，其中：(a)所说的数据段和所说的场附加位数据段是相等的持续期(188字节)；(b)所说的场附加位数据段包括有数据不同于包括在所说的数据的数据段中的数据；和(c)场附加位数据段展示出的持续期不同于所说的数据段附加位信息的持续期；装置包括：

输入装置(114)，用于提供所说的数据流(符号数据输入)；

处理装置(116，60-80)，响应所说的数据流，用于以恒定均匀的包间时隙和恒定均匀的数据速率产生一个经处理的打包的没有所说的附加位信息并包括具有恒定均匀包间时隙和恒定均匀数据速率的数据包的数据流(MPEG字节数据输出)，且不中断所说的数据流；以及

解码器装置(85)，响应所说的已被处理的均匀数据速率的数据流，用于解码所说的已被处理的数据流成为组分的信号成分；和

响应来自所说的解码器的输出信号的视频处理器装置(122)。

29.根据权利要求28的用于接收表示数据场结构的序列的相邻数据段的连续数据流的系统中的装置，其特征在于

所说的数据段附加位信息包括误差处理信息；和

所说的场附加位信息包括场同步信息。

30.根据权利要求28的用于接收表示数据场结构的序列的相邻数据段的连续数据流的系统中的装置，其特征在于

所说的输入装置包括基带信号处理装置(114)；和

所说的处理装置包括用于产生解码信号的格构解码器(62)；和误差处理装置(75)，以具有均匀包间时隙的所说已处理的数据流的形式响应所说的解码的信号。

31.根据权利要求30的用于接收表示数据场结构的序列的相邻数据段的连续数据流的系统中的装置，其特征在于所述已接收数据流是符号数据流，且所述已处理已打包的数据流是字节数据流。

32.根据权利要求28的用于接收表示数据场结构的序列的相邻数据段的连续数据流的系统中的装置，其特征在于进一步包括；

同步成分处理装置(82，74)用于使得已经处理的数据流展示出一个预定的同步信息构形。

33.根据权利要求32的用于接收表示数据场结构的序列的相邻数据段的连续数据流的系统中的装置，其特征在于

所说的已收数据流包含MPEG信息；

所说的已收数据流包括与每一个所说场数据的数据段相关的一个数据段同步成分；和

所说的已处理的数据流包含一个MPEG同步成分而且不含所说的数据段同步成分。

Images