CN105812005A - 一种tsm控制系统背板电路 - Google Patents

一种tsm控制系统背板电路 Download PDF

Info

Publication number
CN105812005A
CN105812005A CN201610374108.6A CN201610374108A CN105812005A CN 105812005 A CN105812005 A CN 105812005A CN 201610374108 A CN201610374108 A CN 201610374108A CN 105812005 A CN105812005 A CN 105812005A
Authority
CN
China
Prior art keywords
connector
data buffer
buffer chip
board
board card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610374108.6A
Other languages
English (en)
Other versions
CN105812005B (zh
Inventor
陈剑彬
魏春华
周厚福
许勇
李雪
叶颖超
林亮
李秋义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201610374108.6A priority Critical patent/CN105812005B/zh
Publication of CN105812005A publication Critical patent/CN105812005A/zh
Application granted granted Critical
Publication of CN105812005B publication Critical patent/CN105812005B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09B—EDUCATIONAL OR DEMONSTRATION APPLIANCES; APPLIANCES FOR TEACHING, OR COMMUNICATING WITH, THE BLIND, DEAF OR MUTE; MODELS; PLANETARIA; GLOBES; MAPS; DIAGRAMS
    • G09B9/00—Simulators for teaching or training purposes

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • Educational Administration (AREA)
  • Educational Technology (AREA)
  • General Physics & Mathematics (AREA)
  • Optical Communication System (AREA)

Abstract

本发明涉及一种TSM控制系统背板电路，所述背板电路包括：核心板卡、板卡一、板卡二、若干接插件、功率模块和若干数据缓冲器芯片；核心板卡分别与板卡一和板卡二连接；板卡一与接插件一连接；板卡二与接插件二连接；接插件四的至少两个输出端都分两路连接；数据缓冲器芯片有七个，每个都设有八个输入端和输出端，其中三个数据缓冲器芯片的输出端都连接在一起并与接插件五连接，另外三个数据缓冲器芯片的输出端都连接在一起并与接插件六连接；接插件五与板卡一连接；接插件六与板卡二连接；板卡一和板卡二都与核心板卡连接，形成回路。本发明节省成本，有利于维护，模拟教学容易开展，排查故障简单。

Description

一种TSM控制系统背板电路
技术领域
本发明涉及一种背板电路，具体涉及一种TSM控制系统的背板电路。
背景技术
大功率发射机通常配有52块的功率调制模块，这在机下测试中要备份大量的功率模块，而且占地较大，同时造成机下控制板卡的测试和模拟教学不易开展，发射机设计上的不利于维护的缺陷，发射机控制系统复杂故障时可能造成的长时间查找排除故障而引起的停播。
发明内容
本发明要解决的技术问题是：针对现有技术各种缺陷和不足，提供一种可用一块功率模块实现模拟传送52路模块相关信号，从而带动整套模拟教学系统，有效解决上述问题，从而方便地开展模拟教学的TSM控制系统背板电路。
本发明的具体技术方案是：一种TSM控制系统背板电路，所述背板电路包括：核心板卡、板卡一、板卡二、若干接插件、功率模块和若干数据缓冲器芯片；
所述的核心板卡分别与板卡一和板卡二连接；
所述的板卡一与接插件一连接；
所述的板卡二与接插件二连接；
所述的接插件一和接插件二均设有26个端口，接插件一的端口C1－C26连接到接插件三，接插件二的端口C27－C52连接到接插件三，接插件三将其中至少两个端口通过光缆输送到双功率模块的光收器件，再由双功率模块的光发器通过光缆返回接插件四输入端；
所述的接插件四的至少两个输出端都分两路连接，其中一路都连接接插件五，另一路或多路都连接数据缓冲器芯片一；
所述的数据缓冲器芯片一至少有八个输入端，接插件四其中一个或多个端口与数据缓冲器芯片一的其中至少四个输入端连接，另一个或多个端口与另外至少四个输入端连接；
所述的数据缓冲器芯片一至少有八个输出端，其中至少六个输出端分别连接数据缓冲器芯片二至数据缓冲器芯片七，另外至少两个输出端连接接插件六；
所述的数据缓冲器芯片二至数据缓冲器芯片七都设有至少八个输入端，数据缓冲器芯片一连接数据缓冲器芯片二至数据缓冲器芯片七的六个输出端每一个都设有至少八个连接口，分别连接数据缓冲器芯片二至数据缓冲器芯片七的至少八个输入端；
所述的数据缓冲器芯片二至数据缓冲器芯片七都设有至少八个输出端，其中三个数据缓冲器芯片的输出端都连接在一起并与接插件五连接，另外三个数据缓冲器芯片的输出端都连接在一起并与接插件六连接；
所述的接插件五与板卡一连接；
所述的接插件六与板卡二连接；
所述的板卡一和板卡二都与核心板卡连接，形成回路。
工作原理：在发射机条件满足时，由核心板卡送出信号控制板卡一和板卡二，使其发出52路调制输出信号，其中26路调制输信信号通过接插件一的端口C1－C26输送给接插件三，另外26路调制输信信号通过接插件二的端口C27－C52输送给接插件三，然后选择其中任意两个端口通过光缆输送给双功率模块的光收器件，然后通过光缆返回接插件四输入端，接插件四的两个输出端输送出的信号都分为两路，一路直接输送到接插件五的两个端口，另一路则都分成四路信号分别连接到数据缓冲器芯片一，数据缓冲器芯片一的输出端的其中两路直接将信号输送到接插件六，另外六路每一路都形成八路信号分别输送到数据缓冲器芯片二至数据缓冲器芯片七，数据缓冲器芯片二至数据缓冲器芯片七每个都有八个输出端，且三个数据缓冲器芯片的输出端为一组，一组输送到接插件五，另一组输送到接插件六，这样接插件五和插件六各有26个信号，接插件五将信号输送至板卡一，接插件六将信号输送至板卡二，再由板卡一和板卡二返回信号给核心板卡，完成信号回路，从而实现用单一双功率模块替代
本发明由于采用了以上的技术方案，具有下列优点：1.一块双功率模块替代52个功率模块，大大节省生产成本，节省工作场地，节省库存成本。2.有利于电路的维护及节省维护成本。3.机下控制板卡的测试和模拟教学容易开展。4.排查发射机控制系统的故障变的简单。
附图说明
图1：为本发明的结构示意图。
具体实施方式
结合附图描述本发明的实施例。
一种TSM控制系统背板电路，所述背板电路包括：核心板卡、板卡一、板卡二、若干接插件、功率模块和若干数据缓冲器芯片；
所述的核心板卡分别与板卡一和板卡二连接；
所述的的板卡一与接插件一连接；
所述的的板卡二与接插件二连接；
所述的接插件一和接插件二均设有26个端口，接插件一的端口C1－C26连接到接插件三，接插件二的端口C27－C52连接到接插件三，接插件三将其中至少两个端口通过光缆输送到双功率模块的光收器件，再由双功率模块的光发器通过光缆返回接插件四输入端；
所述的接插件四的至少两个输出端都分两路连接，其中一路都连接接插件五，另一路或多路都连接数据缓冲器芯片一；
所述的数据缓冲器芯片一至少有八个输入端，接插件四其中一个或多个端口与数据缓冲器芯片一的其中至少四个输入端连接，另一个或多个端口与另外至少四个输入端连接；
所述的数据缓冲器芯片一至少有八个输出端，其中至少六个输出端分别连接数据缓冲器芯片二至数据缓冲器芯片七，另外至少两个输出端连接接插件六；
所述的数据缓冲器芯片二至数据缓冲器芯片七都设有至少八个输入端，数据缓冲器芯片一连接数据缓冲器芯片二至数据缓冲器芯片七的六个输出端每一个都设有至少八个连接口，分别连接数据缓冲器芯片二至数据缓冲器芯片七的至少八个输入端；
所述的数据缓冲器芯片二至数据缓冲器芯片七都设有至少八个输出端，其中三个数据缓冲器芯片的输出端都连接在一起并与接插件五连接，另外三个数据缓冲器芯片的输出端都连接在一起并与接插件六连接；
所述的接插件五与板卡一连接；
所述的接插件六与板卡二连接；
所述的板卡一和板卡二都与核心板卡连接，形成回路。
工作原理：在发射机条件满足时，由核心板卡送出信号控制板卡一和板卡二，使其发出52路调制输出信号，其中26路调制输信信号通过接插件一的端口C1－C26输送给接插件三，另外26路调制输信信号通过接插件二的端口C27－C52输送给接插件三，然后选择其中任意两个端口通过光缆输送给双功率模块的光收器件，然后通过光缆返回接插件四输入端，接插件四的两个输出端输送出的信号都分为两路，一路直接输送到接插件五的两个端口，另一路则都分成四路信号分别连接到数据缓冲器芯片一，数据缓冲器芯片一的输出端的其中两路直接将信号输送到接插件六，另外六路每一路都形成八路信号分别输送到数据缓冲器芯片二至数据缓冲器芯片七，数据缓冲器芯片二至数据缓冲器芯片七每个都有八个输出端，且三个数据缓冲器芯片的输出端为一组，一组输送到接插件五，另一组输送到接插件六，这样接插件五和插件六各有26个信号，接插件五将信号输送至板卡一，接插件六将信号输送至板卡二，再由板卡一和板卡二返回信号给核心板卡，完成信号回路，从而实现用单一双功率模块替代
本发明由于采用了以上的技术方案，具有下列优点：1.一块双功率模块替代52个功率模块，大大节省生产成本，节省工作场地，节省库存成本。2.有利于电路的维护及节省维护成本。3.机下控制板卡的测试和模拟教学容易开展。4.排查发射机控制系统的故障变的简单。

Claims (1)

1.一种TSM控制系统背板电路，其特征在于，所述背板电路包括：核心板卡、板卡一、板卡二、若干接插件、双功率模块和若干数据缓冲器芯片；
所述的核心板卡分别与板卡一和板卡二连接；
所述的板卡一与接插件一连接；
所述的板卡二与接插件二连接；
所述的接插件一和接插件二均设有26个端口，接插件一的端口C1－C26连接到接插件三，接插件二的端口C27－C52连接到接插件三，接插件三将其中至少两个端口通过光缆输送到双功率模块的光收器件，再由双功率模块的光发器通过光缆返回接插件四输入端；
所述的接插件四的至少两个输出端都分两路连接，其中一路都连接接插件五，另一路或多路都连接数据缓冲器芯片一；
所述的数据缓冲器芯片一至少有八个输入端，接插件四其中一个或多个端口与数据缓冲器芯片一的其中至少四个输入端连接，另一个或多个端口与另外至少四个输入端连接；
所述的数据缓冲器芯片一至少有八个输出端，其中至少六个输出端分别连接数据缓冲器芯片二至数据缓冲器芯片七，另外至少两个输出端连接接插件六；
所述的数据缓冲器芯片二至数据缓冲器芯片七都设有至少八个输入端，数据缓冲器芯片一连接数据缓冲器芯片二至数据缓冲器芯片七的六个输出端每一个都设有至少八个连接口，分别连接数据缓冲器芯片二至数据缓冲器芯片七的至少八个输入端；
所述的数据缓冲器芯片二至数据缓冲器芯片七都设有至少八个输出端，其中三个数据缓冲器芯片的输出端都连接在一起并与接插件五连接，另外三个数据缓冲器芯片的输出端都连接在一起并与接插件六连接；
所述的接插件五与板卡一连接；
所述的接插件六与板卡二连接；
所述的板卡一和板卡二都与核心板卡连接，形成回路。
CN201610374108.6A 2016-05-30 2016-05-30 一种tsm控制系统背板电路 Expired - Fee Related CN105812005B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610374108.6A CN105812005B (zh) 2016-05-30 2016-05-30 一种tsm控制系统背板电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610374108.6A CN105812005B (zh) 2016-05-30 2016-05-30 一种tsm控制系统背板电路

Publications (2)

Publication Number Publication Date
CN105812005A true CN105812005A (zh) 2016-07-27
CN105812005B CN105812005B (zh) 2018-04-17

Family

ID=56428071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610374108.6A Expired - Fee Related CN105812005B (zh) 2016-05-30 2016-05-30 一种tsm控制系统背板电路

Country Status (1)

Country Link
CN (1) CN105812005B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1349374A (zh) * 2000-10-17 2002-05-15 许昌继电器研究所 抗干扰印制电路板插件及其组合插接结构
CN200986766Y (zh) * 2006-09-11 2007-12-05 丁贤根 网络教学实验设备
CN101951340A (zh) * 2010-09-14 2011-01-19 北京星网锐捷网络技术有限公司 背板、板卡及网络设备
US20160073541A1 (en) * 2014-09-08 2016-03-10 Quanta Computer Inc. Separated server back plane
CN205647504U (zh) * 2016-05-30 2016-10-12 魏春华 一种tsm控制系统背板电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1349374A (zh) * 2000-10-17 2002-05-15 许昌继电器研究所 抗干扰印制电路板插件及其组合插接结构
CN200986766Y (zh) * 2006-09-11 2007-12-05 丁贤根 网络教学实验设备
CN101951340A (zh) * 2010-09-14 2011-01-19 北京星网锐捷网络技术有限公司 背板、板卡及网络设备
US20160073541A1 (en) * 2014-09-08 2016-03-10 Quanta Computer Inc. Separated server back plane
CN205647504U (zh) * 2016-05-30 2016-10-12 魏春华 一种tsm控制系统背板电路

Also Published As

Publication number Publication date
CN105812005B (zh) 2018-04-17

Similar Documents

Publication Publication Date Title
CN108879150A (zh) 一种线缆背板以及通讯设备
CN102402474A (zh) 可编程逻辑器件原型验证装置
CN203689842U (zh) 一种led显示系统及led显示屏
CN205647504U (zh) 一种tsm控制系统背板电路
CN108062283B (zh) 一种用于轨道交通车载控制器的接口适配装置
CN101667991B (zh) 一种设置预加重和/或均衡参数的方法及装置
CN206348789U (zh) 一种基于CPCIE和OpenVPX架构的嵌入式信号处理系统
CN105812005A (zh) 一种tsm控制系统背板电路
CN202472640U (zh) 基于标准总线的高速交换模块
CN105445979A (zh) 一种点灯治具及点灯方法
CN108646172B (zh) 一种芯片测试装置
CN205545720U (zh) 一种信号连接及传输装置
CN205318374U (zh) 一种rs-232串口的冗余电路
KR102464759B1 (ko) 스카다 시스템
CN201910161U (zh) 网络综合布线模拟交换系统
CN203616501U (zh) 一种可复用光路的光纤连接器
RU2014124346A (ru) Устройство для соединения первой единицы оборудования с несколькими вторыми единицами оборудования и система обработки данных, содержащая такое устройство
WO2016082427A1 (zh) 基带单元背板、基带单元以及分布式基站
CN202662010U (zh) Fpga互联装置、验证板及soc系统
CN207199083U (zh) 一种栈接式模块化采集记录设备
KR200476939Y1 (ko) 직렬식 인터페이스부를 갖춘 철도 랙장치
CN103825757A (zh) 一种以太无源光网络系统的管理口连接方法
CN105868067B (zh) 一种调试接口切换电路
CN111177051B (zh) 加速器时序及快速机器保护一体化系统的多功能接口插件
US20180156843A1 (en) Signal switching device and test system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB03 Change of inventor or designer information

Inventor after: Chen Jianbin

Inventor after: Li Jitao

Inventor after: Zhou Houfu

Inventor after: Wei Chunhua

Inventor after: Li Xue

Inventor after: Ye Yingchao

Inventor after: Xu Yong

Inventor after: Lin Liang

Inventor after: Li Qiuyi

Inventor before: Chen Jianbin

Inventor before: Wei Chunhua

Inventor before: Zhou Houfu

Inventor before: Xu Yong

Inventor before: Li Xue

Inventor before: Ye Yingchao

Inventor before: Lin Liang

Inventor before: Li Qiuyi

CB03 Change of inventor or designer information
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180417

Termination date: 20200530

CF01 Termination of patent right due to non-payment of annual fee