CN105808839A - 一种电路路径的测试覆盖率分析方法 - Google Patents

一种电路路径的测试覆盖率分析方法 Download PDF

Info

Publication number
CN105808839A
CN105808839A CN201610125352.9A CN201610125352A CN105808839A CN 105808839 A CN105808839 A CN 105808839A CN 201610125352 A CN201610125352 A CN 201610125352A CN 105808839 A CN105808839 A CN 105808839A
Authority
CN
China
Prior art keywords
circuit paths
statement
coverage rate
monitoring
test file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610125352.9A
Other languages
English (en)
Other versions
CN105808839B (zh
Inventor
侯立刚
高灿
赵未
彭晓宏
耿淑琴
汪金辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN201610125352.9A priority Critical patent/CN105808839B/zh
Publication of CN105808839A publication Critical patent/CN105808839A/zh
Application granted granted Critical
Publication of CN105808839B publication Critical patent/CN105808839B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

本发明涉及一种电路路径的测试覆盖率分析方法，内容分为识别电路路径、提取电路路径、加入监测语句、进行二次前仿真、统计测试文件群覆盖率，识别电路路径、提取电路路径、加入监测语句、进行二次前仿真、统计测试文件群覆盖率依次进行，上述五个步骤构成测试设计的整体；本发明通过监测门级网表中相关路径门的变化，找出满足电路路径覆盖率较高的测试文件群进行验证，在验证基本无误的情况下，再进行完整的时序分析验证，减少二次错误概率，减少验证时间，从而大大提高了验证效率，减少了验证人员的工作量。

Description

一种电路路径的测试覆盖率分析方法
技术领域
本发明涉及一种数字集成电路的前端验证方法，属于数字集成电路验证领域，尤其涉及一种电路路径的测试覆盖率分析方法。
背景技术
随着半导体技术的飞速发展，集成电路设计的规模不断增大，功能的复杂性不断加剧，验证工作已经成为集成电路设计流程中的一项重要工作。在目前的大规模集成电路设计项目中，验证周期占据整个项目开发周期50％～80％，所以找到一种提升验证效率、确保功能完备性的验证方法已经迫在眉睫。
验证的主要目的：对于集成电路来说，具体就是在时间需求规定的激励下，电路是否产生了符合功能要求的输出；以及在设计需求规定的条件下，电路是否完成正常的功能。
如果设计很大或者电路很复杂，综合、DFT、布局布线之后的门级仿真，往往需要庞大的测试向量来验证设计，这会花费大量的时间。所以保证FPGA验证的正确性，是提升效率的关键。
FPGA验证中主要流程包括：RTL级功能仿真、门级网表前仿真、静态时序分析。以RTL级设计为仿真对象的功能仿真，主要是验证电路的逻辑功能。前仿真是对RTL代码综合后生成的门级网表进行仿真。静态时序分析是提取出整个电路存在的所有路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足要求，通过对最大路径延时和最小路径延时的分析，找出违背约束的错误。
当RTL级功能仿真正确后，进行时序分析，对整个设计查找违背时序的错误。设计较为复杂时，每一次完整的时序分析会花费大量的时间。若时序分析发现问题，对设计进行修改。如果出现时序问题并没有解决的情况，再次进行完整的时序分析，就会导致浪费大量的时间。
为解决上述问题，本发明提出一种电路路径的测试覆盖率分析方法，本发明自动提取时序分析的电路路径，通过监测门级网表中相关路径门的变化，找出满足电路路径覆盖率较高的测试文件群进行验证，在验证基本无误的情况下，再进行完整的时序分析验证，减少二次错误概率，减少验证时间，从而大大提高了验证效率，减少了验证人员的工作量。
发明内容
本发明的目的在于提供了一种电路路径的测试覆盖率分析方法。内容分为识别电路路径、提取电路路径、加入监测语句、进行二次前仿真、统计测试文件群覆盖率，识别电路路径、提取电路路径、加入监测语句、进行二次前仿真、统计测试文件群覆盖率依次进行，上述五个步骤构成测试设计的整体。
识别电路路径，是指在时序分析的报表中，通过编写脚本识别出违背时序约束错误或者不满足时序要求的路径，识别路径起点起始点，并判断起始点输出端的类型。
提取电路路径，是指按照具体要求对电路路径自动生成监测语句报表和路径名称报表。监测语句报表提取电路路径起点起始点的输出端，提取后按照门级网表中监测门节点变化的语句形式生成的报表，便于修改网表。路径名称报表提取电路路径的起始点与endpoint，是为了与二次前仿真后生成的报表进行比较，形成测试文件群覆盖率。
加入监测语句，是指按照监测语句报表中的形式，在门级网表中相应的门节点加入检测语句，使二次前仿真后，能够形成测试文件群报表。
二次前仿真，是在门级网表加入监测语句后，对各测试文件逐一进行仿真，形成相应的门监测报表。
统计测试文件群覆盖率，是通过对不同报表的整合并且与路径名称报表进行比较，形成覆盖率报表，从而可以选择最优的测试文件群，进行完整时序分析前的验证。
所述监测语句报表，是指通过脚本编写按照指定形式，从时序报表中对电路路径自动提取出的语句报表，监测语句添加到门级网表中，可实现当对应的门节点翻转时报出信息的功能。
所述路径名称报表，是指对时序分析报表的电路路径进行信息的提取，提取形式为电路路径的起点名称与重点名称。
所述监测门节点，是指提取电路路径的信息后后，在门级网表中相应的门加入监测语句。加入语句的门即为监测门节点。
所述二次前仿真，是指当第一次时序分析出错后，对设计进行更改，在进行第二次时序分析前的前仿真。
所述门监测报表，是指由于在门级网表中加入了指定形式的监测语句，完成二次前仿真后，每一个测试文件会对应产生相应电路路径门节点的信息报表。
所述覆盖率报表，是指将各门监测报表与路径名称报表进行比较，路径名称报表就是电路路径的名称，门监测报表就是此测试文件经过电路路径的名称，将两者逐字逐句比较后，覆盖率就是此测试文件经过电路路径的比例。
本发明可以获得如下有益效果：
1.可以减少二次错误概率，提高验证效率，缩短项目开发周期。
2.通过调整脚本中设定的时间余量数值，可以从时序分析报表中识别不同区间的路径。
3.通过调整脚本中设定报告路径的形式，可以对电路路径提取出指定的语句形式。
4.通过测试文件群覆盖率报表，可以根据设计大小、电路路径覆盖率要求、验证时间等限制，选取不同的测试文件群。
附图说明
图1为验证流程图；
图2为门监测报表群生成流程图；
图3为覆盖率报表原理图；
具体实施方式
以下将结合附图对本发明作进一步说明。
如图1所示为此验证方法的验证流程图。对时序分析报表进行电路路径的识别，并按要求提取电路路径为两种指定形式：路径名称报表与监测语句报表。监测语句报表内容为把电路路径提取成网表监测语句的形式。
如图2所示为门监测网表群生成流程图。将提取的监测语句加入门级网表后，对门级网表进行前仿真，每一个测试文件单独进行。每一个测试文件运行成功后，会报告出此测试文件经过的电路路径，形成门监测报表。所有测试文件运行结束后，会生成门监测报表群。
如图3所示为覆盖率报表原理图。门级网表监测语句是根据电路路径生成，电路路径的识别是通过时间余量值与指定值的比较结果，在时序分析报表中顺序搜索各路径的时间余量值，若此路径时间余量值小于设定值，则认定次路径为电路路径，若此路径时间余量值大于设定值，则顺序搜索识别下一个路径的时间余量值。对加入监测语句的门级网表进行前仿真后，形成生成门监测报表群。将各门监测报表与路径名称报表进行比较，路径名称报表就是电路路径的名称，门监测报表就是此测试文件经过电路路径的名称，将两者逐字逐句比较后，覆盖率就是此测试文件经过电路路径的比例。
同时，如果对两个或者三个测试文件的门监测报表进行合并，可以得出合并之后的覆盖率，也就是合并测试文件群经过电路路径的比例。根据仿真时间、覆盖率比例等因素，综合选择测试文件群，作为整体时序分析前的预测试。
以下是本发明的具体实施步骤。
S1.识别电路路径，是指在时序分析的报表中，通过编写脚本识别出违背时序约束错误或者不满足时序要求的路径，识别路径起点起始点，并判断起始点输出端的类型。
S2.提取电路路径，是指按照具体要求对电路路径自动生成监测语句报表和路径名称报表。监测语句报表提取电路路径起点起始点的输出端，提取后按照门级网表中监测门节点变化的语句形式生成的报表，便于修改网表。路径名称报表提取电路路径的起始点与endpoint，是为了与二次前仿真后生成的报表进行比较，形成测试文件群覆盖率。
S3.加入监测语句，是指按照监测语句报表中的形式，在门级网表中相应的门节点加入检测语句，使前仿真后，能够形成测试文件群报表。
S4.二次前仿真，是在门级网表加入监测语句后，对各测试文件逐一进行仿真，每一个测试文件运行成功后，会报告出此测试文件经过的电路路径，形成门监测报表。所有测试文件运行结束后，会生成门监测报表群。
S5.统计测试文件群覆盖率，是通过选取电路路径对不同报表的整合并且与路径名称报表进行比较，形成覆盖率报表，从而可以选择最优的测试文件群，进行完整时序分析前的验证。

Claims (7)

1.一种电路路径的测试覆盖率分析方法，其特征在于：该方法内容分为识别电路路径、提取电路路径、加入监测语句、进行二次前仿真、统计测试文件群覆盖率，识别电路路径、提取电路路径、加入监测语句、进行二次前仿真、统计测试文件群覆盖率依次进行，上述五个步骤构成测试设计的整体；
识别电路路径，是指在时序分析的报表中，通过编写脚本识别出违背时序约束错误或者不满足时序要求的路径，识别路径起点起始点，并判断起始点输出端的类型；
提取电路路径，是指按照具体要求对电路路径自动生成监测语句报表和路径名称报表；监测语句报表提取电路路径起点起始点的输出端，提取后按照门级网表中监测门节点变化的语句形式生成的报表，便于修改网表；路径名称报表提取电路路径的起始点与结束点，是为了与二次前仿真后生成的报表进行比较，形成测试文件群覆盖率；
加入监测语句，是指按照监测语句报表中的形式，在门级网表中相应的门节点加入检测语句，使二次前仿真后，能够形成测试文件群报表；
二次前仿真，是在门级网表加入监测语句后，对各测试文件逐一进行仿真，形成相应的报表；
统计测试文件群覆盖率，是通过对不同报表的整合并且与路径名称报表进行比较，形成覆盖率报表，从而可以选择最优的测试文件群，进行完整时序分析前的验证。
2.根据权利要求1所述的一种电路路径的测试覆盖率分析方法，其特征在于：所述监测语句报表是指，通过脚本编写按照指定形式，从时序报表中对电路路径自动提取出的语句报表，监测语句添加到门级网表中，可实现当对应的门节点翻转时报出信息的功能。
3.根据权利要求2所述的一种自动识别关键时序路径的前端验证方法，其特征在于：所述路径名称报表是指，对时序分析报表的电路路径进行信息的提取，提取形式为电路路径的起点名称与重点名称。
4.根据权利要求2所述的一种自动识别关键时序路径的前端验证方法，其特征在于：所述监测门节点是指，提取电路路径的信息后后，在门级网表中相应的门加入监测语句；加入语句的门即为监测门节点。
5.根据权利要求2所述的一种自动识别关键时序路径的前端验证方法，其特征在于：所述二次前仿真是指，当第一次时序分析出错后，对设计进行更改，在进行第二次时序分析前的前仿真。
6.根据权利要求2所述的一种自动识别关键时序路径的前端验证方法，其特征在于：所述门监测报表是指，由于在门级网表中加入了指定形式的监测语句，完成二次前仿真后，每一个测试文件会对应产生相应电路路径门节点的信息报表。
7.根据权利要求2所述的一种自动识别关键时序路径的前端验证方法，其特征在于：所述覆盖率报表是指，将各门监测报表与路径名称报表进行比较，路径名称报表就是电路路径的名称，门监测报表就是此测试文件经过电路路径的名称，将两者逐字逐句比较后，覆盖率就是此测试文件经过电路路径的比例。
CN201610125352.9A 2016-03-04 2016-03-04 一种电路路径的测试覆盖率分析方法 Expired - Fee Related CN105808839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610125352.9A CN105808839B (zh) 2016-03-04 2016-03-04 一种电路路径的测试覆盖率分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610125352.9A CN105808839B (zh) 2016-03-04 2016-03-04 一种电路路径的测试覆盖率分析方法

Publications (2)

Publication Number Publication Date
CN105808839A true CN105808839A (zh) 2016-07-27
CN105808839B CN105808839B (zh) 2019-03-22

Family

ID=56466706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610125352.9A Expired - Fee Related CN105808839B (zh) 2016-03-04 2016-03-04 一种电路路径的测试覆盖率分析方法

Country Status (1)

Country Link
CN (1) CN105808839B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108627716A (zh) * 2017-03-22 2018-10-09 株洲中车时代电气股份有限公司 一种变流器整机全过程检测覆盖率分析方法
CN113343615A (zh) * 2021-05-19 2021-09-03 中天恒星(上海)科技有限公司 基于fpga的原型验证方法与编码装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344898A (zh) * 2007-07-11 2009-01-14 恩益禧电子股份有限公司 半导体集成电路的生产方法、设计方法和设计系统
US20110138223A1 (en) * 2009-12-04 2011-06-09 Altera Corporation Preventing information leakage between components on a programmable chip in the presence of faults
CN104620242A (zh) * 2012-07-18 2015-05-13 犹他大学研究基金会 相关时序架构

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101344898A (zh) * 2007-07-11 2009-01-14 恩益禧电子股份有限公司 半导体集成电路的生产方法、设计方法和设计系统
US20110138223A1 (en) * 2009-12-04 2011-06-09 Altera Corporation Preventing information leakage between components on a programmable chip in the presence of faults
CN104620242A (zh) * 2012-07-18 2015-05-13 犹他大学研究基金会 相关时序架构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭希维等: "基于仿真的时序电路测试生成方法研究", 《计算机仿真》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108627716A (zh) * 2017-03-22 2018-10-09 株洲中车时代电气股份有限公司 一种变流器整机全过程检测覆盖率分析方法
CN113343615A (zh) * 2021-05-19 2021-09-03 中天恒星(上海)科技有限公司 基于fpga的原型验证方法与编码装置
CN113343615B (zh) * 2021-05-19 2023-08-01 中天恒星(上海)科技有限公司 基于fpga的原型验证方法与编码装置

Also Published As

Publication number Publication date
CN105808839B (zh) 2019-03-22

Similar Documents

Publication Publication Date Title
EP1980964B1 (en) Method and computer program product for performing failure mode and effects analysis of an integrated circuit
US7958475B2 (en) Synthesis of assertions from statements of power intent
US20030018945A1 (en) System and method for evaluating functional coverage linked to a verification test plan
US8806413B2 (en) Gradient AOCV methodology enabling graph-based timing closure with AOCV timing models
US11416662B1 (en) Estimating diagnostic coverage in IC design based on static COI analysis of gate-level netlist and RTL fault simulation
US20080092004A1 (en) Method and system for automated path delay test vector generation from functional tests
CN116663462B (zh) 断言验证方法、断言验证平台、电子设备及可读存储介质
CN113901745A (zh) 芯片测试方法、装置、电子设备及计算机可读存储介质
CN105279345A (zh) 一种航天器用数字软ip核评测方法
US10515169B1 (en) System, method, and computer program product for computing formal coverage data compatible with dynamic verification
US20090012771A1 (en) Transaction-based system and method for abstraction of hardware designs
US20070180411A1 (en) Method and apparatus for comparing semiconductor-related technical systems characterized by statistical data
CN117350208A (zh) 时序逻辑元件性能检查方法及设备
CN113343629B (zh) 集成电路验证方法、代码生成方法、系统、设备和介质
CN105808839A (zh) 一种电路路径的测试覆盖率分析方法
CN115422865B (zh) 仿真方法及装置、计算设备、计算机可读存储介质
CN105183978A (zh) 一种芯片设计阶段可靠性评估方法和装置
Firdous et al. Speeding up of design convergence using spyglass
CN114021514A (zh) 一种spice电压或温度扫描仿真筛选瓶颈单元的方法
Yang et al. Automatic timing eco using stage-based path delay prediction
US7689399B1 (en) Automatic extraction of design properties
Björkman et al. Verification of safety logic designs by model checking
Oh et al. Efficient logic-level timing analysis using constraint-guided critical path search
US10102322B2 (en) Computer implemented method for behavior analysis of an integrated circuit comprising paths selection based on an aggregation criterion and predefined analysis strategy
CN117350222B (zh) 一种基于仿真的单粒子软错误分析方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20190322

CF01 Termination of patent right due to non-payment of annual fee