CN105760606A - 一种fpga芯片结构绘制方法及装置 - Google Patents
一种fpga芯片结构绘制方法及装置 Download PDFInfo
- Publication number
- CN105760606A CN105760606A CN201610097497.2A CN201610097497A CN105760606A CN 105760606 A CN105760606 A CN 105760606A CN 201610097497 A CN201610097497 A CN 201610097497A CN 105760606 A CN105760606 A CN 105760606A
- Authority
- CN
- China
- Prior art keywords
- resource object
- node
- tree model
- drafting
- resources
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
本发明公开一种FPGA芯片结构绘制方法及装置,该方法包括,对FPGA中的资源对象进行归类,各个资源类包括至少一个资源对象;将各资源对象插入到预设的结构模型中;根据当前绘制需求确定待绘制的资源类;对所述结构模型中所述待绘制的资源类所包括的各个资源对象进行绘制。本发明通过以上技术方案,解决现有FPGA芯片结构绘制方案不够完善的问题。
Description
技术领域
本发明涉及现场可编程门阵列(FPGA)技术领域,尤其涉及一种FPGA芯片结构绘制方法及装置。
背景技术
可编程逻辑器件(programmablelogicdevice即PLD)作为专用集成电路(ApplicationSpecificIntegratedCircuit;以下简称:ASIC)领域中的一种半定制电路,采用PLD的关键优点是在设计阶段中客户可根据需要修改电路,直到对设计工作感到满意为止。一旦设计完成,客户可立即投入生产,只需要利用最终软件设计文件简单地编程所需要数量的PLD就可以了。
EDA(电子设计自动化,ElectronicDesignAutomation)技术是以计算机为工具,设计者在EDA软件平台上用硬件描述语言或原理图完成设计输入,然后由EDA软件自动完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真,直至对于特定目标芯片的适配、编译、逻辑映射和编程下载等工作。通过EDA软件进行设计极大地提高了电路设计的效率和可靠性以及可操作性,减轻了设计者的劳动强度,降低了电路设计的难度。
EDA软件功能丰富,设计复杂,为了给电路设计者提供一个直观的设计结果,需要在EDA软件中显示电路结构图,但是芯片内部资源丰富,结构复杂。在绘制时需要大量的数据和复杂的算法来支持,因此需要一种有效的模型和高效的方法,本发明就是基于此目的而产生的。
发明内容
本发明提供一种FPGA芯片结构绘制方法及装置,解决现有FPGA芯片结构绘制方案不够完善的问题。
为解决上述技术问题,本发明采用以下技术方案:
一种FPGA芯片结构绘制方法,包括:
对FPGA中的资源对象进行归类,各个资源类包括至少一个资源对象;
将各资源对象插入到预设的结构模型中;
根据当前绘制需求确定待绘制的资源类;
对所述结构模型中所述待绘制的资源类所包括的各个资源对象进行绘制。
在一些实施例中,根据当前绘制需求确定待绘制的资源类包括:
根据当前绘制需求确定伸缩系数;
根据伸缩系数确定所述待绘制的资源类。
在一些实施例中,将各资源对象插入到预设的结构模型中包括:
建立树型结构模型,所述树型结构模型包括根节点和子节点;
判断各资源对象是否在所述树型结构模型的边界框内;
如果是,则按照预设方式将当前资源对象插入到所述树型结构模型的根节点或子节点中;
如果否,则将当前资源对象插入到所述树型结构模型的边界框外的对象链表中。
在一些实施例中,按照预设方式将当前资源对象插入到所述树型结构模型的根节点和/或子节点中包括:
判断当前节点的长度或宽度是否为0;
如果是,则将所述当前资源对象插入到当前节点;
如果否,则根据所述当前资源对象的边界框判断其是否属于所述当前节点的某个子节点;若属于某个子节点,则将所述当前资源对象插入到该子节点中;若不属于所述当前节点的任一子节点,则将所述当前资源对象插入到所述当前节点中。
在一些实施例中,将所述当前资源对象插入到当前节点之前,还包括:
判断所述当前节点的资源对象是否超过第一预设值;
若超过所述第一预设值,则重建以所述当前节点为根的子树;
若未超过所述第一预设值,则进入将所述当前资源对象插入到所述当前节点中的步骤。
在一些实施例中,将当前资源对象插入到所述树型结构模型的边界框外的对象链表之前,还包括:
判断所述对象链表中的资源对象是否超过第二预设值;
若超过所述第二预设值,则重建以所述当前节点为根的子树;
若未超过所述第二预设值,则进入将当前资源对象插入到所述树型结构模型的边界框外的对象链表中的步骤。
在一些实施例中,所述树型结构模型包括:四叉树型结构模型。
一种FPGA芯片结构绘制装置,包括:
归类模块,用于对FPGA中的资源对象进行归类,各个资源类包括至少一个资源对象;
处理模块,用于将各资源对象插入到预设的结构模型中;
确定模块,用于根据当前绘制需求确定待绘制的资源类;
绘制模块,用于对所述结构模型中所述待绘制的资源类所包括的各个资源对象进行绘制。
在一些实施例中,所述确定模块包括:
第一确定子模块,用于根据当前绘制需求确定伸缩系数;
第二确定子模块,用于根据所述第一确定子模块确定的伸缩系数确定所述待绘制的资源类。
在一些实施例中,所述处理模块包括:
建立子模块,用于建立树型结构模型,所述树型结构模型包括根节点和子节点;
判断子模块,用于判断各资源对象是否在所述树型结构模型的边界框内;
第一处理子模块,用于所述判断子模块的判断结果为当前资源对象在所述树型结构模型的边界框内时,按照预设方式将所述当前资源对象插入到所述树型结构模型的根节点或子节点中;
第二处理子模块,用于所述判断子模块的判断结果为当前资源对象不在所述树型结构模型的边界框内时,将当前资源对象插入到所述树型结构模型的边界框外的对象链表中。
本发明设计了一种全新的FPGA芯片结构绘制方案,基于大规模超大规模FPGA芯片结构的复杂性和层次性,在绘制时如果同时全部绘制不但没必要,也严重影响绘制速度和体验。由于超大规模芯片包含的资源的复杂性和多样性,在绘制时可以依据不同的伸缩系数画不同层次的资源,从而实现层次化绘制,从而提升了绘制速度和用户体验。
进一步地,将树型结构模型应用于FPGA芯片结构绘图,将FPGA芯片中各个资源对象进行层次化归类,将这些资源对象插入到树型结构模型里,在绘制时,根据当前绘制需求确定待绘制的资源类,直接在该树型结构模型里操作所述待绘制的资源类所包括的各个资源对象。树型结构模型包括但不局限于四叉树型结构模型。
附图说明
图1为本发明一实施例提供的FPGA芯片结构绘制方法的流程图;
图2为本发明一实施例提供的四叉树型结构模型的的示意图;
图3为本发明一实施例提供的FPGA芯片结构绘制装置的示意图。
具体实施方式
下面通过具体实施例对本发明的构思进一步详细说明。
如图1所示,为本发明一实施例提供的FPGA芯片结构绘制方法的流程图,主要包括以下步骤:
S101、对FPGA中的资源对象进行归类,各个资源类包括至少一个资源对象。
同一资源对象可以归到一个或多个资源类中,该步骤包括但不局限于以下所列举的方式来实现:
按照预设的各资源对象的优先级进行归类,最终归类成一个或多个资源类,每个资源类具有对应的一个优先级,各个资源类包括至少一个资源对象。各资源对象的优先级可以人为主观设定,例如通过用户选定的方式来设定。
进一步的,可以给各个资源类配置标识,该标识可以是量化的阈值,每个资源类具有对应的一个阈值。
S102、将各资源对象插入到预设的结构模型中。
步骤S101和S102的次序不作要求,可以同时,或者颠倒。
步骤S102包括但不局限于以下所列举的方式来实现:
A、建立树型结构模型,所述树型结构模型包括根节点和子节点;
B、判断各资源对象是否在所述树型结构模型的边界框内,如果是,则进入步骤C,如果否,则进入步骤D;
C、按照预设方式将当前资源对象插入到所述树型结构模型的根节点或子节点中;
D、将当前资源对象插入到所述树型结构模型的边界框外的对象链表中。
其中,步骤C包括但不局限于以下所列举的方式来实现:
C1、判断当前节点的长度或宽度是否为0,如果是,则进入步骤C2,如果否,则进入步骤C3。
当前节点的长度或宽度是否为0,说明当前节点很空,可以插入当前节点。
C2、将所述当前资源对象插入到当前节点。
C3、根据所述当前资源对象的边界框判断其是否属于所述当前节点的某个子节点;若属于某个子节点,则进入步骤C4,若不属于所述当前节点的任一子节点,则进入步骤C2。
C4、将所述当前资源对象插入到该子节点中。
可以以一定次序,依次将树型结构模型中各个节点作为当前节点,直到各个资源对象均完成插入。优先的,优先将根节点作为当前节点。
进一步的,在步骤C2之前,还可以包括以下所列举的步骤:
判断所述当前节点的资源对象是否超过第一预设值;
若超过所述第一预设值,则重建以所述当前节点为根的子树;
若未超过所述第一预设值,则进入上述步骤C2。
进一步的,在步骤D之前,还可以包括以下所列举的步骤:
判断所述对象链表中的资源对象是否超过第二预设值;
若超过所述第二预设值,则重建以所述当前节点为根的子树;
若未超过所述第二预设值,则进入上述步骤D。
其中,树型结构模型包括但不局限于:四叉树型结构模型。
S103、根据当前绘制需求确定待绘制的资源类。
该步骤包括但不局限于以下所列举的方式来实现:根据当前绘制需求确定伸缩系数;根据伸缩系数确定待绘制的资源类。
通常,需要预设多个不同的伸缩系数,例如由小到大的8个伸缩系数,绘制时,根据人为主观意识选择伸缩系数,再根据预设的伸缩系数与资源类的对应关系,来确定所选择的伸缩系数所对应的资源类,作为待绘制的资源类,这样在绘制,根据所需要的伸缩程度,依据相应的伸缩系数,来绘制不同层次的资源类,从而提升了绘制速度和用户体验。
伸缩系数与资源类的对应关系,是伸缩系数与资源类的标识之间的对应关系,如果资源类的标识是量化的阈值,则该对应关系可以用伸缩系数与阈值之间的对应关系来表示。
S104、对所述结构模型中所述待绘制的资源类所包括的各个资源对象进行绘制。
下面列举一种四叉树型结构模型,如图2所示,每个四叉树根节点都有四个子节点:左上子节点,右上子节点,左下子节点,右下子节点。每个节点可以放置若干资源对象,所有资源对象放到一个链表来组织,每个节点和每个资源对象都有自己的边界框。该四叉树支持的基本操作包括但不局限于:添加和/或删除四叉树节点中的资源对象,重建和/或遍历四叉树中的各个节点中的各个资源对象。
每个四叉树节点基本结构为:
基于该四叉树型结构模型,实现层次化绘制的过程可以包括:
首先将FPGA芯片中所有资源对象归类,资源对象的类型包括但不局限于:所有的逻辑资源实例,所有输入输出资源实例,所有的互联线资源,所有的绕线结果,所有的布局结果,所有人为选中的对象等。并给每个资源类设置一个阈值,记录资源类与阈值的对应关系在哈希表里。
其次,将各种资源对象插入到用来组织芯片资源的四叉树型结构模型中,具体地,可以按照以下方式实现插入:
当将一个资源对象插入到一颗四叉树时,先判断该资源对象是否包含在该四叉树的边界框内;
如果不在,则判断该四叉树的边界框外的对象链表中的资源对象是否超过第二预设值,如果没有超过,则将该资源对象存放在该四叉树的边界框外的该对象链表里(上述四叉树结构的m_pOutObjs成员里),如果该链表中资源对象数目超过第二预设值(上述四叉树结构的m_ObjCountThreshold成员)时,就需要重建该四叉树;
如果该资源对象包含在该四叉树的边界框内,则将该资源对象插入到该四叉树的根节点或子节点中,具体插入规则包括但不局限于以下两种:其一,根据该资源对象的边界框判断其所属区域,如果属于当前节点的某子节点区域就插入该子节点,否则就插入到当前节点中,这个过程一直递归下去。其二,先判断当前节点的长度或宽度是否为0;如果是,则将所述当前资源对象插入到当前节点;如果否,则根据所述当前资源对象的边界框判断其是否属于所述当前节点的某个子节点;若属于某个子节点,则将所述当前资源对象插入到该子节点中;若不属于所述当前节点的任一子节点,则将所述当前资源对象插入到所述当前节点中,这个过程一直递归下去。
最后,当FPGA芯片的所有资源对象都插入到芯片资源四叉树中后,在绘制芯片结构图时,不同的伸缩系数对应不同的阈值,按照资源归类时建立的资源类与阈值的对应关系来找到对应该阈值的相应资源类,作为待绘制的资源类,从而遍历访问该待绘制的资源类的所有资源对象,实现对该资源类的绘制,实现了绘制不同层次的资源类,从而提升了绘制速度和用户体验。
本发明还提供一种FPGA芯片结构绘制装置,如图3所示,该FPGA芯片结构绘制装置,包括:
归类模块31,用于对FPGA中的资源对象进行归类,各个资源类包括至少一个资源对象;
处理模块32,用于将各资源对象插入到预设的结构模型中;
确定模块33,用于根据当前绘制需求确定待绘制的资源类;
绘制模块34,用于对所述结构模型中所述待绘制的资源类所包括的各个资源对象进行绘制。
在一些实施例中,所述确定模块33可以进一步包括:
第一确定子模块,用于根据当前绘制需求确定伸缩系数;
第二确定子模块,用于根据所述第一确定子模块确定的伸缩系数确定所述待绘制的资源类。
在一些实施例中,所述处理模块32可以进一步包括:
建立子模块,用于建立树型结构模型,所述树型结构模型包括根节点和子节点;
判断子模块,用于判断各资源对象是否在所述树型结构模型的边界框内;
第一处理子模块,用于所述判断子模块的判断结果为当前资源对象在所述树型结构模型的边界框内时,按照预设方式将所述当前资源对象插入到所述树型结构模型的根节点或子节点中;
第二处理子模块,用于所述判断子模块的判断结果为当前资源对象不在所述树型结构模型的边界框内时,将当前资源对象插入到所述树型结构模型的边界框外的对象链表中。
本发明设计的FPGA芯片结构绘制方案,由于芯片包含的资源的复杂性和多样性,在绘制时可以依据不同的伸缩系数画不同层次的资源,从而实现层次化绘制,从而提升了绘制速度和用户体验。进一步地,将树型结构模型应用于FPGA芯片结构绘图,进一步提升绘制速度和用户体验。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。
Claims (10)
1.一种FPGA芯片结构绘制方法,其特征在于,包括:
对FPGA中的资源对象进行归类,各个资源类包括至少一个资源对象;
将各资源对象插入到预设的结构模型中;
根据当前绘制需求确定待绘制的资源类;
对所述结构模型中所述待绘制的资源类所包括的各个资源对象进行绘制。
2.如权利要求1所述的FPGA芯片结构绘制方法,其特征在于,根据当前绘制需求确定待绘制的资源类包括:
根据当前绘制需求确定伸缩系数;
根据伸缩系数确定所述待绘制的资源类。
3.如权利要求1或2所述的FPGA芯片结构绘制方法,其特征在于,将各资源对象插入到预设的结构模型中包括:
建立树型结构模型,所述树型结构模型包括根节点和子节点;
判断各资源对象是否在所述树型结构模型的边界框内;
如果是,则按照预设方式将当前资源对象插入到所述树型结构模型的根节点或子节点中;
如果否,则将当前资源对象插入到所述树型结构模型的边界框外的对象链表中。
4.如权利要求3所述的FPGA芯片结构绘制方法,其特征在于,按照预设方式将当前资源对象插入到所述树型结构模型的根节点和/或子节点中包括:
判断当前节点的长度或宽度是否为0;
如果是,则将所述当前资源对象插入到当前节点;
如果否,则根据所述当前资源对象的边界框判断其是否属于所述当前节点的某个子节点;若属于某个子节点,则将所述当前资源对象插入到该子节点中;若不属于所述当前节点的任一子节点,则将所述当前资源对象插入到所述当前节点中。
5.如权利要求4所述的FPGA芯片结构绘制方法,其特征在于,将所述当前资源对象插入到当前节点之前,还包括:
判断所述当前节点的资源对象是否超过第一预设值;
若超过所述第一预设值,则重建以所述当前节点为根的子树;
若未超过所述第一预设值,则进入将所述当前资源对象插入到所述当前节点中的步骤。
6.如权利要求3所述的FPGA芯片结构绘制方法,其特征在于,将当前资源对象插入到所述树型结构模型的边界框外的对象链表之前,还包括:
判断所述对象链表中的资源对象是否超过第二预设值;
若超过所述第二预设值,则重建以所述当前节点为根的子树;
若未超过所述第二预设值,则进入将当前资源对象插入到所述树型结构模型的边界框外的对象链表中的步骤。
7.如权利要求3所述的FPGA芯片结构绘制方法,其特征在于,所述树型结构模型包括:四叉树型结构模型。
8.一种FPGA芯片结构绘制装置,其特征在于,包括:
归类模块,用于对FPGA中的资源对象进行归类,各个资源类包括至少一个资源对象;
处理模块,用于将各资源对象插入到预设的结构模型中;
确定模块,用于根据当前绘制需求确定待绘制的资源类;
绘制模块,用于对所述结构模型中所述待绘制的资源类所包括的各个资源对象进行绘制。
9.如权利要求8所述的FPGA芯片结构绘制装置,其特征在于,所述确定模块包括:
第一确定子模块,用于根据当前绘制需求确定伸缩系数;
第二确定子模块,用于根据所述第一确定子模块确定的伸缩系数确定所述待绘制的资源类。
10.如权利要求8或9所述的FPGA芯片结构绘制装置,其特征在于,所述处理模块包括:
建立子模块,用于建立树型结构模型,所述树型结构模型包括根节点和子节点;
判断子模块,用于判断各资源对象是否在所述树型结构模型的边界框内;
第一处理子模块,用于所述判断子模块的判断结果为当前资源对象在所述树型结构模型的边界框内时,按照预设方式将所述当前资源对象插入到所述树型结构模型的根节点或子节点中;
第二处理子模块,用于所述判断子模块的判断结果为当前资源对象不在所述树型结构模型的边界框内时,将当前资源对象插入到所述树型结构模型的边界框外的对象链表中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610097497.2A CN105760606A (zh) | 2016-02-22 | 2016-02-22 | 一种fpga芯片结构绘制方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610097497.2A CN105760606A (zh) | 2016-02-22 | 2016-02-22 | 一种fpga芯片结构绘制方法及装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105760606A true CN105760606A (zh) | 2016-07-13 |
Family
ID=56330127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610097497.2A Pending CN105760606A (zh) | 2016-02-22 | 2016-02-22 | 一种fpga芯片结构绘制方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105760606A (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050132320A1 (en) * | 2003-12-10 | 2005-06-16 | Allen Robert J. | Framework for hierarchical VLSI design |
CN103714192A (zh) * | 2013-07-18 | 2014-04-09 | 铁道第三勘察设计院集团有限公司 | 基于自适应r-树的大数据量铁路三维设计模型渲染方法 |
-
2016
- 2016-02-22 CN CN201610097497.2A patent/CN105760606A/zh active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050132320A1 (en) * | 2003-12-10 | 2005-06-16 | Allen Robert J. | Framework for hierarchical VLSI design |
CN103714192A (zh) * | 2013-07-18 | 2014-04-09 | 铁道第三勘察设计院集团有限公司 | 基于自适应r-树的大数据量铁路三维设计模型渲染方法 |
Non-Patent Citations (1)
Title |
---|
胡昱等: "采用分层设计机制的布图系统集成", 《计算机辅助设计与图形学学报》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102165943B1 (ko) | 기계 학습 디자인 구현 플랫폼 | |
US8607182B2 (en) | Method of fast analog layout migration | |
US9058456B2 (en) | Method and system to fix early mode slacks in a circuit design | |
WO2022257330A1 (zh) | 增量分割处理方法、装置、计算机设备和存储介质 | |
CN104346502B (zh) | 一种基于odb++文件转化为可编辑pcb版图的方法 | |
US20140040843A1 (en) | Low-voltage swing circuit modifications | |
US20110023000A1 (en) | Generating integrated circuit floorplan layouts | |
CN104090769A (zh) | 一种业务数据的图形展示方法和装置 | |
US8924913B1 (en) | Schematic display of connectivity in an integrated circuit design | |
Chen et al. | Routability-constrained multi-bit flip-flop construction for clock power reduction | |
US6842888B2 (en) | Method and apparatus for hierarchically restructuring portions of a hierarchical database based on selected attributes | |
Patsis et al. | Building CX peanut-shaped disk galaxy profiles-The relative importance of the 3D families of periodic orbits bifurcating at the vertical 2: 1 resonance | |
US8601412B1 (en) | Netlisting analog/mixed-signal schematics to VAMS | |
CN103699653A (zh) | 数据聚类方法和装置 | |
US20180150585A1 (en) | Method for layout generation with constrained hypergraph partitioning | |
CN110609927B (zh) | 一种可视化家谱布局方法、终端设备及存储介质 | |
US8782587B2 (en) | Systems and methods for generating a higher level description of a circuit design based on connectivity strengths | |
CN105760606A (zh) | 一种fpga芯片结构绘制方法及装置 | |
US20150012901A1 (en) | Fixed-outline floorplanning approach for mixed-size modules | |
CN107315863B (zh) | 布局优化方法及装置、终端及存储介质 | |
US8656335B2 (en) | System and methods for inferring higher level descriptions from RTL topology based on connectivity propagation | |
CN103488743A (zh) | 网页元素抽取方法和网页元素抽取系统 | |
CN112380296A (zh) | 一种er图生成方法、系统、电子设备及存储介质 | |
Enns et al. | Automatic FPGA Placement Configuration for Customer Designs | |
US10242150B1 (en) | Circuit design implementation using control-set based merging and module-based replication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
CB02 | Change of applicant information |
Address after: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16 Applicant after: Shenzhen Pango Microsystems Co., Ltd. Address before: 518057 Guangdong city of Shenzhen province Nanshan District high tech Industrial Park Road eight South South technology Howare Technology Building 16 Applicant before: SHENZHEN PANGO MICROSYSTEMS CO., LTD. |
|
COR | Change of bibliographic data | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160713 |
|
RJ01 | Rejection of invention patent application after publication |