CN105740572A - 一种电子设备 - Google Patents

一种电子设备 Download PDF

Info

Publication number
CN105740572A
CN105740572A CN201610109550.6A CN201610109550A CN105740572A CN 105740572 A CN105740572 A CN 105740572A CN 201610109550 A CN201610109550 A CN 201610109550A CN 105740572 A CN105740572 A CN 105740572A
Authority
CN
China
Prior art keywords
assembly
parameter
component
sub
electronic equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610109550.6A
Other languages
English (en)
Other versions
CN105740572B (zh
Inventor
肖启华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201610109550.6A priority Critical patent/CN105740572B/zh
Publication of CN105740572A publication Critical patent/CN105740572A/zh
Application granted granted Critical
Publication of CN105740572B publication Critical patent/CN105740572B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Abstract

本发明实施例公开了一种电子设备。所述电子设备包括类型相同的第一组件和第二组件；所述第一组件和所述第二组件之间的距离小于第一阈值；所述第一组件的第一参数和所述第二组件的第二参数不同，以使得所述第一组件与所述第二组件通电后，所述第一组件的第一反映参数与所述第二组件的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反；其中，所述第一参数与所述第二参数为同一类型参数。

Description

一种电子设备
技术领域
本发明涉及抗干扰技术，具体涉及一种电子设备。
背景技术
现有技术中，由于电子设备轻薄化趋势的影响，电子设备内部的主板面积有限，在进行元器件布局时，通常会出现相邻元器件之间距离较近的情况。由于元器件本身的物理特性可能会对相邻的其他元器件带来干扰。在较小区域并列布局两个以上相同元器件的情况下，这种干扰会更严重。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种电子设备，能够降低较小区域并列布局两个以上相同元器件的情况下的干扰。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种电子设备，所述电子设备包括类型相同的第一组件和第二组件；所述第一组件和所述第二组件之间的距离小于第一阈值；
所述第一组件的第一参数和所述第二组件的第二参数不同，以使得所述第一组件与所述第二组件通电后，所述第一组件的第一反映参数与所述第二组件的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反；
其中，所述第一参数与所述第二参数为同一类型参数。
上述方案中，所述第一组件包括第一子组件和第二子组件，所述第一子组件、所述第二组件和所述第二子组件依次并列排布；所述第一子组件两端承载的第一电位、所述第二组件两端承载的第二电位和所述第二子组件两端承载的第三电位相等。
上述方案中，所述第一子组件的第一参数和所述第二子组件的第一参数相等，所述第二组件的第二参数小于所述第一参数。
上述方案中，所述第一组件和所述第二组件为场效应管(MOSFET)，所述第一参数和所述第二参数为MOSFET漏极与源极导通时漏极与源极之间的电阻。
上述方案中，所述第一组件和所述第二组件为电感，所述第一参数和所述第二参数为电感内阻。
上述方案中，所述第一反应参数为所述第一组件通电后通过所述第一组件的电流；相应的，所述第二反映参数为所述第二组件通电后通过所述第二组件的电流；则所述第一反应参数与所述第二反映参数的差值为零。
上述方案中，所述第一组件和所述第二组件并列排布；所述第一组件和所述第二组件中均包括线圈绕组，且所述第一组件中的线圈绕组的缠绕方向和所述第二组件中的线圈绕组的缠绕方向相同。
上述方案中，所述第一组件和所述第二组件为电感；所述第一参数和所述第二参数分别为所述第一组件和所述第二组件的电流；
所述第一组件的第一参数和所述第二组件的第二参数不同为：所述第一组件的电流方向与所述第二组件的电流方向相反。
本发明实施例提供的电子设备，所述电子设备包括类型相同的第一组件和第二组件；所述第一组件和所述第二组件之间的距离小于第一阈值；所述第一组件的第一参数和所述第二组件的第二参数不同，以使得所述第一组件与所述第二组件通电后，所述第一组件的第一反映参数与所述第二组件的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反；其中，所述第一参数与所述第二参数为同一类型参数。如此，采用本发明实施例的技术方案，大大降低了较小区域并列布局两个以上相同元器件的情况下的干扰，为电子设备轻薄化的实现提供了解决方案。
附图说明
图1为本发明实施例一的电子设备的组成结构示意图；
图2为本发明实施例二的电子设备的组成结构示意图；
图3a和图3b分别为本发明实施例二中的电子设备的硬件结构示意图；
图4a至图4c分别为本发明实施例三中的电子设备的硬件结构示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细的说明。
实施例一
本发明实施例提供了一种电子设备。图1为本发明实施例一的电子设备的组成结构示意图；如图1所示，所述电子设备包括类型相同的第一组件11和第二组件12；所述第一组件11和所述第二组件12之间的距离小于第一阈值；
所述第一组件11的第一参数和所述第二组件12的第二参数不同，以使得所述第一组件11与所述第二组件12通电后，所述第一组件11的第一反映参数与所述第二组件12的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反；
其中，所述第一参数与所述第二参数为同一类型参数。
本实施例中，所述电子设备包括类型相同的第一组件11和第二组件12；所述第一组件11和所述第二组件12之间的距离l小于第一阈值L，可以理解为，所述第一组件11和所述第二组件12布局在同一块电路板上，当然，只要满足所述第一组件11和所述第二组件12之间的距离l小于第一阈值L，所述第一组件11和所述第二组件12也可布局在不同的电路板上，本实施例中不做具体限定。其中，所述第一组件11和所述第二组件12之间的距离l小于第一阈值L；所述第一阈值可根据不同类型的组件、或者可根据组件的参数大小预先设定。
本实施例中，所述第一组件11和所述第二组件12为相同类型的组件；例如，所述第一组件11和所述第二组件12均为电感；或者所述第一组件11和所述第二组件12均为金属-氧化物半导体场效应晶体管(MOSFET，Metal-Oxide-SemiconductorField-EffectTransistor)。具体的，所述第一组件11和所述第二组件12可以为通电后具有特定物理特性的组件，所述特定物理特性例如某些参数的变化，所述参数例如温度、内阻、磁场强度等等，当然不限于上述参数。
本实施例中，通过对所述第一组件11和第二组件12的布局使得所述第一组件11的第一参数和所述第二组件12的第二参数不同，从而在所述第一组件11和所述第二组件12在通电后，所述第一组件11的第一反映参数与所述第二组件12的第二反映参数的差值在预设阈值范围内；其中，所述第一反映参数和所述第二反映参数的类型相同。所述第一反映参数和所述第二反映参数分别为所述第一组件11和所述第二组件12通电后呈现的参数，也即所述第一反映参数和所述第二反映参数的维持与所述第一组件11和所述第二组件12是否通电相关。具体的，所述第一组件11的第一反映参数例如所述第一组件11的温度；相应的，所述第二组件12的第二反映参数例如所述第二组件12的温度。作为一种实施方式，所述第一反映参数的方向与所述第二反映参数的方向相反，从而达到所述第一反映参数和所述第二反映参数能够相互抵消的效果。
采用本发明实施例的技术方案，使得所述第一组件11与所述第二组件12通电后，所述第一组件11的第一反映参数与所述第二组件12的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反，大大降低了较小区域并列布局两个以上相同元器件的情况下的干扰，为电子设备轻薄化的实现提供了解决方案。
实施例二
本发明实施例还提供了一种电子设备。图2为本发明实施例二的电子设备的组成结构示意图；如图2所示，所述电子设备包括类型相同的第一组件和第二组件12；所述第一组件和所述第二组件12之间的距离小于第一阈值；所述第一组件包括第一子组件111和第二子组件112，所述第一子组件111、所述第二组件12和所述第二子组件112依次并列排布；所述第一子组件111两端承载的第一电位、所述第二组件12两端承载的第二电位和所述第二子组件112两端承载的第三电位相等；
所述第一子组件111的第一参数和所述第二子组件112的第一参数相等，所述第二组件12的第二参数小于所述第一参数，以使得所述第一子组件111、所述第二子组件112与所述第二组件12通电后，所述第一子组件111和所述第二子组件112的第一反映参数与所述第二组件12的第二反映参数的差值均在预设阈值范围内；
其中，所述第一参数与所述第二参数为同一类型参数。
本实施例中，所述电子设备包括类型相同的第一组件和第二组件12；所述第一组件和所述第二组件12之间的距离l小于第一阈值L，可以理解为，所述第一组件和所述第二组件12布局在同一块电路板上，当然，只要满足所述第一组件和所述第二组件12之间的距离l小于第一阈值L，所述第一组件和所述第二组件12也可布局在不同的电路板上，本实施例中不做具体限定。其中，所述第一组件和所述第二组件12之间的距离l小于第一阈值L；所述第一阈值可根据不同类型的组件、或者可根据组件的参数大小预先设定。
本实施例中，所述第一组件(包括第一子组件111和第二子组件112)和所述第二组件12为相同类型的组件；例如，所述第一组件(包括第一子组件111和第二子组件112)和所述第二组件12均为电感；或者所述第一组件(包括第一子组件111和第二子组件112)和所述第二组件12均为MOSFET。具体的，所述第一组件(包括第一子组件111和第二子组件112)和所述第二组件12可以为通电后具有特定物理特性的组件，所述特定物理特性例如某些参数的变化，所述参数例如温度、内阻、磁场强度等等，当然不限于上述参数。
本实施例中，作为一种实施方式，图3a和图3b分别为本发明实施例二中的电子设备的硬件结构示意图；如图3a所示，所述第一组件和所述第二组件12为MOSFET，则所述第一参数和所述第二参数为MOSFET漏极与源极导通时漏极与源极之间的电阻。
在本实施方式中，如图3a所示，所述第一子组件111、所述第二子组件112和所述第二组件12并联，即所述第一子组件111、所述第二子组件112和所述第二组件12的两端承载的电位相等。所述第二组件12(MOSFET)的漏极与源极导通时漏极与源极之间的电阻小于所述第一子组件111(MOSFET)和所述第二子组件112(MOSFET)的漏极与源极导通时漏极与源极之间的电阻，以避免处于中间位置的所述第二组件12(MOSFET)的第二反映参数(例如温度)过高，造成阻抗升高，同时又会带来温度的升高，形成恶性循环。
本实施方式可应用于以下场景，在图形处理器(GPU，GraphicProcessingUnit)的设计时，由于主板空间大小的限制不能布局三相电源，为了达到GPU的电流要求，会在每一相电源的低端布局三个MOSFET。如果布局的三个MOSFET规格参数相同，且距离较近，在这种情况下，处于中间的MOSFET的温度会高于两边的MOSFET，造成阻抗升高，同时又会带来温度的升高，形成恶性循环；长此以往，中间的MOSFET相对于两边的MOSFET更容易损坏。采用本发明实施方式的技术方案，使处于中间的MOSFET的漏极与源极之间的电阻小于处于两边的MOSFET的漏极与源极之间的电阻，则避免了处于中间的MOSFET的温度高于两边的MOSFET，造成阻抗升高、同时又会带来温度的升高、形成恶性循环。
作为另一种实施方式，具体可如图3b所示，所述第一组件和所述第二组件12为电感，所述第一参数和所述第二参数为电感内阻。
本实施方式中，与上述实施方式同理，所述第一子组件111、所述第二子组件112和所述第二组件12并联，即所述第一子组件111、所述第二子组件112和所述第二组件12的两端承载的电位相等。所述第二组件12(电感)的漏极与源极导通时漏极与源极之间的电阻小于所述第一子组件111(电感)和所述第二子组件112(电感)的漏极与源极导通时漏极与源极之间的电阻，以避免处于中间位置的所述第二组件12(电感)的第二反映参数(例如温度)过高，造成阻抗升高，同时又会带来温度的升高，形成恶性循环。
采用本发明实施例的技术方案，使得所述第一组件与所述第二组件12通电后，所述第一组件的第一反映参数与所述第二组件12的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反，大大降低了较小区域并列布局两个以上相同元器件的情况下的干扰，为电子设备轻薄化的实现提供了解决方案。
实施例三
本发明实施例还提供了一种电子设备。具体可参照图1所示，所述电子设备包括类型相同的第一组件11和第二组件12；所述第一组件11和所述第二组件12之间的距离小于第一阈值；所述第一组件11和所述第二组件12并列排布；所述第一组件11和所述第二组件12中均包括线圈绕组，且所述第一组件11中的线圈绕组的缠绕方向和所述第二组件12中的线圈绕组的缠绕方向相同；
所述第一组件11的第一参数和所述第二组件12的第二参数不同，以使得所述第一组件11与所述第二组件12通电后，所述第一组件11的第一反映参数的方向与所述第二组件12的第二反映参数的方向相反；
其中，所述第一参数与所述第二参数为同一类型参数。
本实施例中，所述电子设备包括类型相同的第一组件11和第二组件12；所述第一组件11和所述第二组件12之间的距离l小于第一阈值L，可以理解为，所述第一组件11和所述第二组件12布局在同一块电路板上，当然，只要满足所述第一组件11和所述第二组件12之间的距离l小于第一阈值L，所述第一组件11和所述第二组件12也可布局在不同的电路板上，本实施例中不做具体限定。其中，所述第一组件11和所述第二组件12之间的距离l小于第一阈值L；所述第一阈值可根据不同类型的组件、或者可根据组件的参数大小预先设定。
本实施例中，所述第一组件11和所述第二组件12为相同类型的组件；例如，所述第一组件11和所述第二组件12均为电感；或者所述第一组件11和所述第二组件12均为MOSFET。具体的，所述第一组件11和所述第二组件12可以为通电后具有特定物理特性的组件，所述特定物理特性例如某些参数的变化，所述参数例如温度、内阻、磁场强度等等，当然不限于上述参数。
具体的，所述第一组件和所述第二组件为电感；所述第一参数和所述第二参数分别为所述第一组件和所述第二组件的电流；
所述第一组件的第一参数和所述第二组件的第二参数不同为：所述第一组件的电流方向与所述第二组件的电流方向相反。
本实施例中，具有线圈绕组的第一组件(例如电感)和第二组件(例如电感)在通电之后会产生磁通量，在所述第一组件(例如电感)和所述第二组件(例如电感)的线圈绕组的缠绕方向相同、且电流方向相同时，所述第一组件(例如电感)和所述第二组件(例如电感)之间会相互干扰，所述第一组件(例如电感)或所述第二组件(例如电感)获得的磁通量会加倍。基于此，在本实施方式中，布局所述第一组件(例如电感)和所述第二组件(例如电感)的电流方向相反，使得所述第一组件和所述第二组件产生的磁通量的方向相反，从而相互消除产生的磁通量，降低所述第一组件(例如电感)和所述第二组件(例如电感)之间带来的相互干扰。图4a至图4c分别为本发明实施例三中的电子设备的硬件结构示意图；以所述第一组件和所述第二组件均为电感为例，所述第一组件和所述第二组件的电流方向相反布局具体可如图4a至图4c所示。
采用本发明实施例的技术方案，使得所述第一组件与所述第二组件通电后，所述第一组件的第一反映参数与所述第二组件的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反，大大降低了较小区域并列布局两个以上相同元器件的情况下的干扰，为电子设备轻薄化的实现提供了解决方案。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种电子设备，其特征在于，所述电子设备包括类型相同的第一组件和第二组件；所述第一组件和所述第二组件之间的距离小于第一阈值；
所述第一组件的第一参数和所述第二组件的第二参数不同，以使得所述第一组件与所述第二组件通电后，所述第一组件的第一反映参数与所述第二组件的第二反映参数的差值在预设阈值范围内，和/或，所述第一反映参数的方向与所述第二反映参数的方向相反；
其中，所述第一参数与所述第二参数为同一类型参数。
2.根据权利要求1所述的电子设备，其特征在于，所述第一组件包括第一子组件和第二子组件，所述第一子组件、所述第二组件和所述第二子组件依次并列排布；所述第一子组件两端承载的第一电位、所述第二组件两端承载的第二电位和所述第二子组件两端承载的第三电位相等。
3.根据权利要求2所述的电子设备，其特征在于，所述第一子组件的第一参数和所述第二子组件的第一参数相等，所述第二组件的第二参数小于所述第一参数。
4.根据权利要求1至3任意一项所述的电子设备，其特征在于，所述第一组件和所述第二组件为场效应管MOSFET，所述第一参数和所述第二参数为MOSFET漏极与源极导通时漏极与源极之间的电阻。
5.根据权利要求1至3任意一项所述的电子设备，其特征在于，所述第一组件和所述第二组件为电感，所述第一参数和所述第二参数为电感内阻。
6.根据权利要求1所述的电子设备，其特征在于，所述第一反应参数为所述第一组件通电后通过所述第一组件的电流；相应的，所述第二反映参数为所述第二组件通电后通过所述第二组件的电流；则所述第一反应参数与所述第二反映参数的差值为零。
7.根据权利要求1所述的电子设备，其特征在于，所述第一组件和所述第二组件并列排布；所述第一组件和所述第二组件中均包括线圈绕组，且所述第一组件中的线圈绕组的缠绕方向和所述第二组件中的线圈绕组的缠绕方向相同。
8.根据权利要求7所述的电子设备，其特征在于，所述第一组件和所述第二组件为电感；所述第一参数和所述第二参数分别为所述第一组件和所述第二组件的电流；
所述第一组件的第一参数和所述第二组件的第二参数不同为：所述第一组件的电流方向与所述第二组件的电流方向相反。
CN201610109550.6A 2016-02-26 2016-02-26 一种电子设备 Active CN105740572B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610109550.6A CN105740572B (zh) 2016-02-26 2016-02-26 一种电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610109550.6A CN105740572B (zh) 2016-02-26 2016-02-26 一种电子设备

Publications (2)

Publication Number Publication Date
CN105740572A true CN105740572A (zh) 2016-07-06
CN105740572B CN105740572B (zh) 2019-01-15

Family

ID=56248781

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610109550.6A Active CN105740572B (zh) 2016-02-26 2016-02-26 一种电子设备

Country Status (1)

Country Link
CN (1) CN105740572B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105740572B (zh) * 2016-02-26 2019-01-15 联想(北京)有限公司 一种电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294757A (zh) * 1998-03-24 2001-05-09 艾利森电话股份有限公司 一种电感器件
US20030173588A1 (en) * 2002-01-09 2003-09-18 Stmicroelectronics S.A. Method of modeling and producing an integrated circuit including at least one transistor and corresponding integrated circuit
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
CN101675348A (zh) * 2007-06-01 2010-03-17 新思科技有限公司 用于补偿mosfet集成电路中工艺诱生性能变化的方法
CN101685478A (zh) * 2008-09-26 2010-03-31 恩益禧电子股份有限公司 基于距相邻mos晶体管的栅极间距的电路仿真
CN102142057A (zh) * 2011-05-04 2011-08-03 华东师范大学 应用于mosfet电学仿真的bsim4应力模型
CN102201734A (zh) * 2010-03-26 2011-09-28 哈米尔顿森德斯特兰德公司 具有并联fet的远程电源控制器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105740572B (zh) * 2016-02-26 2019-01-15 联想(北京)有限公司 一种电子设备

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1294757A (zh) * 1998-03-24 2001-05-09 艾利森电话股份有限公司 一种电感器件
US20030173588A1 (en) * 2002-01-09 2003-09-18 Stmicroelectronics S.A. Method of modeling and producing an integrated circuit including at least one transistor and corresponding integrated circuit
CN1950913A (zh) * 2004-03-03 2007-04-18 艾利森电话股份有限公司 用于减小的压控振荡器耦合的方法和电感器布局
CN101675348A (zh) * 2007-06-01 2010-03-17 新思科技有限公司 用于补偿mosfet集成电路中工艺诱生性能变化的方法
CN101685478A (zh) * 2008-09-26 2010-03-31 恩益禧电子股份有限公司 基于距相邻mos晶体管的栅极间距的电路仿真
CN102201734A (zh) * 2010-03-26 2011-09-28 哈米尔顿森德斯特兰德公司 具有并联fet的远程电源控制器
CN102142057A (zh) * 2011-05-04 2011-08-03 华东师范大学 应用于mosfet电学仿真的bsim4应力模型

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105740572B (zh) * 2016-02-26 2019-01-15 联想(北京)有限公司 一种电子设备

Also Published As

Publication number Publication date
CN105740572B (zh) 2019-01-15

Similar Documents

Publication Publication Date Title
Fei et al. Shielding technique for planar matrix transformers to suppress common-mode EMI noise and improve efficiency
JP5779213B2 (ja) スイッチングレギュレータにおける磁場キャンセル
JP6207751B2 (ja) 電力変換装置
US9741483B2 (en) Noise filter and electronic device with integrated common mode and normal mode noise filters
US20160093432A1 (en) Interleaved Transformer/Inductor
JP2009267596A (ja) ノイズフィルタ
TWI389148B (zh) 用以減少電磁干擾影響之變壓器及其適用之電源轉換電路
JP6488632B2 (ja) ロボット
EP3171376A1 (en) Inductor and inductor module
CN105740572A (zh) 一种电子设备
US9472333B2 (en) Planar type transformer and switching power supply circuit
CN107768122B (zh) 用于低电磁干扰的耦合感应器
CN103415136B (zh) 一种抗电磁干扰的电路板
CN206149135U (zh) Emc滤波电路和电磁炉
CN206313657U (zh) Emc滤波电路和电磁炉
Roc'h Behavioural models for common mode EMI filters
JPWO2010082553A1 (ja) 出力フィルタを備えた電力変換装置
KR102166882B1 (ko) 노이즈 필터
CN203573792U (zh) 一种变压器及设有该变压器的驱动电源
KR20170038518A (ko) 전원공급장치용 회로 기판, 이를 포함하는 전자 장치 및 인덕터 소자
CN204578360U (zh) 一种集成共模电感的模块电源
US9985550B2 (en) Systems and methods for reducing loop inductance
JP2006294803A (ja) 変圧器
US10536189B2 (en) Method for signal transmission via an electrical power transmission pathway, and signal transmission system using the same
CN105405606A (zh) 一种改善emi的变压器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant