LED控制芯片和LED恒流控制电路
技术领域
本发明涉及一种LED驱动电源,尤其是一种LED恒流控制电路。
背景技术
LED驱动电源的目的是为了给LED灯珠提供恒定的输出电流。低成本,小体积在LED灯越来越普及的今天逐渐成为一种趋势。非隔离型的LED驱动电源因为其转换效率高,原器件少等原因,成为目前LED驱动电源的一种主流方式。
图1为传统的非隔离型LED驱动电路。212为主功率电感,210为主功率开关管,211为峰值电流检测电阻。当212中的电流到达一定值时,211上的电压超过内部基准电压,控制芯片200通过峰值电流控制单元205,开关信号产生单元204和驱动单元201来关断主功率开关管210。214为辅助绕组,215与216为辅助绕组的分压电阻,215与216的公共端接入控制芯片200的比较器202,当主功率电感212中电流变为零时,所述215和216的公共端电压降为零,比较器202输出信号ZXC,通过开关信号产生单元204和驱动单元201打开开关管。
图1所示的非隔离型的LED驱动电源主要是降压型的BUCK方式,采用临界断续的控制方式,在输出电流比较大的场合,临界断续控制方式的优点是控制方式简单,电感内的电流应力不大。但是当临界断续控制方式用在高压小电流的场合时,因其电感量太大,造成了整个驱动电源体积的提升和成本的增加。
针对目前市场上越来越多的高压小电流,尤其是灯丝灯的应用场合,不少的LED芯片厂开始趋向于断续控制方式来设计LED驱动电源。
发明内容
本发明的目的在于克服现有技术中存在的不足,提供一种LED控制芯片和应用该LED控制芯片的LED恒流控制电路,适用于高压小电流小体积的LED驱动场合。本发明采用的技术方案是:
一种LED控制芯片,包括:高压供电模块、基准电压源、驱动逻辑模块、主功率开关管Q101、峰值电流控制模块和恒流控制环路;
所述高压供电模块的输入端和主功率开关管Q101的电流输入端作为LED控制芯片的漏端,用于外接整流后的输入电压;
高压供电模块用于降压转换,提供LED控制芯片内部的供电电压VDD;高压供电模块的输出端接基准电压源;
所述基准电压源的地端接LED控制芯片的芯片地,基准电压源用于产生基准电压Vref、Vref1和Vref2,并分别给峰值电流控制模块提供基准电压Vref,给恒流控制环路提供基准电压Vref1和Vref2;
主功率开关管Q101的电流输出端作为LED控制芯片的源端,并且连接峰值电流控制模块的采样端,峰值电流控制模块的采样端用于外接电流峰值采样电阻;峰值电流控制模块的输出端接驱动逻辑模块的一个输入端;
恒流控制环路具有一个采样端,用于外接电流平均值采样电阻;恒流控制环路的输出端接驱动逻辑模块的另一个输入端;
驱动逻辑模块的输出端接主功率开关管Q101的控制端;
当主功率开关管Q101开通时,流过主功率开关管Q101的电流开始上升;当主功率开关管Q101的电流到达所述峰值电流控制模块设定的基准时,所述峰值电流控制模块输出开关关断信号,通过所述驱动逻辑模块关断所述主功率开关管Q101;当恒流控制环路探测到连接的电流平均值采样电阻在一个开关周期内的电压平均值低于所述恒流控制环路设定的基准值时,所述恒流控制环路输出控制信号,通过所述驱动逻辑模块重新打开所述主功率开关管Q101。
进一步地,恒流控制环路包括运算放大器U301和U307、比较器U306、NMOS管Q302和Q305、PMOS管Q308和Q309、电阻R303和R310、电容C304;
运算放大器U301的同相输入端用于连接电流平均值采样电阻上的采样电压CS,输出端接NMOS管Q302的栅极,NMOS管Q302的源极接运算放大器U301的反相输入端和电阻R303的一端,电阻R303的另一端接芯片地;
运算放大器U307的同相输入端接基准电压Vref1,输出端接NMOS管Q305的栅极;NMOS管Q305的源极接运算放大器U307的反相输入端和电阻R310的一端,电阻R310的另一端接芯片地;
PMOS管Q308和Q309的源极相接并连接供电电压VDD,栅极也相接;PMOS管Q308的栅极接漏极,并连接NMOS管Q302的漏极;
PMOS管Q309的漏极接电容C304的一端、NMOS管Q305的漏极和比较器U306的反相输入端;
电容C304的另一端接芯片地;比较器U306的同相输入端接基准电压Vref2,输出端接驱动逻辑模块。
进一步地,峰值电流控制模块包括一个比较器U401,比较器U401的反相输入端接基准电压Vref,同相输入端接主功率开关管Q101的电流输出端,以及用于外接电流峰值采样电阻;比较器U104的输出端接驱动逻辑模块。
进一步地,主功率开关管Q101采用NMOS管,Q101的漏极为电流输入端,源极为电流输出端,栅极为控制端。
进一步地,高压供电模块还具有一个外接滤波电容端,用于连接LED控制芯片外的滤波电容。
本发明提供的一种LED恒流控制电路,包括上述中任一项所述LED控制芯片,以及整流电路、输入电容Cin、电流峰值采样电阻R1、电流平均值采样电阻R2、主功率电感L112、续流二极管D114、电容C113;
整流电路的正输出端接输入电容Cin的一端以及LED控制芯片的漏端;整流电路的负输出端接输入电容Cin的另一端和电路地;
LED控制芯片的源端内接峰值电流控制模块的采样端并外接电流峰值采样电阻R1的一端和续流二极管D114的阴极;电阻R1的另一端接电流平均值采样电阻R2的一端,以及恒流控制环路106的采样端;电流平均值采样电阻R2的另一端接主功率电感L112的一端和芯片地;主功率电感L112的另一端接电容C113的一端,并用于连接LED灯的正极;电容C113的另一端和续流二极管D114的阳极接线路地,并用于连接LED灯的负极。
进一步地,高压供电模块还具有一个外接滤波电容端,通过滤波电容C111接芯片地。
本发明的优点在于:本发明适用于高压小电流的LED驱动应用场合,元器件较少,电路简洁可靠,控制方式相对简单;是一种优秀的LED恒流控制电路。
附图说明
图1为传统的非隔离型LED驱动电路示意图。
图2为本发明的非隔离型LED驱动电路示意图。
图3为本发明的LED驱动电路中恒流控制环路的实现电路图。
图4为本发明的峰值电流控制模块的实现电路图。
图5为本发明电路关键点的工作波形图。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
本发明提供一种LED恒流控制电路,如图2所示,包括:整流电路、、输入电容Cin、LED控制芯片100、滤波电容C111、电流峰值采样电阻R1、电流平均值采样电阻R2、主功率电感L112、续流二极管D114、电容C113;
其中,LED控制芯片100包括:高压供电模块103、基准电压源105、驱动逻辑模块102、主功率开关管Q101、峰值电流控制模块104和恒流控制环路106;
整流电路采用全桥整流电路,包括二极管D1~D4;整流电路的正输出端接输入电容Cin的一端以及LED控制芯片的漏端(图2中的DRAIN端);整流电路的负输出端接输入电容Cin的另一端和电路地;LED控制芯片的源端(图2中的S端)内接峰值电流控制模块104的采样端并外接电流峰值采样电阻R1的一端和续流二极管D114的阴极;电阻R1的另一端接电流平均值采样电阻R2的一端,以及恒流控制环路106的采样端;电流平均值采样电阻R2的另一端接主功率电感L112的一端和芯片地;主功率电感L112的另一端接电容C113的一端,并用于连接LED灯的正极;电容C113的另一端和续流二极管D114的阳极接线路地,并用于连接LED灯的负极。高压供电模块103还具有一个外接滤波电容端,通过滤波电容C111接芯片地。
本文中的芯片地是指LED控制芯片100的地;电路地是指整个LED恒流控制电路的地。
在LED控制芯片100中,主功率开关管Q101采用NMOS管;Q101的漏极为电流输入端,源极为电流输出端,栅极为控制端。
所述高压供电模块103的输入端和主功率开关管Q101的漏极作为LED控制芯片的漏端,用于外接整流后的输入电压;
高压供电模块103用于降压转换,提供LED控制芯片100内部的供电电压VDD;高压供电模块103的输出端接基准电压源105;高压供电模块103是较为成熟的电路,本文不作具体展开描述,其可以将市电整流后的高压直流电进行DC-DC降压转换。
所述基准电压源105的地端接LED控制芯片的芯片地,基准电压源105用于产生基准电压Vref、Vref1和Vref2,并分别给峰值电流控制模块104提供基准电压Vref,给恒流控制环路106提供基准电压Vref1和Vref2;
主功率开关管Q101的源极作为LED控制芯片的源端,并且内部连接峰值电流控制模块104的采样端,峰值电流控制模块104的采样端用于外接电流峰值采样电阻R1;峰值电流控制模块104的输出端接驱动逻辑模块102的一个输入端;峰值电流控制模块104输出开关关断信号“OFF”;
恒流控制环路106具有一个采样端,用于外接电流平均值采样电阻R2;恒流控制环路106的输出端接驱动逻辑模块102的另一个输入端;恒流控制环路106输出控制信号“ON”;
驱动逻辑模块102的输出端接主功率开关管Q101的栅极;驱动逻辑模块102输出PWM控制信号至主功率开关管Q101;
当所述主功率开关管Q101开通时,流经主功率电感L112和流经主功率开关管Q101的电流开始随时间线性上升,并且所述两个电流相等,当所述主功率开关管Q101的电流到达所述峰值电流控制模块104设定的基准时,所述峰值电流控制模块104输出开关关断信号“OFF”,通过所述驱动逻辑模块102拉低信号“PWM”关断所述主功率开关管Q101。此时主功率电感L112的电流开始随时间线性下降,所述电流平均值采样电阻R2上的采样电压CS也随时间线性下降,所述续流二极管D114导通。当恒流控制环路106探测到电流平均值采样电阻R2在一个开关周期内的电压平均值低于所述恒流控制环路106设定的基准值时,所述恒流控制环路106输出“ON”信号,通过所述驱动逻辑模块102,拉高“PWM”信号,重新打开所述主功率开关管Q101。
图3为本发明中恒流控制环路106的实现电路;恒流控制环路106包括运算放大器U301和U307、比较器U306、NMOS管Q302和Q305、PMOS管Q308和Q309、电阻R303和R310、电容C304;
运算放大器U301的同相输入端用于连接电流平均值采样电阻R2上的采样电压CS,输出端接NMOS管Q302的栅极,NMOS管Q302的源极接运算放大器U301的反相输入端和电阻R303的一端,电阻R303的另一端接芯片地;运放U301,NMOS管Q302和电阻R303组成电压转电流的结构,转出的电流通过PMOS管Q308,Q309组成的电流镜结构给电容C304充电。
运算放大器U307的同相输入端接基准电压Vref1,输出端接NMOS管Q305的栅极;NMOS管Q305的源极接运算放大器U307的反相输入端和电阻R310的一端,电阻R310的另一端接芯片地;流过NMOS管Q305的电流受到基准电压Vref1控制,是不变的;流过NMOS管Q302的电流受到采样电压CS的控制;
PMOS管Q308和Q309的源极相接并连接供电电压VDD,栅极也相接;PMOS管Q308的栅极接漏极,并连接NMOS管Q302的漏极;PMOS管Q309的漏极接电容C304的一端、NMOS管Q305的漏极和比较器U306的反相输入端;电容C304的另一端接芯片地;比较器U306的同相输入端接基准电压Vref2,输出端接驱动逻辑模块102。
当图2所述的主功率开关管Q101开通时,电流平均值采样电阻R2上的CS电压上升,所述电容C304电压上升;当所述主功率开关管Q101关断时,采样电压CS下降,当采样电压CS下降到低于内部所设定的阈值时,所述电容C304电压开始下降,当其电压下降到Vref2时,比较器U306输出高电位的“ON”信号,通过图2所述的驱动逻辑模块102打开所述主功率开关管Q101。
如图4所示,峰值电流控制模块104包括一个比较器U401,比较器U401的反相输入端接基准电压Vref,同相输入端接主功率开关管Q101的源极,以及用于外接电流峰值采样电阻R1;比较器U104的输出端接驱动逻辑模块102。当图2中电流峰值采样电阻R1左侧的采样电压高于基准电压Vref时,比较器U401输出信号“OFF”,通过图2所述的驱动逻辑模块102关断所述的主功率开关管Q101。
图5为本发明电路关键点的工作波形图。CS为所述平均电流采样电阻R2上的采样电压,PWM为所述主功率开关管Q101的控制信号,当PWM为高时,所述主功率开关管Q101处于导通状态,当PWM为低时,所述主功率开关管Q101处于关断状态。ON为PWM变高控制信号,OFF为PWM变低控制信号。RAMP信号为图3中所述电容C304的电压信号。当所述主功率开关管Q101开通时,CS信号线性上升,当CS信号大于内部所设定的平均电流基准时,RAMP信号也开始上升。当所述主功率开关管Q101漏源电流高于芯片内部设定的峰值电流基准时,OFF信号变高,拉低PWM信号,所述主功率开关管Q101关断。