CN105702300B - 一种基于FPGA的NAND Flash容错系统 - Google Patents

一种基于FPGA的NAND Flash容错系统 Download PDF

Info

Publication number
CN105702300B
CN105702300B CN201610015050.6A CN201610015050A CN105702300B CN 105702300 B CN105702300 B CN 105702300B CN 201610015050 A CN201610015050 A CN 201610015050A CN 105702300 B CN105702300 B CN 105702300B
Authority
CN
China
Prior art keywords
fpga
flash
data
bad block
host computer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610015050.6A
Other languages
English (en)
Other versions
CN105702300A (zh
Inventor
张晓峰
史治国
陈积明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN201610015050.6A priority Critical patent/CN105702300B/zh
Publication of CN105702300A publication Critical patent/CN105702300A/zh
Application granted granted Critical
Publication of CN105702300B publication Critical patent/CN105702300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/54—Arrangements for designing test circuits, e.g. design for test [DFT] tools
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Abstract

本发明公开了一种基于FPGA的NAND Flash容错系统，包括Flash坏块管理子系统、USB通信子系统和上位机。Flash坏块管理子系统由FPGA和Flash阵列组成，通过查询Flash在spare area的标志位检测出厂坏块，查询读、写和擦除操作的返回状态检测损耗坏块，并记录所有坏块的地址。将Flash分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，并建立地址映射表，存储到信息存储区。FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，可接收上位机发送的控制指令以及上传数据。通过上位机可以查询当前NAND Flash阵列的使用情况，包括好块区的空间大小、数据存储状态等，还可进行自动检测，更新地址映射表，并且可以读取Flash阵列中的存储数据以及将数据存储到Flash阵列中。

Description

一种基于FPGA的NAND Flash容错系统
技术领域
本发明涉及Flash容错技术，尤其涉及一种基于FPGA的NAND Flash容错系统。
背景技术
随着信息技术地不断发展，数字产品已经成为生活至关重要的一部分。在人们不断追求高品质生活的过程中，智能手机、数码相机、播放器等数字产品的容量和处理性能亟需提升。与此同时，存储产业面临着由巨大需求带来的发展机遇。现今民用消费电子市场中，闪存(Flash)在非易失性存储介质中扮演着主要角色。由逻辑架构上的差异可分为NORFlash和NAND Flash两种。NOR Flash在早期市场中占据主要地位，技术革新后，NAND Flash强调降低每比特的成本，可像磁盘一样通过接口轻松升级，具有速度高，可靠性高，功耗低，体积小、发热少、抗震强等优点，逐渐取代NOR Flash，日益成为存储器的主流。
由于NAND Flash的工艺不能保证NAND的Memory Array在其生命周期中保持性能的可靠，因此在出场和使用过程中会产生不能擦除错误的无效块，即坏块。出场时存在的坏块不能用于存储数据，已被厂家标识好，而后天由于使用次数增多引起的坏块的某些位不能发生翻转，使系统变得不稳定，导致Flash中数据无法被正常地读取和写入，甚至引起Flash报废等问题。因此，坏块管理一直是NAND Flash管理中的技术关键和难点。通过对坏块的检测和管理，不仅可以在第一时间发现坏块，而且可以根据需要跳过或替换坏块，并把替换的坏块存储在保留区中，可保障数据安全，避免数据丢失等不必要的麻烦。
发明内容
本发明的目的在于针对现有技术的不足，提供一种基于FPGA的NAND Flash容错系统。
本发明的目的是通过以下技术方案实现的：一种基于FPGA的NAND Flash容错系统，包括Flash坏块管理子系统、USB通信子系统和上位机。Flash坏块管理子系统由FPGA和Flash阵列组成，通过查询Flash在spare area的标志位检测出厂坏块，查询读、写和擦除操作的返回状态检测损耗坏块，并记录所有坏块的地址。将Flash分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，并建立地址映射表，存储到信息存储区。FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，可接收上位机发送的控制指令以及上传数据。 通过上位机可以查询当前NAND Flash阵列的使用情况，包括好块区的空间大小、数据存储状态等，还可进行自动检测，更新地址映射表，并且可以读取Flash阵列中的存储数据以及将数据存储到Flash阵列中。
进一步地，所述Flash坏块管理子系统还包括FPGA配置电路和电源模块。电源模块用于将供电电压稳定到各个模块所需要的额定电压。FPGA配置电路和FPGA相连。FPGA选用的是Xilinx Virtex V芯片族中的XC5VLX330，FPGA配置电路选用的配置芯片为PlatformFlash XL系列下的XCF128XFT64C，选用40MHz晶振为其提供配置时钟，采用16位并行总线配置，配置方式选用从并配置，1s之内就可以完成系统配置。Flash阵列由16块Flash芯片组成，Flash芯片采用美光公司的NAND Flash系列下的MT29F8G16。FPGA和MT29F8G16通过8根控制信号线相连，分别为CLE,ALE,CE,WE,RE,WP,R/B和一个16位的IO口。CLE是命令锁存信号，ALE是地址锁存信号，CE是片选信号，WE是写使能信号，RE是读使能信号，WP是写保护信号，R/B是状态信号(空或忙)。16位的IO口为地址、数据和命令时分复用总线。
所述Flash坏块管理子系统对Flash坏块的容错分为坏块检测、逻辑区域的划分和地址映射表的更新。开始坏块检测时，通过FPGA遍历Flash的所有块，查询每个块第一页第一个512字节对应spare area的第6个byte，若为非0xff，则为出厂坏块。再对其他好块分别进行擦除、写入和读取操作，若擦除后写入和读取的数据一致，则标记为好块，否则标记为坏块。然后，将每块Flash划分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，信息存储区从好块区选取。检测完毕后，更新地址映射表，将所有好块的物理地址映射到好块区，所有坏块的物理地址映射到坏块区，并将地址映射表存储到信息存储区。
进一步地，所述USB通信子系统包括USB控制芯片。USB控制芯片选用CYPRESS的CYUSB3014，该芯片是基于ARM的USB3.0外设控制芯片，选择同步Slave FIFO从机方式实现FPGA对CYUSB3014的控制，采用19.2MHz无源晶振为其提供时钟输入。采用32MHz晶振作为看门狗定时器，用于中断USB控制芯片内部的ARM内核，自动唤醒休眠模式下的USB控制芯片和复位ARM内核。FPGA和CYUSB3014通过11根控制信号线相连。分别为IFCLK,FLAGA,FLAGB,FLAGC,FLAGD/SLCS#,SLOE,SLRD,SLWR,PKTEND,FD[15:0],FIFOADR[1:0]。IFCLK为通信接口的时序时钟，由USB控制芯片提供；FLAGA～FLAGD为USB控制芯片内部的FIFO状态管脚，用于指示FIFO的当前状态；SLCS#为Slave FIFO的片选信号，低电平有效；FD[15:0]为16位双向驱动数据总线，用于FPGA和USB接口的数据交换；FIFOADR[1:0]用于选择与 FD数据总线通信的端点地址；SLOE为使能信号，高电平时使能数据总线FD的输出；SLRD和SLWR为读写选通信号，控制数据的流向。PKTEND用于选择数据包的长度，置低可传零长度或短长度数据包。
FPGA通过USB通信子系统和上位机进行通信，一方面，可接收上位机发送的控制指令并执行，所述控制指令包括下载数据、读取数据、自动检测等。另一方面，Flash坏块管理子系统工作完成之后，FPGA可以通过USB通信子系统向上位机传输数据、使用信息等。
进一步地，所述上位机通过USB3.0和USB通信子系统进行连接，其功能如下：
(1)自动检测：点击自动检测按键，上位机通过USB通信子系统向FPGA发送自动检测控制信号，FPGA控制Flash坏块管理子系统对Flash阵列进行坏块检测、逻辑区域划分及建立地址映射表。
(2)Flash阵列监测：执行完自动检测后，FPGA通过USB通信子系统把检测结果发送给上位机，并在上位机上显示Flash阵列的使用信息，包括好块区的空间大小、数据存储状态等。
(3)数据下载：将需要存储的数据以文本的形式保存，点击数据下载按键，可以把文本数据下载到Flash阵列中。
(4)数据读取：点击数据读取按键，可以从Flash阵列中读取存储的数据，并将数据保存到指定的文件夹中。
本发明具有的有益效果是：基于FPGA的NAND Flash容错系统的搭建，可以有效地解决坏块检测和管理问题，从而提高Flash存储性能，延长其使用寿命，保障用户的数据安全。系统包括Flash坏块管理子系统、USB通信子系统和上位机。USB通信子系统和控制中心之间建立连接，上行方向中可接收控制中心发送的控制指令并执行，下行方向中坏块管理子系统工作完成后可传输使用信息。Flash使用过程中的实时信息能得到及时更新，提高了动态管理的准确性和有效性。根据需要可通过上位机发送指令，实现Flash阵列自动坏块检测，并在上位机上显示Flash阵列使用信息的功能。此外，还可进行数据自由下载和读取操作，将指定文件夹中的文本数据下载到Flash阵列中或逆向读取并保存。系统具有成本较低、测量准确、部署与维护方便等优点，针对现有技术的不足提出了切实可行的处理方法。总之，通过NAND Flash容错系统，能对使用过程中遇到的坏块进行动态管理，动态更新坏块信息表，直接提高块空间利用效率，使Flash整体性能和处理速度得到重要的保障，对新一代大容量NAND Flash的应用发展具有参考意义。
附图说明
图1是本发明的整体结构框图；
图2是Flash坏块管理子系统结构图；
图3是Flash坏块管理方案流程图；
图4是USB通信子系统的USB控制芯片和FPGA的连接图；
图5是上位机结构图。
具体实施方式
下面结合附图和实施例对本发明作进一步说明。
如图1所示，本发明提出的基于FPGA的NAND Flash容错系统，包括Flash坏块管理子系统、USB通信子系统和上位机。Flash坏块管理子系统由FPGA和Flash阵列组成，通过查询Flash在spare area的标志位检测出厂坏块，查询读、写和擦除操作的返回状态检测损耗坏块，并记录所有坏块的地址。将Flash分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，并建立地址映射表，存储到信息存储区。FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，可接收上位机发送的控制指令以及上传数据。通过上位机可以查询当前NAND Flash阵列的使用情况，包括好块区的空间大小、数据存储状态等，还可进行自动检测，更新地址映射表，并且可以读取Flash阵列中的存储数据以及将数据存储到Flash阵列中。
如图2所示，Flash坏块管理子系统核心部分包括FPGA、Flash阵列、FPGA配置电路。FPGA配置电路和FPGA相连。FPGA选用的是Xilinx Virtex V芯片族中的XC5VLX330，FPGA配置电路选用的配置芯片为Platform Flash XL系列下的XCF128XFT64C，选用40MHz晶振为其提供配置时钟，采用16位并行总线配置，配置方式选用从并配置，1s之内就可以完成系统配置。Flash阵列由16块Flash芯片组成，Flash芯片采用美光公司的NAND Flash系列下的MT29F8G16。FPGA和MT29F8G16通过8根控制信号线相连，分别为CLE,ALE,CE,WE,RE,WP,R/B和一个16位的IO口。CLE是命令锁存信号，ALE是地址锁存信号，CE是片选信号，WE是写使能信号，RE是读使能信号，WP是写保护信号，R/B是状态信号(空或忙)。16位的IO口为地址、数据和命令时分复用总线。
如图3所示，Flash坏块管理子系统对Flash坏块的容错分为坏块检测、逻辑区域的划分和地址映射表的更新。开始坏块检测时，通过FPGA遍历Flash的所有块，查询每个块第一页第一个512字节对应spare area的第6个byte，若为非0xff，则为出厂坏块。再对其他好块分别进行擦除、写入和读取操作，若擦除 后写入和读取的数据一致，则标记为好块，否则标记为坏块。然后，将每块Flash划分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，信息存储区从好块区选取。检测完毕后，更新地址映射表，将所有好块的物理地址映射到好块区，所有坏块的物理地址映射到坏块区，并将地址映射表存储到信息存储区。
如图4所示，USB通信子系统包括USB控制芯片。USB控制芯片选用CYPRESS的CYUSB3014，该芯片是基于ARM的USB3.0外设控制芯片，选择同步Slave FIFO从机方式实现FPGA对CYUSB3014的控制，采用19.2MHz无源晶振为其提供时钟输入。采用32MHz晶振作为看门狗定时器，用于中断USB控制芯片内部的ARM内核，自动唤醒休眠模式下的USB控制芯片和复位ARM内核。FPGA和CYUSB3014通过11根控制信号线相连。分别为IFCLK,FLAGA,FLAGB,FLAGC,FLAGD/SLCS#,SLOE,SLRD,SLWR,PKTEND,FD[15:0],FIFOADR[1:0]。IFCLK为通信接口的时序时钟，由USB控制芯片提供；FLAGA～FLAGD为USB控制芯片内部的FIFO状态管脚，用于指示FIFO的当前状态；SLCS#为Slave FIFO的片选信号，低电平有效；FD[15:0]为16位双向驱动数据总线，用于FPGA和USB接口的数据交换；FIFOADR[1:0]用于选择与FD数据总线通信的端点地址；SLOE为使能信号，高电平时使能数据总线FD的输出；SLRD和SLWR为读写选通信号，控制数据的流向。PKTEND用于选择数据包的长度，置低可传零长度或短长度数据包。
FPGA通过USB通信子系统和上位机进行通信，一方面，可接收上位机发送的控制指令并执行，所述控制指令包括下载数据、读取数据、自动检测等。另一方面，Flash坏块管理子系统工作完成之后，FPGA可以通过USB通信子系统向上位机传输数据、使用信息等。
如图5所示，上位机通过USB3.0和USB通信子系统进行连接，其功能如下：
(1)自动检测：点击自动检测按键，上位机通过USB通信子系统向FPGA发送自动检测控制信号，FPGA控制Flash坏块管理子系统对Flash阵列进行坏块检测、逻辑区域划分及建立地址映射表。
(2)Flash阵列监测：执行完自动检测后，FPGA通过USB通信子系统把检测结果发送给上位机，并在上位机上显示Flash阵列的使用信息，包括好块区的空间大小、数据存储状态等。
(3)数据下载：将需要存储的数据以文本的形式保存，点击数据下载按键，可以把文本数据下载到Flash阵列中。
(4)数据读取：点击数据读取按键，可以从Flash阵列中读取存储的数据，并将数据保存到指定的文件夹中。

Claims (3)

1.一种基于FPGA的NAND Flash容错系统，其特征在于，包括Flash坏块管理子系统、USB通信子系统和上位机；Flash坏块管理子系统由FPGA和NAND Flash阵列组成，通过查询Flash在spare area的标志位检测出厂坏块，查询读、写和擦除操作的返回状态检测损耗坏块，并记录所有坏块的地址；将Flash分为3个逻辑区域，分别为映射好块区、坏块区和信息存储区，并建立地址映射表，将地址映射表存储到信息存储区；FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，接收上位机发送的控制指令以及上传数据；通过上位机能够查询当前NAND Flash阵列的使用情况，包括好块区的空间大小、数据存储状态，对当前NAND Flash阵列的使用情况进行自动检测，更新地址映射表，并且能够读取NAND Flash阵列中的存储数据以及将数据存储到NAND Flash阵列中；
所述Flash坏块管理子系统还包括FPGA配置电路和电源模块；电源模块用于将供电电压稳定到FPGA、NAND Flash阵列、FPGA配置电路、USB通信子系统需要的额定电压；FPGA配置电路和FPGA相连；FPGA选用的是Xilinx Virtex V芯片族中的XC5VLX330，FPGA配置电路选用的配置芯片为Platform Flash XL系列下的XCF128XFT64C，选用40MHz晶振为FPGA配置电路提供配置时钟，FPGA采用16位并行总线配置，配置方式选用从并配置，1s之内完成系统配置；NAND Flash阵列由16块Flash芯片组成，Flash芯片采用美光公司的NAND Flash系列下的MT29F8G16；FPGA和MT29F8G16通过8根控制信号线相连，分别为CLE, ALE, CE, WE, RE,WP, R/B和一个16位的IO口；CLE是命令锁存信号，ALE是地址锁存信号，CE是片选信号，WE是写使能信号，RE是读使能信号，WP是写保护信号，R/B是状态信号(空或忙)；16位的IO口为地址、数据和命令时分复用总线；
所述Flash坏块管理子系统对Flash坏块的容错分为坏块检测、逻辑区域的划分和地址映射表的更新；开始坏块检测时，通过FPGA遍历Flash的所有块，查询每个块第一页第一个512字节对应spare area的第6个byte，若为非0xff，则为出厂坏块；再对好块分别进行擦除、写入和读取操作，若擦除后写入和读取的数据一致，则标记为好块，否则标记为坏块；然后，将每块Flash划分为映射好块区、坏块区和信息存储区这3个逻辑区域，信息存储区从好块区选取；检测完毕后，更新地址映射表，将所有好块的物理地址映射到好块区，所有坏块的物理地址映射到坏块区，并将地址映射表存储到信息存储区。
2.根据权利要求1所述的一种基于FPGA的NAND Flash容错系统，其特征在于，所述USB通信子系统包括USB控制芯片；USB控制芯片选用CYPRESS的CYUSB3014，该CYUSB3014芯片是基于ARM的USB3.0外设控制芯片，选择同步Slave FIFO从机方式实现FPGA对CYUSB3014的控制，采用19.2MHz无源晶振为该CYUSB3014芯片提供时钟输入；采用32MHz晶振作为看门狗定时器，用于中断USB控制芯片内部的ARM内核，自动唤醒休眠模式下的USB控制芯片和复位ARM内核；FPGA和CYUSB3014通过11根控制信号线相连，分别为IFCLK, FLAGA, FLAGB,FLAGC, FLAGD/SLCS#, SLOE, SLRD, SLWR, PKTEND, FD[15:0], FIFOADR[1:0]；IFCLK为通信接口的时序时钟，由USB控制芯片提供；FLAGA~FLAGD为USB控制芯片内部的FIFO状态管脚，用于指示FIFO的当前状态；SLCS#为Slave FIFO的片选信号，低电平有效；FD[15:0]为16位双向驱动数据总线，用于FPGA和USB接口的数据交换；FIFOADR[1:0]用于选择与FD数据总线通信的端点地址；SLOE为使能信号，高电平时使能数据总线FD的输出；SLRD和SLWR为读写选通信号，控制数据的流向；PKTEND用于选择数据包的长度，置低时，可传零长度或短长度数据包；
其中，FPGA作为核心控制器，通过USB通信子系统和上位机进行通信，具体为：一方面，可接收上位机发送的控制指令并执行，所述控制指令包括下载数据、读取数据、自动检测；另一方面，Flash坏块管理子系统工作完成之后，FPGA可以通过USB通信子系统向上位机传输数据。
3.根据权利要求1所述的一种基于FPGA的NAND Flash容错系统，其特征在于，所述上位机通过USB3.0和USB通信子系统进行连接，其功能如下：
(1) 自动检测：点击自动检测按键，上位机通过USB通信子系统向FPGA发送自动检测控制信号，FPGA控制Flash坏块管理子系统对NAND Flash阵列进行坏块检测、逻辑区域划分及建立地址映射表；
(2) NAND Flash阵列监测：执行完自动检测后，FPGA通过USB通信子系统把检测结果发送给上位机，并在上位机上显示NAND Flash阵列的使用信息，包括好块区的空间大小、数据存储状态；
(3) 数据下载：将需要存储的数据以文本的形式保存，点击数据下载按键，可以把文本数据下载到NAND Flash阵列中；
(4) 数据读取：点击数据读取按键，可以从NAND Flash阵列中读取存储的数据，并将数据保存到指定的文件夹中。
CN201610015050.6A 2016-01-11 2016-01-11 一种基于FPGA的NAND Flash容错系统 Active CN105702300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610015050.6A CN105702300B (zh) 2016-01-11 2016-01-11 一种基于FPGA的NAND Flash容错系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610015050.6A CN105702300B (zh) 2016-01-11 2016-01-11 一种基于FPGA的NAND Flash容错系统

Publications (2)

Publication Number Publication Date
CN105702300A CN105702300A (zh) 2016-06-22
CN105702300B true CN105702300B (zh) 2018-10-16

Family

ID=56227090

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610015050.6A Active CN105702300B (zh) 2016-01-11 2016-01-11 一种基于FPGA的NAND Flash容错系统

Country Status (1)

Country Link
CN (1) CN105702300B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106339246A (zh) * 2016-08-31 2017-01-18 福建联迪商用设备有限公司 一种用于nandflash生产阶段的烧写方法及其烧写系统
CN108648780B (zh) * 2017-12-19 2020-10-16 北京时代民芯科技有限公司 一种存储器测试系统、方法及存储介质
CN108664409B (zh) * 2018-03-14 2021-05-11 上海卫星工程研究所 坏块管理方法及系统
CN109582232A (zh) * 2018-11-21 2019-04-05 中国船舶重工集团公司第七0七研究所 一种基于FPGA的顺序读写多片Flash系统及方法
CN109599145A (zh) * 2018-12-04 2019-04-09 郑州云海信息技术有限公司 一种固态硬盘的测试方法、装置及计算机存储介质
CN109783411B (zh) * 2018-12-20 2022-05-17 成都旋极历通信息技术有限公司 一种基于fpga的flash阵列控制方法及控制器
CN112346646B (zh) * 2019-08-06 2023-05-23 天津光电通信技术有限公司 高速大容量存储器及写入、读取和擦除方法
CN110544505B (zh) * 2019-08-28 2021-10-26 深圳忆联信息系统有限公司 用于筛选Wafer中不良Die的测试系统和方法
CN110704349B (zh) * 2019-09-04 2020-12-25 北京航空航天大学 一种用于数据可靠传输的SpaceWire节点装置
CN111240598B (zh) * 2020-01-15 2021-07-13 西安交通大学 一种基于软硬件结合方式的大容量快速NandFlash存储实现方法
CN112331252A (zh) * 2020-12-14 2021-02-05 深圳市芯天下技术有限公司 Nand闪存自动坏块标记方法、装置、存储介质和终端
CN113176970B (zh) * 2021-06-28 2021-10-22 中国核动力研究设计院 基于FPGA的nor flash坏块管理系统及方法
CN115495024B (zh) * 2022-11-16 2023-03-10 石家庄科林电气股份有限公司 基于NandFlash的录波文件存储方法、装置、终端及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101251753A (zh) * 2008-04-08 2008-08-27 浙江大学 基于fpga的具有并行处理结构的高速伺服控制器
CN103678728A (zh) * 2013-11-25 2014-03-26 北京航空航天大学 一种基于fpga+dsp构架的高速数据记录系统及其构建方法
CN104360958A (zh) * 2014-12-09 2015-02-18 哈尔滨工业大学 基于块保留区替换的坏块管理系统及管理方法
CN105005453A (zh) * 2015-07-17 2015-10-28 上海卫星工程研究所 星载nand flash固存坏区管理系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8595572B2 (en) * 2009-04-08 2013-11-26 Google Inc. Data storage device with metadata command

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101251753A (zh) * 2008-04-08 2008-08-27 浙江大学 基于fpga的具有并行处理结构的高速伺服控制器
CN103678728A (zh) * 2013-11-25 2014-03-26 北京航空航天大学 一种基于fpga+dsp构架的高速数据记录系统及其构建方法
CN104360958A (zh) * 2014-12-09 2015-02-18 哈尔滨工业大学 基于块保留区替换的坏块管理系统及管理方法
CN105005453A (zh) * 2015-07-17 2015-10-28 上海卫星工程研究所 星载nand flash固存坏区管理系统

Also Published As

Publication number Publication date
CN105702300A (zh) 2016-06-22

Similar Documents

Publication Publication Date Title
CN105702300B (zh) 一种基于FPGA的NAND Flash容错系统
CN103635968B (zh) 包含存储器系统控制器的设备和相关方法
CN105843749B (zh) 一种基于FPGA的NAND Flash容错方法
TWI585770B (zh) 記憶體管理方法、記憶體控制電路單元及記憶體儲存裝置
CN106681654B (zh) 映射表载入方法与存储器存储装置
US10635358B2 (en) Memory management method and storage controller
CN103635969A (zh) 包含存储器系统控制器的设备和相关方法
CN103136028A (zh) 一种基于fpga的flash存储器远程在线升级方法
US20140019670A1 (en) Data writing method, memory controller, and memory storage device
US9442834B2 (en) Data management method, memory controller and memory storage device
TW201703052A (zh) 平均磨損方法、記憶體儲存裝置及記憶體控制電路單元
US11113222B2 (en) NAND switch
WO2019090493A1 (zh) 内存块回收方法和装置
KR20180032728A (ko) 저장 장치, 저장 장치를 포함하는 사용자 장치, 및 사용자 장치의 동작 방법
CN103235760A (zh) 基于CLB总线的高利用率NorFLASH存储接口芯片
CN109840218B (zh) 有效数据管理方法以及存储控制器
CN102622191A (zh) 一种高速海量存储板
CN110058809B (zh) 存储装置及其调试系统
CN101539895B (zh) 一种基于Flash的状态查询及发送方法、装置及系统
CN110471811A (zh) 一应用于输入输出接口配置的控制系统
CN105573947A (zh) 一种基于apb总线的sd/mmc卡控制方法
CN106354651B (zh) 平均磨损方法、存储器控制电路单元及存储器储存装置
CN105630400A (zh) 高速海量数据存储系统
CN110442299A (zh) 数据写入方法、存储器控制电路单元以及存储器储存装置
CN211878599U (zh) 应用于现场可编辑门阵列fpga的仿真验证系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant