CN105656485B

CN105656485B - 一种多通道时间交错adc测量校准方法和装置

Info

Publication number: CN105656485B
Application number: CN201511020045.6A
Authority: CN
Inventors: 熊军; 王逸; 白利
Original assignee: Beijing Queentest Technology Co Ltd
Current assignee: Beijing Queentest Technology Co Ltd
Priority date: 2015-12-30
Filing date: 2015-12-30
Publication date: 2018-09-28
Anticipated expiration: 2035-12-30
Also published as: CN105656485A

Abstract

本发明涉及一种多通道时间交错ADC测量校准方法和装置，包括步骤S1，M个ADC通道采集校准信号；其中M为正整数；步骤S2，测量并修正每个ADC通道采集到的校准信号的直流误差，以得到每个ADC通道的第一校准信号；步骤S3，基于每个ADC通道的第一校准信号，测量并修正每个ADC通道的幅度误差，以得到每个ADC通道的第二校准信号；步骤S4，基于每个ADC通道的第二校准信号，测量并修正每个ADC通道的相位误差，以得到每个ADC通道的第三校准信号。本发明解决了如何在数字部分快速精确的解决TIADC通道不一致性的失配问题和以及如何在FPGA实现快速校准问题。

Description

一种多通道时间交错ADC测量校准方法和装置

技术领域

本发明涉及多通道时间交错ADC领域，尤其涉及一种多通道时间交错ADC测量校准方法和装置。

背景技术

高速高精度模拟数字转换器(Analog Digital Converter,ADC)是雷达、医疗设备、通讯等许多现代电子系统的关键部件。由于现有的器件制造技术和ADC字长的影响,传统结构的ADC在突破高速和高精度上受到了限制。为获得比单片ADC更高的采样速度,产生了时间交替并行采样技术，该技术导致了时间交错并行采样模拟数字转换器(Time-interleaved analog digital converter,TIADC)的诞生。TIADC由M个并行的独立ADC(通道)组成,每个ADC以fs/M的采样率交替对输入信号进行采样,最后,M路ADC的采样输出重组成一组具有采样率为fs的输出数据。

采用多个相对低速、高精度的模数转换器(ADC)在多个通道并行时间交替采样构成的TIADC系统是目前高速、高精ADC的发展方向。但在实际应用中，ADC的制造工艺等原因会引入通道失配误差，其中失配误差包括时间误差、增益误差和偏置误差，失配误差如果不加以校准，就会严重影响TIADC系统的性能，并且给其后端多通道高速数据的捕获、缓存和处理带来了很大的障碍。M个采样速率为fs的ADC并行交替工作，构成采样速率为Fs(Fs＝Mfs)的MADC系统，此时MADC系统可以处理的模拟输入信号的带宽为Fs/2。但对于每个通道的ADC可以处理的最大带宽为fs/2，也就是说当输入信号带宽小于fs/2才可以保证每个ADC的输出不混叠。由于增益误差和偏置误差是线性的，因此可以通过在fs/2输入带宽内对单个通道进行补偿然后外推到整个Fs/2输入带宽内。但对于时间误差，在输入带宽小于fs/2时，可以通过注入测试信号计算出时间误差后，利用延时滤波器进行相位补偿。当输入信号的带宽大于fs/2时，每个通道ADC的输出都是混叠的，反映在输出频谱上是大于fs/2的输入信号被折回到fs/2内，此时输出频谱信息已不能真实的反映时间误差信息，因此不能再通过在每个通道上引入延时滤波器进行误差补偿。因此如何在宽带输入时(其中输入信号带宽为Fs/2)完成时间误差的校准是本发明所要解决的技术问题。

发明内容

本发明所要解决的技术问题是针对现有技术的不足，提供一种多通道时间交错ADC测量校准方法和装置。

本发明解决上述技术问题的技术方案如下：一种多通道时间交错ADC测量校准方法，包括如下步骤：

步骤S1，M个ADC通道采集校准信号；其中M为正整数；

步骤S2，测量并修正每个ADC通道采集到的校准信号的直流误差，以得到每个ADC通道的第一校准信号；

步骤S3，基于每个ADC通道的第一校准信号，测量并修正每个ADC通道的幅度误差，以得到每个ADC通道的第二校准信号；

步骤S4，基于每个ADC通道的第二校准信号，测量并修正每个ADC通道的相位误差，以得到每个ADC通道的第三校准信号。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步地，其中步骤S2包括如下步骤：

步骤S21，M个ADC通道将采集到的校准信号转换到频域，以生成频域信号；

步骤S22，计算频域信号第一个频点信号的频域值的绝对值，即为每个ADC通道的直流误差；

步骤S23，根据每个ADC通道的直流误差修正每个ADC通道采集到的校准信号，得到每个ADC通道的第一校准信号。

进一步地，其中步骤S3具体包括如下步骤：

步骤S31，将每个ADC通道中频域信号的最大幅值点位置的增益作为相应ADC通道的增益；

步骤S32，根据各个ADC通道的增益，计算每个ADC通道的增益差比，具体计算过程为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中，计算每一个ADC通道的增益与第一个ADC通道增益的差值，并除以该ADC通道的增益；

步骤S33，将每个ADC通道的增益差比乘以每个ADC通道的第一校准信号，得到每个ADC通道的幅度误差；

步骤S34，根据每个ADC通道幅度误差修正每个ADC通道的第一校准信号，得到每个ADC通道的第二校准信号。

进一步地，其中步骤S4具体包括如下步骤：

步骤S41，将每个ADC通道中频域信号的最大幅值点位置的相位作为相应ADC通道的相位；

步骤S42，根据每个ADC通道的相位以及每个ADC通道的理论相位差，计算每个ADC通道的相位误差，具体计算过称为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中，计算每一个ADC通道与第一个ADC通道之间的相位差，再减去理论相位差；

步骤S43，根据每个ADC通道的相位误差修正每个ADC通道的第二校准信号,以得到第三校准信号。

进一步地，输入到M个ADC通道的信号为正弦信号、余弦信号或SINC信号。

本发明解决上述技术问题的另一种技术方案如下：一种多通道时间交错ADC测量校准装置，包括信号发射模块、M个ADC通道、直流误差消除模块、幅度误差消除模块和相位误差消除模块；

信号发射模块用于向M个ADC通道发送校准信号；

M个ADC通道用于采集校准信号；

直流误差消除模块用于测量并修正每个ADC通道采集到的校准信号的直流误差，以得到每个ADC通道的第一校准信号；

幅度误差消除模块用于基于每个ADC通道的第一校准信号，测量并修正每个ADC通道的幅度误差，以得到每个ADC通道的第二校准信号；

相位误差消除模块用于基于每个ADC通道的第二校准信号，测量并修正每个ADC通道的相位误差，以得到每个ADC通道的第三校准信号。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步地，直流误差消除模块包括：

频域信号生成单元，用于将M个ADC通道将采集到的校准信号转换到频域，以生成频域信号；

直流误差计算单元，用于计算频域信号第一个频点信号的频域值的绝对值，即为每个ADC通道的直流误差；

直流误差修正单元，用于根据每个ADC通道的直流误差修正每个ADC通道采集到的校准信号，得到每个ADC通道的第一校准信号。

进一步地，幅度误差消除模块包括：

增益计算单元，用于将每个ADC通道中频域信号的最大幅值点位置的增益作为相应ADC通道的增益；

增益差比计算单元，用于根据各个ADC通道的增益，计算每个ADC通道的增益差比，具体计算过程为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中，计算每一个ADC通道的增益与第一个ADC通道增益的差值，并除以该ADC通道的增益；

幅度误差生成单元，用于将每个ADC通道的增益差比乘以每个ADC通道的第一校准信号，得到每个ADC通道的幅度误差；

幅度误差修正单元，用于根据每个ADC通道幅度误差修正每个ADC通道的第一校准信号，得到每个ADC通道的第二校准信号。

进一步地，相位误差消除模块包括：

相位计算单元，用于将每个ADC通道中频域信号的最大幅值点位置的相位作为相应ADC通道的相位；

相位误差计算单元，用于根据每个ADC通道的相位以及每个ADC通道的理论相位差，计算每个ADC通道的相位误差，具体计算过称为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中，计算每一个ADC通道与第一个ADC通道之间的相位差，再减去理论相位差；

相位误差修正单元，用于根据每个ADC通道的相位误差修正每个ADC通道的第二校准信号,以得到第三校准信号。

进一步地，信号发射模块发送的校准信号为正弦信号、余弦信号或SINC信号。

本发明的有益效果是：本发明能够在数字部分快速精确的解决TIADC通道不一致性的失配问题和以及能够在FPGA实现快速校准，使ADC系统后端捕获的数据更加精确，保障ADC系统的运行稳定性。

附图说明

图1为本发明所述多通道时间交错ADC测量校准方法流程图；

图2为本发明具体实施例中EXP的各个采样点的实部虚部分布图；

图3为本发明具体实施例中根据输入信号确定的正交信号仿真图；

图4为本发明具体示例中4片ADC在硬件板卡上时间并行交错并行采样校准前后频谱对比图；

图5为本发明具体示例中4片ADC在MATLAB上时间交错并行采样校准前后频谱对比图；

图6为本发明所述多通道时间交错ADC测量校准系统结构图；

图7为本发明具体实施例中多通道时间交错ADC测量校准系统结构图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

图1为本发明所述多通道时间交错ADC测量校准方法流程图。

如图1所示，一种多通道时间交错ADC测量校准方法，包括如下步骤：

步骤S1，M个ADC通道采集校准信号；其中M为正整数。校准信号由信号发送模块发送，但是ADC通道接收到的校准信号由于存在直流误差、幅度误差和相位误差等，并不等同于信号发送模块发送的校准信号。

步骤S2，测量并修正每个ADC通道采集到的校准信号的直流误差，以得到每个ADC通道的第一校准信号。

其中步骤S2包括如下步骤：

步骤S21，M个ADC通道将采集到的校准信号转换到频域，以生成频域信号；可以通过fft变换得到频域信号。

步骤S22，根据频域信号，计算频域信号第一个频点信号的频域值的绝对值，即为每个ADC通道的直流误差；

步骤S3，基于每个ADC通道的第一校准信号，测量并修正每个ADC通道的幅度误差，以得到每个ADC通道的第二校准信号。

其中步骤S3包括如下步骤：

步骤S31，将每个ADC通道中频域信号的最大幅值点位置的增益作为相应ADC通道的增益。

步骤S32，根据各个ADC通道的增益，计算每个ADC通道的增益差比，具体计算过程为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中每一个ADC通道与第一个ADC通道的差值并除以该ADC通道的增益，以得到该ADC通道的增益差比；例如，对第m个ADC通道，其中m＝1,2，…，M，将第m个ADC通道的增益减去第一个ADC通道的增益，然后将得到的差值除以第m个ADC通道的增益，即得到第m个ADC通道的增益差比。

步骤S33，将每个ADC通道的增益差比乘以第一校准信号，得到每个ADC通道的幅度误差；

至此为止，完成了直流和幅度误差的校准。接下来就需要考虑时间延迟导致的相位误差。

其中步骤S4具体包括如下步骤：

步骤S41，将每个ADC通道中频域信号的最大幅值点位置的相位作为相应ADC通道的相位。

步骤S42，根据每个ADC通道的相位以及每个ADC通道应该存在的理论相位差，计算每个ADC通道的相位误差，具体计算过称为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中每一个ADC通道与第一个ADC通道之间的相位差再减去理论相位差即得到相应ADC通道的相位误差；例如，对第m个ADC通道，第m个ADC通道的相位误差等于第m个ADC通道的相位减去第1个ADC通道的相位再减去理论相位差。此处所说的理论相位差是指多个ADC通道在交错采样时应该存在的相位差距。

在具体实施例中，假设发送给M个ADC通道中第m个ADC通道的校准信号如下：

其中，M表示ADC通道的总个数，M为正整数；m表示M个ADC通道中的第m个ADC通道，m＝1,2，…，M；N表示每一个ADC通道中采样点的总个数，N为正整数；k表示ADC通道中N个采样点中第k个采样点，k＝1,2，…，N；y_m[k]表示第m个通道中第k个采样点的校准信号；Vpp表示输入的校准信号的峰值幅度，u表示输入的校准信号的函数种类，可以为正弦信号、余弦信号和SINC信号等；Ts表示ADC通道的采样周期。

多个ADC通道在同步采样之后，由于幅度不匹配、直流泄露和相位不一致原因，实际上第m个ADC通道采集到的校准信号如下：

其中，g_m表示第m个ADC通道的增益变动值，Δ_m表示第m个ADC通道的相位变动值，dc_m表示第m个ADC通道的直流误差。也就是所有ADC通道都存在增益、相位和直流的差异。

如果采集的信号是余弦信号，则

其中，f_in表示输入的校准信号的频率，则可以得到

其中，f_ADC表示ADC通道的采样频率，且表示相位误差，且

在实际的包括多个ADC通道的系统中，一般情况下Vpp＞＞g_m，Δ_m＜＜1。其中比较典型数值为Vpp＝1024,g_m＝12,Δ_m＝0.02,dc_m＝30。

首先对收到的余弦信号转换到频域，得到第m个ADC通道的频域信号FY_m，

计算第m个ADC通道的直流误差dc_m如下：

dc_m＝|FY_m(1)|

其中，FY_m(1)表示的是频域信号Fym的第一个点，dc_m也就是第一个频点信号的绝对值。

直流的方向根据直流频点信号实部的正负号来确定直流的方向。即if(real(FYm(1))<0)，那么直流方向为负。

此时可以对直流误差进行修正得到第一校准信号，即第一校准信号＝校准信号-直流误差。

测量第m个ADC通道的增益Gain_m，将第m个ADC通道的频域信号的最大幅值点pos_m的增益作为第m个ADC通道的增益，

[Gain_m,pos_m]＝max(|FY_m|)

其中，pos_m表示最大幅值点所在位置。

然后计算第m个ADC通道和第一个ADC通道的幅度差值Gain₁-Gain_m占第m个ADC通道幅度Gain_m的比例g_ratio_m，也称为增益差比，

测量完成直流和幅度误差之后，就可以对直流和幅度误差进行修正如下：

y_m[k]＝y_m[k]*(g_ratio_m+1)-dc_m

直流泄露和幅度不平衡修正之后，仅仅考虑时间延迟导致的相位误差的校准信号如下：

M个ADC通道相对第一个ADC通道的理想时间延时是实际上测量得到的各个通道之间的延时是：

其中各个通道的延时误差Δ_m·T_S就是对应到需要的相位误差

其中f_step是相对频率步进，为输入频率相对采样频率的比值，即

将第m个ADC通道的频域信号的最大幅值点pos_m的相位作为第m个ADC通道的相位phase_m，计算如下：

phase_m＝angle(FY_m(max_posm))

频谱判断谱值达最大的频率点的相位作为输入正弦信号相位的依据来自FFT变换本质：

其中，n表示的是采样离散点时域位置，数值从0到N-1，k表示的是采样离散点频域位置，数值也是从0到N-1，任意频点的信号是所有时域信号旋转后的叠加，y_m(n)表示的是第m个通道的时域第n个离散点信号，表示(n,k)位置的W_N，j表示一个虚数，f_m表示第m个通道的频率。

其中y(n)表示输入的离散数字信号序列，WN为旋转因子，y(n)一组N点组成的频率成分的相对幅度。一般情况下，假设y(n)来自于低通采样，采样频率为fs，那么y(n)表示了从-fs/2率开始，频率间隔为fs/N,到fs/2-fs/N截至的N个频率点的相对幅度。因为DFT计算得到的一组离散频率幅度只实际上是在频率轴上从成周期变化的，即y(k+N)＝y(k)。因此任意取N个点均可以表示DFT的计算效果。

根据式给出的FFT计算公式，我们可以知道每计算一个频率点y(n)均需要进行N次复数乘法和N-1次复数加法，计算N个点的y(k)共需要N^2次复数乘法和N*(N-1)次复数加法。

如果y(n)输入信号的初始相位是把cos转换成exp信号如下：

其中，FY_m-max(k)表示ym(n)的频域响应，f表示本信号的频点。

当时，几乎等于零值，如果等于相干采样,也就是等于正整数时，那就完全等于零值。图2为本发明具体实施例中EXP的各个采样点的实部虚部分布图。

所以当也就是k＝f*N时信号功率最大,因为有一个总等于N。

所以最大数值对应的相位就是信号的初始相位。一个ADC两个采样点之间的理论相位步长phase_adstep：

多个ADC通道在交错采样时应该存在的相位差距是：phase_dist_m，也称为理论相位差，

所以采样得到多个ADC之间存在的相位误差phase_err_m等于两个ADC的相位差减去本应该存在的相位差，得到的就是真正测量需要的相位误差

phase_err'_m＝phase_m,m≠1-phase₁-phase_dist_m

每一个ADC通道的相位误差比上一个ADC一个采样周期相位步进，就得到了时间误差占用一个周期的比例大小。

如果这个相位误差需要各个ADC芯片来实现，一般只要配置TSperiod_ratio_m即可，如果在ADC后面的数据进行校准，则直接调用测量的相位误差phase_err_m。

对于实数采样，FPGA(Field-Programmable Gate Array，即现场可编程门阵列)，收到的信号ym(k),那么通过计算可以得到其对应的正交信号cosym(k)，得到的方法时如果ym(k)的切数值为正，说明位于1、4象限，如果ym(k)的切数值为负，说明位于2、3象限.从而知道cosym(k)的方向。同时根据cosym(k)²+ym(k)²＝VPP²。从而知道对应的正交信号的大小，方向和大小确定后，从而能够确定正交信号cosym(k)。图3为本发明具体实施例中根据输入信号确定的正交信号仿真图。

根据上面算法测量得到的相位误差pherrm_pie如果等于或者接近系统的实际误差pherrm，pherrm_pie≈pherrm那么通过如下计算就可以修正相位误差。

ym(k)*cos(pherrm_pie)+cosym(k)*sin(pherrm_pie)

＝sin(2*pi*f*k+pherrm)*cos(pherrm_pie)+cos(2*pi*f*k+pherrm)*sin(pherrm_pie)＝sin(2*pi*f*k+pherrm-pherrm_pie)＝sin(2*pi*f*k)。

相位误差消除校准通道对于实数采样相位修正仅需要2个乘法器，对于复数采样，相位修正需要4个乘法器。ADC复数采样(ym_i(k)+ym_q(k))*(exp(-j pherrm_pie))即可以实现相位修正。

本发明利用FPGA、DSP技术特点,着重开展模块化TIADC通用数字后端系统设计技术研究。分别实现了对TIADC系统模拟前端多通道分时交替高速输出数据的实时捕获、时间失配实时数字后补偿、数据的存储及传输等功能。

并行时间交替采样是在保持采集系统高精度的条件下提高采样速率的一个有效方法，然而通道间的不匹配严重影响了系统性能。本专利讨论了并行时间交替采集系统的结构，并提出了一种单音信号的误差测量和校正算法，通过仿真，证明这种方法计算精度高、算法实现简单，能有效提高系统性能本申请提出了一种基于FPGA的通用TIADC数字后端系统设计方案,该数字后端系统方案实现对TIADC系统模拟前端输出数据的捕获、数字后补偿处理、存储及传输等功能。该方案具有三个显著优点。首先,采用模块化设计方法,有利于设计重用,即该数字后端系统方案具有良好的扩展性,能根据设计的需要调整捕获通道数、采样深度、采样精度、增删数字后补偿模块等,可以满足所有高速高精度的TIADC系统设计需求；其次，本方案仅需要ADC并行发送少量的单音校准信号，就能够快速的计算出失配信息。最后,该方案设计了高效的数字后—ADC数据采集后补偿模块,实现了多通道在时域进行有限补偿的算法,能够对TIADC系统的通道失配进行实时的数字后补偿,明显提高了TIADC系统的SFDR性能。本申请给出了详细的数字后端系统设计过程。信号仿真和实际测试结果表明,系统运行良好,数字后补偿模块性能表现优异。

在具体示例中，如果有4片ADC，每一片ADC的采样速率时1.25GHz,4片ADC时间交错采样速率变成5GHz,SFDR改善27dBc。实际上由于时间交错杂散强度基本都被消除，都被抑制到了ADC谐波杂散强度之下，此时4片并行ADC的效果如同一片ADC的测试效果。

时间交错杂散频点位置大致在k*Fs_adc/M+-fin，其中M>k，其中k*Fs_adc/M上的杂散是由直流泄漏的谐波导致，k*Fs_adc/M+-fin是由于信号的延时误差也就是相位误差的谐波导致其中Fs_adc是ADC的采样速率,Fin是输入信号频率，例如M＝2,K＝1,那么在+-1*500/2+-280MHZ出现杂散。图4和图5分别给出了本发明具体示例中4片ADC在硬件板卡上时间冰箱交错并行采样校准前后频谱对比图以及4片ADC在MATLAB上时间交错并行采样校准前后频谱对比图。

图6为本发明所述多通道时间交错ADC测量校准系统结构图。

如图6所示，一种多通道时间交错ADC测量校准装置，包括信号发射模块、M个ADC通道、直流误差消除模块、幅度误差消除模块和相位误差消除模块；信号发射模块用于向M个ADC通道发送校准信号；M个ADC通道用于采集校准信号；直流误差消除模块用于测量并修正每个ADC通道采集到的校准信号的直流误差，以得到每个ADC通道的第一校准信号；幅度误差消除模块用于基于每个ADC通道的第一校准信号，测量并修正每个ADC通道的幅度误差，以得到每个ADC通道的第二校准信号；相位误差消除模块用于基于每个ADC通道的第二校准信号，测量并修正每个ADC通道的相位误差，以得到每个ADC通道的第三校准信号。

直流误差消除模块包括：频域信号生成单元，用于将M个ADC通道将采集到的校准信号转换到频域，以生成频域信号；直流误差计算单元，用于根据频域信号，计算频域信号第一个频点信号的频域值的绝对值，即为每个ADC通道的直流误差；直流误差修正单元，用于根据每个ADC通道的直流误差修正每个ADC通道采集到的校准信号，得到每个ADC通道的第一校准信号。

幅度误差消除模块包括：增益计算单元，用于将每个ADC通道中频域信号的最大幅值点位置的增益作为相应ADC通道的增益；增益差比计算单元，用于根据各个ADC通道的增益，计算每个ADC通道的增益差比，具体计算过程为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中，计算每一个ADC通道的增益与第一个ADC通道增益的差值，并除以该ADC通道的增益；幅度误差生成单元，用于将每个ADC通道的增益差比乘以每个ADC通道的第一校准信号，得到每个ADC通道的幅度误差；幅度误差修正单元，用于根据每个ADC通道幅度误差修正每个ADC通道的第一校准信号，得到每个ADC通道的第二校准信号。

相位误差消除模块包括：相位计算单元，用于将每个ADC通道中频域信号的最大幅值点位置的相位作为相应ADC通道的相位；相位误差计算单元，用于根据每个ADC通道的相位以及每个ADC通道应该存在的理论相位差，计算每个ADC通道的相位误差，具体计算过称为：第2个ADC通道至第M个ADC通道的M-1个ADC通道中，计算每一个ADC通道与第一个ADC通道之间的相位差，再减去理论相位差；相位误差修正单元，用于根据每个ADC通道的相位误差修正每个ADC通道的第二校准信号,以得到第三校准信号。

在具体应用中，可以设计为如图7所示的多通道时间交错ADC测量校准系统结构。

在本说明书的描述中，参考术语“实施例一”、“实施例二”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体方法、装置或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、方法、装置或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种多通道时间交错ADC测量校准方法，其特征在于，包括如下步骤：

步骤S1，M个ADC通道采集校准信号；其中M为正整数；

步骤S4，基于每个ADC通道的第二校准信号，测量并修正每个ADC通道的相位误差，以得到每个ADC通道的第三校准信号；

步骤S2包括如下步骤：

步骤S23，根据每个ADC通道的直流误差修正每个ADC通道采集到的校准信号，得到每个ADC通道的第一校准信号；

步骤S3具体包括如下步骤：

步骤S34，根据每个ADC通道幅度误差修正每个ADC通道的第一校准信号，得到每个ADC通道的第二校准信号；

步骤S4具体包括如下步骤：

2.根据权利要求1所述的多通道时间交错ADC测量校准方法，其特征在于，输入到M个ADC通道的信号为正弦信号、余弦信号或SINC信号。

3.一种多通道时间交错ADC测量校准装置，其特征在于，包括信号发射模块、M个ADC通道、直流误差消除模块、幅度误差消除模块和相位误差消除模块；

所述信号发射模块用于向M个ADC通道发送校准信号；

所述M个ADC通道用于采集校准信号；

所述直流误差消除模块用于测量并修正每个ADC通道采集到的校准信号的直流误差，以得到每个ADC通道的第一校准信号；

所述幅度误差消除模块用于基于每个ADC通道的第一校准信号，测量并修正每个ADC通道的幅度误差，以得到每个ADC通道的第二校准信号；

所述相位误差消除模块用于基于每个ADC通道的第二校准信号，测量并修正每个ADC通道的相位误差，以得到每个ADC通道的第三校准信号；

所述直流误差消除模块包括：

直流误差修正单元，用于根据每个ADC通道的直流误差修正每个ADC通道采集到的校准信号，得到每个ADC通道的第一校准信号；

所述幅度误差消除模块包括：

幅度误差修正单元，用于根据每个ADC通道幅度误差修正每个ADC通道的第一校准信号，得到每个ADC通道的第二校准信号；

所述相位误差消除模块包括：

4.根据权利要求3所述的多通道时间交错ADC测量校准装置，其特征在于，信号发射模块发送的校准信号为正弦信号、余弦信号或SINC信号。