CN105653491B - 一种串口通信波特率调整方法及系统 - Google Patents
一种串口通信波特率调整方法及系统 Download PDFInfo
- Publication number
- CN105653491B CN105653491B CN201610003335.8A CN201610003335A CN105653491B CN 105653491 B CN105653491 B CN 105653491B CN 201610003335 A CN201610003335 A CN 201610003335A CN 105653491 B CN105653491 B CN 105653491B
- Authority
- CN
- China
- Prior art keywords
- baud rate
- serial communication
- serial
- comparison result
- signal wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明提供一种串口通信波特率调整方法及系统。其中，所述串口通信波特率调整方法包括：步骤S1，串口通信的两端选择相同的波特率；步骤S2，通过CDR分别获取串口接收信号线与发送信号线的时钟频率，对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端；步骤S3，串口通信的两端根据反馈的调整信息调整串口的时钟频率。所述串口通信波特率调整方法还包括：循环执行步骤S2到步骤S3，直到所述比较结果为两个时钟频率一致时；当比较结果为两个时钟频率一致后，串口两端开始通信。本发明的技术方案能够有效地避免了串口通信两端因各自偏差导致数据传输出错出现乱码。
Description
技术领域
本发明涉及一种通信领域，特别是涉及一种串口通信波特率调整方法及系统。
背景技术
串行接口(Serial Interface，简称串口)是指数据一位一位地顺序传送，其特点是通信线路简单，只要一对传输线就可以实现双向通信。波特率是一个衡量通信速度的参数，它表示每秒钟传送的bit的个数。串口通信常用的选择波特率有300、600、1200、2400、4800、9600、19200、38400、43000、56000、57600、115200，两端设备只有保持相同速率的条件下才能实现正常通信，否则会出现调试指令无效、显示乱码。实际使用中，用户需要在以上的波特率中选出正确的一个，在不知道调试设备的波特率时，用户需要试验多次，才能选出正确的波特率，十分不方便；另外由于不同设备的频率会有略微差别，即使两端设备选择相同波特率，也会因波特率并不精确造成通信或调试过程中出现乱码。
鉴于此，如何找到一种自动有效调整串口通信两端波特率的技术方案就成了本领域技术人员亟待解决的问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种串口通信波特率调整方法及系统，用于解决现有技术中串口通信两端因波特率不一致而出现乱码的问题。
为实现上述目的及其他相关目的，本发明提供一种串口通信波特率调整方法，所述串口通信波特率调整方法包括：步骤S1：串口通信的两端选择相同的波特率；步骤S2：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端；步骤
S3：串口通信的两端根据反馈的调整信息调整串口的时钟频率。
可选地，所述串口通信波特率调整方法还包括：循环执行步骤S2到步骤S3，直到所述比较结果为两个时钟频率一致时；当比较结果为两个时钟频率一致后，串口两端开始通信。
可选地，串口通信的两端选择相同的波特率的具体实现包括：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，分别显示两者的波特率，当两者的波特率不一致时，提醒用户以让用户选择相同的波特率。
可选地，所述波特率的显示方式包括：不同波特率对应显示不同的显示码。
可选地，所述串口通信的两端根据所述比较结果对串口PLL的寄存器进行微调来调整串口的时钟频率。
本发明提供一种串口通信波特率调整系统，所述串口通信波特率调整系统包括：串口波特率选择模块，用于让串口通信的两端选择相同的波特率；串口波特率比较模块，用于通过CDR分别获取串口接收信号线与发送信号线的时钟频率，对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端；串口波特率调整模块，用于串口通信的两端根据反馈的调整信息调整串口的时钟频率。
可选地，所述串口波特率比较模块还用于：当比较结果为两个时钟频率一致时，所述串口波特率比较模块不再通过CDR分别获取串口接收信号线与发送信号线的时钟频率并进行比较，停止反馈比较结果，通知串口两端开始通信。
可选地，串口通信的两端选择相同的波特率的具体实现包括：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，分别显示两者的波特率，当两者的波特率不一致时，提醒用户以让用户选择相同的波特率。
可选地，所述串口波特率比较模块通过频率比较器对所获取的两个时钟频率进行比较得到比较结果。
可选地，所述波特率的显示方式包括：不同波特率对应显示不同的显示码。
可选地，所述串口通信的两端根据所述比较结果对串口PLL的寄存器进行微调来调整串口的时钟频率。
如上所述，本发明的一种串口通信波特率调整方法及系统，具有以下有益效果：采用CDR获取串口两端设备采样的波特率，当波特率选择一致后，模块将比较两个波特率的频差，并通过串口反馈到两端设备进行调整直到频率精确一致。本发明的技术方案有效地避免了串口通信两端因各自偏差导致数据传输出错出现乱码。
附图说明
图1显示为本发明的串口通信波特率调整方法的一实施例的流程示意图。
图2显示为本发明的串口通信波特率调整系统的一实施例的模块示意图。
图3显示为本发明的串口通信波特率调整系统的一实施例的结构示意图。
图4显示为本发明的串口通信波特率调整系统的一实施例的串口波特率比较模块的结构示意图。
元件标号说明
1 串口通信波特率调整系统
11 串口波特率选择模块
12 串口波特率比较模块
13 串口波特率调整模块
S1～S3 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种串口通信波特率调整方法。串口波特率是串口通信的重要特性，当串口通信采用同步通信方式时，将许多字符组成一个信息组，串口线两端的设备需要保持精确的相同时钟频率(波特率)才能准确传输。如果传输中当发送端与接收端的波特率不一致时，接收端得到的数据会因波特率不同，造成数据位错误发生传输乱码。本发明的方案能够实现传输两端(发送端和接收端)的波特率保持一致，避免发生传输乱码。在一个实施例中，如图1所示，所述串口通信波特率调整方法包括：
步骤S1，串口通信的两端选择相同的波特率。在一个实施例中，串口通信的两端选择相同的波特率的具体实现包括：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，分别显示两者的波特率，当两者的波特率不一致时，提醒用户以让用户选择相同的波特率。CDR(Clock Data Recovery)为时钟数据恢复，是一种从数据中恢复嵌入的时钟，更准确地说，是从数据信号的交换中获取时钟的技术。所述波特率的显示方式包括：不同波特率对应显示不同的显示码。具体地，利用CDR技术从串口线的传输数据中恢复波特率，并以发光二极管显示出来，波特率与显示码对应如下表。
| 波特率 | 显示码 | 波特率 | 显示码 |
| 300 | 01 | 600 | 02 |
| 1200 | 03 | 2400 | 04 |
| 4800 | 05 | 9600 | 06 |
步骤S2，通过CDR分别获取串口接收信号线与发送信号线的时钟频率，对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端。在一个实施例中，通过CDR分别获取串口接收信号线(RX)与发送信号线(TX)的时钟频率，采用频率比较器对对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端。
步骤S3，串口通信的两端根据反馈的调整信息调整串口的时钟频率。在一个实施例中，所述串口通信的两端根据所述比较结果对串口PLL的寄存器进行微调来调整串口的时钟频率。串口通信的两端设备根据比较结果更改控制串口PLL的寄存器，采取每次增加或减少一个波特率的方式达到逐渐平衡。
在一个实施例中，所述串口通信波特率调整方法还包括：循环执行步骤S2到步骤S3，直到所述比较结果为两个时钟频率一致时；当比较结果为两个时钟频率一致后，串口两端开始通信。在一个实施例中，CDR将从TX、RX信号线中分别恢复出时钟并时钟传送给频率比较器，频率比较器会将频率比较的结果发送给CPU，CPU会根据接收到的比较结果通过串口线给两端设备发送反馈信息。两端的设备根据接收到的反馈信息，对串口的PLL作微调(循环执行步骤S2到步骤S3)。PLL微调之后，相应的数据波特率也会随之变化。这时CDR将再次恢复数据的时钟传送给频率比较器进行比较，当比较结果为两个时钟频率一致(串口接收信号线(RX)与发送信号线(TX)的时钟频率一致)时，CPU不再反馈微调波特率(即不再执行步骤S2到步骤S3)，两端设备开始通信，当然如果频率还是不相同，CPU将继续发送反馈信息进行微调直到频率精确一致。
本发明提供一种串口通信波特率调整系统，所述串口通信波特率调整系统可以采用如上所述的串口通信波特率调整方法。在一个实施例中，如图2所示，所述串口通信波特率调整系统1包括串口波特率选择模块11、串口波特率比较模块12以及串口波特率调整模块13。其中：
串口波特率选择模块11用于让串口通信的两端选择相同的波特率。在一个实施例中，串口波特率选择模块11中，串口通信的两端选择相同的波特率的具体实现包括：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，分别显示两者的波特率，当两者的波特率不一致时，提醒用户以让用户选择相同的波特率。CDR(Clock Data Recovery)为时钟数据恢复，是一种从数据中恢复嵌入的时钟，更准确地说，是从数据信号的交换中获取时钟的技术。所述波特率的显示方式包括：不同波特率对应显示不同的显示码。具体地，利用CDR技术从串口线的传输数据中恢复波特率，并以发光二极管显示出来，波特率与显示码对应如下表。
串口波特率比较模块12与串口波特率选择模块11相连，用于通过CDR分别获取串口接收信号线与发送信号线的时钟频率，对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端。在一个实施例中，串口波特率比较模块12通过CDR分别获取串口接收信号线(RX)与发送信号线(TX)的时钟频率，采用频率比较器对对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端。所述串口波特率比较模块12还用于：当比较结果为两个时钟频率一致时，所述串口波特率比较模块11不再通过CDR分别获取串口接收信号线与发送信号线的时钟频率并进行比较，停止反馈比较结果，通知串口两端开始通信。
串口波特率调整模块13与串口波特率比较模块12相连，用于串口通信的两端根据反馈的调整信息调整串口的时钟频率。在一个实施例中，位于所述串口通信的两端的两个串口波特率调整模块13分别根据所述比较结果对串口PLL的寄存器进行微调来调整串口的时钟频率。串口通信的两端设备根据比较结果更改控制串口PLL的寄存器，采取每次增加或减少一个波特率的方式达到逐渐平衡。PLL(Phase-Locked Loop，锁相环)是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振(VCXO)的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。
在一个实施例中，所述串口通信波特率调整系统1的结构如图3所示，其中，调试设备与控制设备分别为所述串口通信的两端。主要的控制部件为串口波特率比较模块12，串口波特率比较模块12的内部结构如图4所示，通过CDR获取TX(数据发送线)与RX(数据接收线)的时钟频率，并将获取的两个时钟频率发送给频率比较器获得比较结果，然后将所述比较结果发送给串口通信的两端。所述串口通信波特率调整系统的具体工作过程包括：1、串口波特率选择模块11通过CDR恢复TX、RX的时钟，CDR将调试设备的波特率发送给串口波特率选择模块11的CPU，CPU通过对应的2位数码在发光二极管上显示出来，用户根据显示的2位数码调节当前控制设备端的波特率，使串口通信的两端(控制设备端与调试设备端)的波特率在选择上一致。2，波特率选择一致后将由串口波特率比较模块12进行波特率微调达到精确，这时CDR会从RX、TX上分别恢复时钟，这两个时钟分别为控制设备和调试设备的时钟，频率比较器会比较这两个时钟的相频差。我们假设控制设备数据中恢复的时钟是CLK1，调试设备数据中恢复的时钟是CLK2。频率比较器判断CLK1与CLK2的频率大小及相位差会输出结果给模块CPU，CPU开始发出相应的调整信息(或调整指令，反馈调整PLL)。所反馈的调整信息如下表所示：
| 时钟比较 | 输出频率比较结果 | CPU反馈信息 |
| CLK1>CLK2 | 10 | 控制设备降频，调试设备升频 |
| CLK1<CLK2 | 01 | 控制设备升频，调试设备降频 |
| CLK1＝CLK2 | 00 | 波特率匹配，开始串口传输 |
3，串位于所述串口通信的两端的两个串口波特率调整模块13分别根据所述比较结果对串口PLL的寄存器进行微调来调整串口的时钟频率。具体地，控制设备端与调试设备端在调节波特率的时候采用微调的方式，当收到串口波特率比较模块12发来的调整信息(升降频指令)，串口通信两端的设备根据所述调整信息更改控制串口PLL的寄存器，采取每次增加或减少一个波特率的方式达到逐渐平衡，例如，CLK1＝9550，CLK2＝9650，两端设备在第一次接收调整指令后波特率会变为：CLK1＝9549，CLK2＝9651，模块会进行第二次恢复时钟并比较并作第二次调整，当两端设备第二次接收调整指令后，数据波特率会分别变为CLK1＝9548，CLK2＝9652，依次类推到第50次的时候，CLK1＝CLK2＝9600，波特率调平衡了，两端设备开始通信。
综上所述，本发明的一种串口通信波特率调整方法及系统采用CDR获取串口两端数据波特率比较的结果，并通过CPU反馈给串口通信的两端并对串口通信两端的时钟频率进行微调，使两端的波特率更精确一致。同时，本发明还可以利用CDR技术从串口数据中恢复时钟并显示，使用户准确选择当前的波特率，方便快捷。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种串口通信波特率调整方法，其特征在于，所述串口通信波特率调整方法包括：
步骤S1：串口通信的两端选择相同的波特率；
步骤S2：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端；循环执行步骤S2到步骤S3，直到所述比较结果为两个时钟频率一致时；当停止反馈比较结果后，串口两端开始通信；
步骤S3：串口通信的两端根据反馈的调整信息调整串口的时钟频率。
2.根据权利要求1所述的串口通信波特率调整方法，其特征在于：所述串口通信的两端选择相同的波特率的具体实现包括：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，分别显示两者的波特率，当两者的波特率不一致时，提醒用户以让用户选择相同的波特率。
3.根据权利要求1或2所述的串口通信波特率调整方法，其特征在于：所述串口通信的两端根据所述比较结果对串口PLL的寄存器进行微调来调整串口的时钟频率。
4.一种串口通信波特率调整系统，其特征在于：所述串口通信波特率调整系统包括：串口波特率选择模块，用于让串口通信的两端选择相同的波特率；串口波特率比较模块，用于通过CDR分别获取串口接收信号线与发送信号线的时钟频率，对所获取的两个时钟频率进行比较得到比较结果，并根据所述比较结果将调整信息分别反馈给串口通信的两端，还用于当比较结果为两个时钟频率一致时，所述串口波特率比较模块不再通过CDR分别获取串口接收信号线与发送信号线的时钟频率并进行比较，停止反馈比较结果，通知串口两端开始通信；串口波特率调整模块，用于串口通信的两端根据反馈的调整信息调整串口的时钟频率。
5.根据权利要求4所述的串口通信波特率调整系统，其特征在于：串口通信的两端选择相同的波特率的具体实现包括：通过CDR分别获取串口接收信号线与发送信号线的时钟频率，分别显示两者的波特率，当两者的波特率不一致时，提醒用户以让用户选择相同的波特率。
6.根据权利要求5所述的串口通信波特率调整系统，其特征在于：所述波特率的显示方式包括：不同波特率对应显示不同的显示码。
7.根据权利要求4所述的串口通信波特率调整系统，其特征在于：所述串口波特率比较模块通过频率比较器对所获取的两个时钟频率进行比较得到比较结果。
8.根据权利要求4所述的串口通信波特率调整系统，其特征在于：所述串口通信的两端根据所述比较结果对串口PLL的寄存器进行微调来调整串口的时钟频率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003335.8A CN105653491B (zh) | 2016-01-04 | 2016-01-04 | 一种串口通信波特率调整方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610003335.8A CN105653491B (zh) | 2016-01-04 | 2016-01-04 | 一种串口通信波特率调整方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105653491A CN105653491A (zh) | 2016-06-08 |
| CN105653491B true CN105653491B (zh) | 2018-07-13 |
Family
ID=56491484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610003335.8A Expired - Fee Related CN105653491B (zh) | 2016-01-04 | 2016-01-04 | 一种串口通信波特率调整方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105653491B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018165923A1 (zh) * | 2017-03-15 | 2018-09-20 | 深圳大趋智能科技有限公司 | 基于mPOS的MCU内部震荡校准方法及装置 |
| CN109669899B (zh) * | 2018-11-23 | 2020-07-28 | 中科曙光信息产业成都有限公司 | 自适应调节串口通信波特率的方法及串口装置 |
| CN111400216A (zh) * | 2019-01-03 | 2020-07-10 | 珠海格力电器股份有限公司 | Uart模块、uart模块传输参数的调节方法和系统级芯片 |
| CN110581814B (zh) * | 2019-09-06 | 2022-03-29 | 惠州志顺电子实业有限公司 | 通信设备波特率调节方法及通信设备 |
| CN112689245B (zh) * | 2020-12-20 | 2022-12-27 | 苏州浪潮智能科技有限公司 | 一种设备通信方法、装置、电子设备及存储介质 |
| CN113438142B (zh) * | 2021-06-21 | 2023-06-20 | 京东方科技集团股份有限公司 | 一种通信方法、通信系统及储物系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399635A (zh) * | 2008-09-28 | 2009-04-01 | 中兴通讯股份有限公司 | 通讯波特率自适应方法、装置以及主机 |
| CN1722654B (zh) * | 2004-12-31 | 2010-04-14 | 杭州华三通信技术有限公司 | 以太网设备时钟调整装置 |
| CN102324927B (zh) * | 2011-05-04 | 2014-06-04 | 中颖电子股份有限公司 | 波特率发生器 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI328930B (en) * | 2006-11-24 | 2010-08-11 | Sonix Technology Co Ltd | Frequency auto-locking device, usb device and frequency auto-locking method |
-
2016
- 2016-01-04 CN CN201610003335.8A patent/CN105653491B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722654B (zh) * | 2004-12-31 | 2010-04-14 | 杭州华三通信技术有限公司 | 以太网设备时钟调整装置 |
| CN101399635A (zh) * | 2008-09-28 | 2009-04-01 | 中兴通讯股份有限公司 | 通讯波特率自适应方法、装置以及主机 |
| CN102324927B (zh) * | 2011-05-04 | 2014-06-04 | 中颖电子股份有限公司 | 波特率发生器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105653491A (zh) | 2016-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105653491B (zh) | 一种串口通信波特率调整方法及系统 | |
| CN108702358B (zh) | 可缩放高效高速串行化互连 | |
| CN101512956B (zh) | 用于高速lvds通信的同步的方法和设备 | |
| CN101789627B (zh) | 高精度以太网对时装置 | |
| CN104348471B (zh) | 时钟数据恢复方法和电路 | |
| EP1388975B1 (en) | System and method for data transition control in a multirate communication system | |
| CA1304456C (en) | Phase-locked loop clock | |
| CN105975419B (zh) | 一种Displayport接口及其时钟恢复的方法 | |
| US7913104B1 (en) | Method and apparatus for receive channel data alignment with minimized latency variation | |
| US20070168770A1 (en) | System and method for determining on-chip bit error rate (BER) in a communication system | |
| US8726062B2 (en) | Data recovery architecture (CDR) for low-voltage differential signaling (LVDS) video transceiver applications | |
| US20150381299A1 (en) | Time Synchronous Pluggable Transceiver | |
| CN101394181A (zh) | 时钟与数据恢复电路以及具有该电路的集成芯片 | |
| US8369472B2 (en) | Semiconductor integrated circuit device and method for clock data recovery | |
| CN106656397A (zh) | 时钟同步方法及装置 | |
| CN103546229B (zh) | Serdes速率匹配方法及装置 | |
| CN103686982A (zh) | 一种基于时钟信息的时间同步方法以及节点设备 | |
| CN105681018A (zh) | 数据发送、接收方法和装置及pcs发送和接收设备 | |
| EP1388939B1 (en) | System and method for performing on-chip synchronization of system signals utilizing off-chip harmonic signal | |
| CN110266442A (zh) | 一种数字信号串行传输方法 | |
| CN110365450A (zh) | 星载高速可调速率数据传输接口及传输方法 | |
| US10236891B1 (en) | Lock time measurement of clock and data recovery circuit | |
| CN103812566A (zh) | 以太网sfp电模块及实现同步以太网的方法 | |
| CN101621346B (zh) | 一种具有自适应反馈的源同步接收装置及源同步方法 | |
| CN1722654B (zh) | 以太网设备时钟调整装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180713 Termination date: 20190104 |