CN105653208B - 数据存储系统及基于该系统的数据读写方法 - Google Patents

数据存储系统及基于该系统的数据读写方法 Download PDF

Info

Publication number
CN105653208B
CN105653208B CN201511029383.6A CN201511029383A CN105653208B CN 105653208 B CN105653208 B CN 105653208B CN 201511029383 A CN201511029383 A CN 201511029383A CN 105653208 B CN105653208 B CN 105653208B
Authority
CN
China
Prior art keywords
data
address
flag bit
written
recording areas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201511029383.6A
Other languages
English (en)
Other versions
CN105653208A (zh
Inventor
辛辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CRM ICBG Wuxi Co Ltd
Original Assignee
Wuxi China Resources Semico Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi China Resources Semico Co Ltd filed Critical Wuxi China Resources Semico Co Ltd
Priority to CN201511029383.6A priority Critical patent/CN105653208B/zh
Publication of CN105653208A publication Critical patent/CN105653208A/zh
Application granted granted Critical
Publication of CN105653208B publication Critical patent/CN105653208B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种数据存储系统及基于该系统的数据读写方法，其中所述的系统包括：Flash模块，其包括无差别的第一数据存储区及第二数据存储区，用以每次上电进行数据读取和写入后，交替存储更新后的数据；数据变化记录区，用以在工作进程间歇期记录SRAM模块中的数据变化；地址指针区；SRAM模块，其包括数据区，用以在正常工作时，进行数据的读取与写入；标志位，用以表示该地址的数据是否改变。采用该种结构的数据存储系统及基于该系统的数据读写方法，与现有技术相比，不存在工艺技术壁垒，在国内具备大规模生产的可行性，并具备低成本优势，不需要外接大容量电容或电池，降低了外围电路的复杂性和成本，有利于实现方案的低成本和微型化。

Description

数据存储系统及基于该系统的数据读写方法
技术领域
本发明涉及数据处理技术领域，尤其涉及存储系统，具体是指一种数据存储系统及基于该系统的数据读写方法。
背景技术
传统存储技术中，SRAM存储器具有快速读写特性，但不具备非易失性；Flash或EEPROM具备非易失性，读取速度也较快，但写入速度通常较慢。
目前的数据存储和读取数据的常用的手段有如下几点：
现有技术1)采用铁电存储器(FRAM)作为存储单元，与Flash和EEPROM等传统的非易失性内存技术比较，铁电存储器具有更高的写入速度，可以同时满足。
现有技术1)的缺点：FRAM的价格昂贵，不利于低成本方案的实现，而且国内多数代工厂不具备铁电工艺。
现有技术2)利用EEPROM/Flash和SRAM结合的技术手段，上电时将EEPROM的数据载入到SRAM，有电工作时，SRAM中的数据参与读写过程，下电时将SRAM中的全部数据回写入EEPROM/Flash。
现有技术2)的缺点：检测到下电后启动回写过程，由于数据全部回写，故时间较长，耗电较多，为了满足回写所需的电量，需要外接大容量电容或电池，增加了外围电路的复杂性和成本，不利于低成本方案的实现，也不利于方案的微型化。而且，电池的使用寿命是有限的。
发明内容
本发明的目的是克服了上述现有技术的缺点，提供了一种不需要外接大容量电容或电池、降低了外围电路的复杂性和成本的数据存储系统及基于该系统的数据读写方法。
为了实现上述目的，本发明的数据存储系统及基于该系统的数据读写方法具有如下构成：
该数据存储系统，其主要特点是，所述的系统包括：
Flash模块，其包括：
第一数据存储区以及与所述的第一数据存储区相同的第二数据存储区，用以每次上电进行数据读取和写入后，交替存储更新后的数据；
数据变化记录区，用以在工作进程间歇期，检测SRAM模块的数据区中的某地址的标志位是否为0，如果为0，则将标志位为0的地址内存放的数据及该地址均写入该数据变化记录区；
地址指针区，用以在第一数据存储区更新数据后，改写地址指针区以使得地址指针区的地址指向第二数据存储区；以及在第二数据存储区更新数据后，改写地址指针区以使得地址指针区的地址指向第一数据存储区；
SRAM模块，其包括：
数据区，用以在正常工作时，进行数据的读取与写入；
标志位，用以每次向数据区的某地址写入数据时，系统比较该地址中原有数据与刚写入的数据是否相同，如果该地址中原有数据与刚写入的数据不相同，则将标志位修改为0；如果该地址中原有数据与刚写入的数据相同，则将标志位修改为1。
本发明还涉及一种数据存储及读取的方法，其主要特点是，所述的方法包括：
(1)系统上电后，根据所述的地址指针区的内容选择相应的数据存储区的数据加载至SRAM模块的数据区；
(2)检测数据变化记录区中的数据是否为空；
(3)如果所述的数据变化记录区中的数据为空，则结束检测；
(4)如果所述的数据变化记录区中的数据非空，则根据所述的数据变化记录区中的数据写入至相应的SRAM模块的数据区；
(5)擦除另一数据存储区的数据，并将所述的SRAM模块的数据区的数据写入该另一数据存储区；
(6)擦除地址指针区的地址指针，并改写地址指针区以使得地址指针区的地址指针指向该另一数据存储区；
(7)擦除数据变化记录区的数据。
进一步地，所述的步骤(7)之后还包括以下步骤：
(8)系统在每次向数据区的某地址写入数据时，比较该地址中原有数据与刚写入的数据是否相同；
(9)如果该地址中原有数据与刚写入的数据不相同，则将标志位修改为0，然后继续步骤(11)；
(10)如果该地址中原有数据与刚写入的数据相同，则将标志位修改为1，然后继续步骤(11)；
(11)在工作进程间歇期，所述的数据变化记录区遍历SRAM模块中的各个地址的标志位是否为0；
(12)如果某一地址的标志位为0，则将该标志位为0的地址与该地址内存储的数据均写入数据变化记录区；
(13)如果SRAM模块中所有的地址的标志位为1，则结束遍历。
更进一步地，所述的标志位为0的地址在所述的数据变化记录区占用两个地址，前一个地址用以存储该标志为0的地址，后一个地址用以存储该标志位为0的地址内存储的数据；
所述的将该标志位为0的地址与该地址内存储的数据均写入数据变化记录区，具体为：
将该标志为0的地址存储进所述的数据变化记录区的前一个地址，将该标志位为0的地址内存储的数据存储进所述的数据变化记录区的后一个地址。
再进一步地，所述的根据所述的数据变化记录区中的数据写入至相应的SRAM模块的数据区，具体包括以下步骤：
将所述的后一个地址中的数据写入至与前一个地址中存储的地址指向的SRAM模块的数据区中。
采用了该发明中的数据存储系统及基于该系统的数据读写方法，与现有技术相比，具有以下有益的技术效果：
1、与现有技术1)中的FRAM相比，不存在工艺技术壁垒，在国内具备大规模生产的可行性，并具备低成本优势。
2、与现有技术2)相比，不需要外接大容量电容或电池，降低了外围电路的复杂性和成本，有利于实现方案的低成本和微型化，同时由于不需要外接电池，增加了产品的使用寿命。
附图说明
图1为本发明的存储系统的结构示意图。
图2为本发明的数据存储及读取的方法的步骤示意图。
图3为本发明的异常掉电过程检测过程的步骤流程图。
具体实施方式
为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。
本发明的数据存储及读取的方法中主要利用两个无差别的Flash数据存储区，实现数据的存储及读取；当SRAM中的数据发生变化时，将发生变化的地址以及该地址内存储的数据一起存储至数据变化记录区，以保证掉电后，变化的数据不会丢失；而由于掉电后SRAM模块的数据丢失，在再一次上电后，系统会根据地址指针区的地址指针同步一数据存储区的数据至SRAM模块的数据区，且在同时根据数据变化记录区的数据修改SRAM模块的数据区中存储的数据，并将修改后的数据同步至某一数据存储区，以保证更新后的数据得到保存，且读取的数据为最新的数据。
本发明的数据存储系统及基于该系统的数据读写方法与现有技术相比，主要作出了如下的改进：
(1)利用两个无差别的Flash存储区：第一数据存储区101A和第二数据存储区101B，轮流存储数据，使得每次上电数据交换后，总有一个数据存储区能保存最新的数据。
(2)利用在工作间歇期，检测被修改的SRAM数据及其相应地址，将该SRAM区的数据和地址存入数据变化记录区102，用于在下次上电时恢复数据信息。由于Flash在写入前必须先进行区域擦除，故不适用于将改变的数据，直接写入第一数据存储区101A或第二数据存储区101B。
(3)地址指针区103，可用于设定上电后的Flash地址指针，确保每次上电过程，能够正确的轮换第一数据存储区101A和第二数据存储区101B的功能。
(4)数据变化标志位区202，用于区分该地址的数据是否被改变。在工作间歇期，读取该标志位，即可识别出该地址的数据是否被改变。
(5)电路仅需检测上电行为，进行Flash和SRAM的数据交换，无需检测掉电行为并作出相应数据交换动作。
在一种优选的实施方式中，该数据存储系统包括：
Flash模块，其包括：
第一数据存储区101A以及与所述的第一数据存储区101B相同的第二数据存储区，用以每次上电进行数据读取和写入后，交替存储更新后的数据；
数据变化记录区102，用以在工作进程间歇期，检测SRAM模块的数据区201中的某地址的标志位202是否为0，如果为0，则将标志位202为0的地址内存放的数据及该地址均写入该数据变化记录区102；
地址指针区103，用以在第一数据存储区101A更新数据后，改写地址指针区103以使得地址指针区103的地址指向第二数据存储区101B；以及在第二数据存储区101B更新数据后，改写地址指针区以使得地址指针区的地址指向第一数据存储区101A；
SRAM模块，其包括：
数据区201，用以在正常工作时，进行数据的读取与写入；
标志位202，用以每次向数据区201的某地址写入数据时，系统比较该地址中原有数据与刚写入的数据是否相同，如果该地址中原有数据与刚写入的数据不相同，则将标志位202修改为0；如果该地址中原有数据与刚写入的数据相同，则将标志位202修改为1。
在一种优选的实施方式中，本发明涉及的数据存储及读取的方法包括：
(1)系统上电后，根据所述的地址指针区的内容选择相应的数据存储区的数据加载至SRAM模块的数据区；
(2)检测数据变化记录区中的数据是否为空；
(3)如果所述的数据变化记录区中的数据为空，则结束检测；
(4)如果所述的数据变化记录区中的数据非空，则根据所述的数据变化记录区中的数据写入至相应的SRAM模块的数据区；
(5)擦除另一数据存储区的数据，并将所述的SRAM模块的数据区的数据写入该另一数据存储区；
上述步骤(1)至步骤(5)将更新的数据分别存储至SRAM模块的数据区201以及一数据存储区中；
(6)擦除地址指针区的地址指针，并改写地址指针区以使得地址指针区的地址指针指向该另一数据存储区；
(7)擦除数据变化记录区的数据。
在一种优选的实施方式下，当对SRAM中的数据进行改变时，需要同时同步至Flash模块的数据存储区中，因此所述的步骤(7)之后还包括以下步骤：
(8)系统在每次向数据区的某地址写入数据时，比较该地址中原有数据与刚写入的数据是否相同；
(9)如果该地址中原有数据与刚写入的数据不相同，则将标志位修改为0，然后继续步骤(11)；
(10)如果该地址中原有数据与刚写入的数据相同，则将标志位修改为1，然后继续步骤(11)；
(11)在工作进程间歇期，所述的数据变化记录区遍历SRAM模块中的各个地址的标志位是否为0；
(12)如果某一地址的标志位为0，则将该标志位为0的地址与该地址内存储的数据均写入数据变化记录区；
(13)如果SRAM模块中所有的地址的标志位为1，则结束遍历。
在一种更为优选的实施方式中，所述的标志位为0的地址在所述的数据变化记录区占用两个地址，前一个地址用以存储该标志为0的地址，后一个地址用以存储该标志位为0的地址内存储的数据；
所述的将该标志位为0的地址与该地址内存储的数据均写入数据变化记录区，具体为：
将该标志为0的地址存储进所述的数据变化记录区的前一个地址，将该标志位为0的地址内存储的数据存储进所述的数据变化记录区的后一个地址。
在一种优选的实施方式中，所述的根据所述的数据变化记录区中的数据写入至相应的SRAM模块的数据区，具体包括以下步骤：
将所述的后一个地址中的数据写入至与前一个地址中存储的地址指向的SRAM模块的数据区中。
电路内置两块存储器，FLASH具备非易失性，SRAM具备快速读写的特性。两者合理配合，则可同时实现非易失性和快速读写性能。
FLASH存储器可分为4个区域，分别为，第一数据存储区101A、第二数据存储区101B，数据变化记录区102，地址指针区103。SRAM存储器分为两个区域，数据区201和标志位区202。如图1。
以一个具体的实施示例来说明本发明的技术方案。
将初始化数据分别写入到第一数据存储区101A，第二数据存储区101B中，两个区域的数据是相同的，其中第一数据存储区101A和第二数据存储区101B的作用是无差别的，两者轮流存储数据。擦除Flash的数据变化记录区。地址指针区103根据实际需要写入相应数据，信息配置区主要是指针数据，用于设定上电后选择哪个区域的Flash数据载入SRAM模块中。
通常上电工作时，电路执行如下操作：
1)上电后，根据地址指针区的地址指针的设定，电路选择将第一数据存储区101A(也可能是第二数据存储区101B区，为了便于描述，假定本次上电后指针指向第一数据存储区101A区)中的数据载入SRAM模块的数据区201。
2)从数据变化记录区102的第一个地址开始，检测其中的数据是否为空。如果非空，则根据数据变化记录区102的数据，写入到相应的SRAM模块的数据区；如果为空，则结束检测。数据变化记录区102区中总是前一个地址存放SRAM的地址指针，后一个地址存放该SRAM地址的数据。写入SRAM时，即为将后一个地址的数据，写入到前一个地址中的数据所指向的SRAM地址。
前两项过程，完成了将最新的数据写入到SRAM模块的数据区中。
3)擦除第二数据存储区101B区，然后将SRAM中的数据写入到第二数据存储区101B区。该操作使得最新的数据被存储到第二数据存储区101B区。以本实施例中第一数据存储区101A区数据容量为256bytes，数据变化记录区102大于或等于512bytes为例，前三项过程的数据交换示例如图2。
4)擦除地址指针区103，重新改写地址指针，使得下次上电指向第二数据存储区101B区。
5)擦除数据变化记录区102，以便在之后的工作过程中，继续记录SRAM中的数据变化。
6)正常工作，数据的读出和写入都使用SRAM中的数据区201。
7)SRAM的数据位比Flash数据位多一位，该位作为标志位，故标志位202，与数据区201的寻址是相同的，相当于数据区的更高位增加了一个标志位，标志位数据默认为1。当电路正常工作时，每次电路向数据区201的某地址写入数据时，电路比较该地址中原有数据和写入数据是否相同；如果不同，则将标志位由1改为0，并将标志位随数据一起写入该地址；如果相同，则标志位仍保持为1。
8)工作进程间歇期，电路控制将SRAM区域的数据遍历读出，如检测到有地址区域中的标志位为0，代表该地址的数据发生了变化，需记录下地址；遍历完成后，将标志位为0的地址以及数据均写入Flash的数据变化记录102，每一个变化的数据占用两个地址区，前一个存放SRAM地址，后一个存放该地址内的数据。这样数据变化记录区102，记录了SRAM中数据的变化情况，以便在下一次上电时，恢复数据。
如图3所示，上电的数据交换过程，考虑了异常掉电情况。只有在所有数据交换完成后，地址指针区103的地址指针才会被修改，数据变化记录区102中的数据才会被擦除。在数据交换过程中，如果发生掉电，再次上电后，读取的仍是上次的数据区域，不会导致数据丢失。
采用了该发明中的数据存储系统及基于该系统的数据读写方法，与现有技术相比，具有以下有益的技术效果：
1、与现有技术1)中的FRAM相比，不存在工艺技术壁垒，在国内具备大规模生产的可行性，并具备低成本优势。
2、与现有技术2)相比，不需要外接大容量电容或电池，降低了外围电路的复杂性和成本，有利于实现方案的低成本和微型化，同时由于不需要外接电池，增加了产品的使用寿命。
在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限制性的。

Claims (5)

1.一种数据存储系统，其特征在于，所述的系统包括：
Flash模块，其包括：
第一数据存储区以及与所述的第一数据存储区相同的第二数据存储区，用以每次上电进行数据读取和写入后，交替存储更新后的数据；
数据变化记录区，用以在工作进程间歇期，检测SRAM模块的数据区中的某地址的标志位是否为0，如果为0，则将标志位为0的地址内存放的数据及该地址均写入该数据变化记录区；
地址指针区，用以在第一数据存储区更新数据后，改写地址指针区以使得地址指针区的地址指向第二数据存储区；以及在第二数据存储区更新数据后，改写地址指针区以使得地址指针区的地址指向第一数据存储区；
SRAM模块，其包括：
数据区，用以在正常工作时，进行数据的读取与写入；
标志位，用以每次向数据区的某地址写入数据时，系统比较该地址中原有数据与刚写入的数据是否相同，如果该地址中原有数据与刚写入的数据不相同，则将标志位修改为0；如果该地址中原有数据与刚写入的数据相同，则将标志位修改为1。
2.一种基于权利要求1所述的存储系统实现数据存储及读取的方法，其特征在于，所述的方法包括：
(1)系统上电后，根据所述的地址指针区的内容选择相应的数据存储区的数据加载至SRAM模块的数据区；
(2)检测数据变化记录区中的数据是否为空；
(3)如果所述的数据变化记录区中的数据为空，则结束检测；
(4)如果所述的数据变化记录区中的数据非空，则根据所述的数据变化记录区中的数据写入至相应的SRAM模块的数据区；
(5)擦除另一数据存储区的数据，并将所述的SRAM模块的数据区的数据写入该另一数据存储区；
(6)擦除地址指针区的地址指针，并改写地址指针区以使得地址指针区的地址指针指向该另一数据存储区；
(7)擦除数据变化记录区的数据。
3.根据权利要求2所述的数据存储及读取的方法，其特征在于，所述的步骤(7)之后还包括以下步骤：
(8)系统在每次向数据区的某地址写入数据时，比较该地址中原有数据与刚写入的数据是否相同；
(9)如果该地址中原有数据与刚写入的数据不相同，则将标志位修改为0，然后继续步骤(11)；
(10)如果该地址中原有数据与刚写入的数据相同，则将标志位修改为1，然后继续步骤(11)；
(11)在工作进程间歇期，所述的数据变化记录区遍历SRAM模块中的各个地址的标志位是否为0；
(12)如果某一地址的标志位为0，则将该标志位为0的地址与该地址内存储的数据均写入数据变化记录区；
(13)如果SRAM模块中所有的地址的标志位为1，则结束遍历。
4.根据权利要求3所述的数据存储及读取的方法，其特征在于，所述的标志位为0的地址在所述的数据变化记录区占用两个地址，前一个地址用以存储该标志为0的地址，后一个地址用以存储该标志位为0的地址内存储的数据；
所述的将该标志位为0的地址与该地址内存储的数据均写入数据变化记录区，具体为：
将该标志为0的地址存储进所述的数据变化记录区的前一个地址，将该标志位为0的地址内存储的数据存储进所述的数据变化记录区的后一个地址。
5.根据权利要求4所述的数据存储及读取的方法，其特征在于，所述的根据所述的数据变化记录区中的数据写入至相应的SRAM模块的数据区，具体包括以下步骤：
将所述的后一个地址中的数据写入至与前一个地址中存储的地址指向的SRAM模块的数据区中。
CN201511029383.6A 2015-12-31 2015-12-31 数据存储系统及基于该系统的数据读写方法 Active CN105653208B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511029383.6A CN105653208B (zh) 2015-12-31 2015-12-31 数据存储系统及基于该系统的数据读写方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511029383.6A CN105653208B (zh) 2015-12-31 2015-12-31 数据存储系统及基于该系统的数据读写方法

Publications (2)

Publication Number Publication Date
CN105653208A CN105653208A (zh) 2016-06-08
CN105653208B true CN105653208B (zh) 2018-09-14

Family

ID=56490214

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511029383.6A Active CN105653208B (zh) 2015-12-31 2015-12-31 数据存储系统及基于该系统的数据读写方法

Country Status (1)

Country Link
CN (1) CN105653208B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126436A (zh) * 2016-08-24 2016-11-16 成都三零嘉微电子有限公司 长寿命式ic卡及其数据处理方法
CN106648982B (zh) * 2016-12-15 2019-12-20 宁波迦南智能电气股份有限公司 一种电能表掉电保护数据存贮方法
CN109933291B (zh) * 2019-03-20 2022-05-06 浪潮商用机器有限公司 一种sram数据的处理方法、装置、设备及存储介质
CN111596863B (zh) * 2020-05-20 2023-04-07 歌尔科技有限公司 一种数据读取方法、装置、设备及可读存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887753A (zh) * 2010-07-09 2010-11-17 中国科学技术大学苏州研究院 异构存储系统及其使用的高速缓存优化方法
CN103019620A (zh) * 2012-11-30 2013-04-03 中国科学院上海技术物理研究所 基于闪存-sram流水线的存储电路系统
CN103914393A (zh) * 2014-04-11 2014-07-09 四川华拓光通信股份有限公司 一种基于mcu的flash不丢失更新存储方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100816761B1 (ko) * 2006-12-04 2008-03-25 삼성전자주식회사 낸드 플래시 메모리 및 에스램/노어 플래시 메모리를포함하는 메모리 카드 및 그것의 데이터 저장 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101887753A (zh) * 2010-07-09 2010-11-17 中国科学技术大学苏州研究院 异构存储系统及其使用的高速缓存优化方法
CN103019620A (zh) * 2012-11-30 2013-04-03 中国科学院上海技术物理研究所 基于闪存-sram流水线的存储电路系统
CN103914393A (zh) * 2014-04-11 2014-07-09 四川华拓光通信股份有限公司 一种基于mcu的flash不丢失更新存储方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
FLASH存储器在电力数据采集终端中的应用;韩朋哲;《自动化与仪器仪表》;20090125;第58-59页 *

Also Published As

Publication number Publication date
CN105653208A (zh) 2016-06-08

Similar Documents

Publication Publication Date Title
CN101169751B (zh) 具有闪存设备的系统及其数据恢复方法
CN105653208B (zh) 数据存储系统及基于该系统的数据读写方法
CN100424655C (zh) 快闪存储器管理方法
CN101957796B (zh) 存储系统及信息处理设备
CN109783004A (zh) 数据储存装置与存储器装置的数据处理方法
CN104699413B (zh) 数据管理方法、存储器存储装置及存储器控制电路单元
CN101162608B (zh) 闪存的存储块的标识方法
CN102135942B (zh) 一种存储设备中实现损耗均衡的方法及存储设备
CN103377152A (zh) 固态硬盘的写操作控制方法及写操作装置
CN101963891A (zh) 数据存储处理方法与装置、固态硬盘系统与数据处理系统
CN102043727A (zh) 恢复固态硬盘映射表的方法及其装置
CN101782875B (zh) 存储设备和数据存储方法
CN104572478A (zh) 数据存取方法和数据存取装置
CN104360958A (zh) 基于块保留区替换的坏块管理系统及管理方法
CN109977034A (zh) 数据储存装置以及非挥发式存储器操作方法
CN102576332A (zh) 电力中断管理
CN102572330A (zh) 一种液晶电视机Flash芯片的数据读取、写入和擦除的方法
CN103996412A (zh) 一种用于智能卡非易失性存储器的掉电保护方法
CN105339910A (zh) 在混合驱动器中的虚拟nand容量扩展
CN103593296B (zh) 数据储存方法、存储器控制器与存储器储存装置
CN104317671A (zh) 一种提升非易失存储使用寿命的掉电数据保存恢复算法
CN104714894A (zh) 一种分层的基于随机映射的相变内存磨损均衡方法及系统
CN102981977A (zh) 一种可延长flash使用寿命的数据存储方法
CN104166627B (zh) 一种基于单片机的nand‑flash写操作方法
CN102981970A (zh) 闪存管理方法和系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 214135 -6, Linghu Avenue, Wuxi Taihu international science and Technology Park, Wuxi, Jiangsu, China, 180

Patentee after: China Resources micro integrated circuit (Wuxi) Co., Ltd

Address before: No.180-22, Linghu Avenue, Taihu International Science and Technology Park, Wuxi, Jiangsu 214135

Patentee before: WUXI CHINA RESOURCES SEMICO Co.,Ltd.

CP03 Change of name, title or address