CN105637587A - 通过选择两种写入顺序来改善差分预见读取模式的读取速度的在数据贮存装置中贮存数据的系统和方法 - Google Patents

通过选择两种写入顺序来改善差分预见读取模式的读取速度的在数据贮存装置中贮存数据的系统和方法 Download PDF

Info

Publication number
CN105637587A
CN105637587A CN201480054800.XA CN201480054800A CN105637587A CN 105637587 A CN105637587 A CN 105637587A CN 201480054800 A CN201480054800 A CN 201480054800A CN 105637587 A CN105637587 A CN 105637587A
Authority
CN
China
Prior art keywords
data
order
wordline
page
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201480054800.XA
Other languages
English (en)
Inventor
M.拉瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SanDisk Corp
SanDisk Technologies LLC
Original Assignee
SanDisk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SanDisk Corp filed Critical SanDisk Corp
Publication of CN105637587A publication Critical patent/CN105637587A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5646—Multilevel memory with flag bits, e.g. for showing that a "first page" of a word line is programmed but not a "second page"
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5648—Multilevel memory programming, reading or erasing operations wherein the order or sequence of the operations is relevant

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种可以在数据贮存装置中进行的方法，包括选择写入次序以用于将被写入到非易失性存储器的块的一字线组的数据。所述数据被组织为根据逻辑页地址次序而排序的页。所述写入次序从至少第一次序或区别于所述第一次序的第二次序中选择。根据所述第一次序写入的在所述非易失性存储器中贮存的数据具有随字线物理地址的升高的值而降低的逻辑页地址。方法还包括根据所述选择的写入次序将所述数据写入到所述字线组并且贮存指示所述选择的写入次序的标志值。

Description

通过选择两种写入顺序来改善差分预见读取模式的读取速度的在数据贮存装置中贮存数据的系统和方法
技术领域
本公开一般地涉及将数据写入到数据贮存装置中的存储器中。
背景技术
非易失性数据贮存装置——诸如通用串行总线(USB)闪速存储器装置或可拆卸的贮存卡已经允许数据和软件应用程序的增大的可携带性。闪速存储器装置可以通过在每个闪速存储器单元中贮存多个位而增强数据贮存密度。例如，多级单元(MLC)闪速存储器装置通过贮存每单元3位、每单元4位或者更多来提供升高的贮存密度。尽管升高每单元位的数量并且减少装置特征尺寸可以升高存储器装置的贮存密度，但贮存在存储器装置处的数据的误码率也可能升高。从上部的(upper)邻近单元到正被读取的非易失性存储器的具体单元的交叉耦合效应导致具体单元的阈值电压的偏移。偏移的量取决于被编程到上部的邻近单元的状态。例如，如果较高的电压值被编程到上部的邻近单元中，偏移的量也较高。差分预见(DifferentialLookAhead,DLA)是提供对抗偏移的对策的一种读取模式。在DLA读取模式中，读取下一字线，并且下一字线的数据被用于补偿交叉耦合效应。使用DLA模式读取对于需要高可靠性的应用以及高密度存储器装置来说是有利的。当在DLA模式中读取时，可以提供对交叉耦合效应和偏移的对策，用DLA模式读取由于所进行的额外的操作(例如额外的读取操作和计算)而可能具有升高的延迟。
发明内容
包括具有顺序的逻辑地址的页的数据当被贮存在非易失性存储器处时可以被重新排序。重新排序数据使能(例如，以逻辑地址次序请求并取回的页)通过在感测具有较低的物理地址的字线之前感测具有较高的物理地址的字线来读取被顺序地读取的页。从较高编址的字线感测的数据可以被用于使用差分预见读取操作来改善邻近较低编址的字线的感测准确性。
可以为每个块贮存指示贮存在块中的数据是使用第一次序(例如，从顺序的逻辑地址次序重新排序)还是第二次序(例如，以顺序的逻辑地址次序)写入的标志。如果以子块粒度进行写入次序选择，可以贮存多个标志以用于每个块来指示贮存在块的每个部分中的数据的写入次序。
附图说明
图1是包括数据贮存装置的系统的具体示意性实施例的框图，该数据贮存装置被配置为贮存数据使得数据的逻辑页地址随字线物理地址的升高的值而降低；
图2是块以及对应于可以被包括在图1的数据贮存装置中的块的写入次序指示符的具体实施例的框图；
图3是贮存数据的方法的第一具体实施例的流程图；
图4是贮存数据的方法的第二具体实施例的流程图；
图5是贮存数据的方法的第三具体实施例的流程图；以及
图6是贮存数据的方法的第四具体实施例的流程图。
具体实施方式
参考图1，系统100的具体实施例包括耦接到主机装置130的数据贮存装置102。数据贮存装置102被配置为根据导致数据的逻辑页地址随字线物理地址的升高的值而降低的写入次序贮存数据以增强差分预见(DLA)模式的读取操作的读取效率。
主机装置130可以被配置为提供将贮存在非易失性存储器104处的诸如用户数据132的数据，或者请求将从非易失性存储器104读取的数据。例如，主机装置130可以包括移动电话、音乐播放器、视频播放器、游戏操纵台、电子书阅读器、个人数字助理(PDA)、诸如膝上型计算机或者笔记本计算机的计算机、任何其它电子装置或者其组合。主机装置130通过主机接口通信，其中该主机接口可以使能从非易失性存储器104的读取以及写入到非易失性存储器104。例如，主机装置130可以依照联合电子装置工程协会(JEDEC)行业规范来操作，该行业规范诸如通用闪速存储(UFS)主机控制器接口规范。作为其它示例，主机装置130可以依照一个或多个其它规范、诸如作为示意性示例的安全数字(SD)主机控制器规范来操作。主机装置130可以根据任何其它合适的通信协议与数据贮存装置102通信。
非易失性存储器104可以是非易失性闪速存储器，诸如NAND闪速存储器。非易失性存储器104可以包括多个块——诸如第一块(块1)140、第二块(块2)142、直到第N块(块N)144。每个块140-144包括贮存元件组——诸如多级单元(MLC)闪速存储器的具有物理地址“0”(WL0)150的第一字线和具有物理地址“1”(WL1)152的第二字线。尽管示出了两个字线(WL0、WL1)，但应理解的是，非易失性存储器104的每个块140-144包括多个字线并且通常包括多于两个示出的该字线。例如，非易失性存储器104可以包括多个擦除块(例如，1024擦除块)，并且每个擦除块可以包括多个字线(例如，128字线)。字线的每一个包括下部的页和上部的页。例如，第一字线150(WL0)包括下部的(lower)页156和上部的页157，并且第二字线152(WL1)包括下部的页158和上部的页159。
数据贮存装置102可以被配置为作为嵌入式存储器耦接到主机装置130，作为示意性示例，该嵌入式存储器诸如(弗吉尼亚州阿灵顿市的JEDEC固态技术协会的商标)和eSD。为了说明，数据贮存装置102可以对应于eMMC(嵌入式多媒体卡)装置。作为另一示例，数据贮存装置102可以是存储器卡，该存储器卡诸如安全数字卡、卡、miniSDTM卡(特拉华州威明顿市的SD-3CLLC的商标)、多媒体卡TM(MMCTM)卡(弗吉尼亚州阿灵顿市的JEDEC固态技术协会的商标)或者(CF)卡(加利福尼亚州苗比达市的SanDisk公司的商标)。数据存储装置102可以依照JEDEC行业规范操作。例如，数据存储装置102可以依照JEDECeMMC规范、JEDEC通用闪速存储(UFS)规范、一个或多个其它规范或其组合操作。
控制器120被配置为从主机装置130接收数据和指令并且将数据发送到主机装置130。控制器120还被配置为将数据和命令发送到非易失性存储器104并且从非易失性存储器104接收数据。例如，控制器120被配置为发送数据和写入命令以指导非易失性存储器104将数据贮存到具体地址。作为另外的示例，控制器120被配置为发送读取命令以从非易失性存储器104的具体地址读取数据。
数据贮存装置102包括一个或多个存储器裸芯，如包括非易失性存储器104的代表性的存储器裸芯103所示。存储器裸芯103还包括DLA标志锁存器160、数据锁存器162、诸如状态机的控制电路164、写入电路108和读取电路110。读取电路110可以将诸如代表性的第一电压(VI)112和代表性的第二电压(V2)114的多个电压施加到选择的字线。
控制器120包括写入次序引擎122。写入次序引擎122被配置为确定用于将被写入到非易失性存储器104的块的一字线组的数据的写入次序。例如，用户数据132可以被组织为根据逻辑页地址次序排序的页，包括对应于第一逻辑块地址(LBA1)181的第一页(页1)171，对应于第二逻辑块地址(LBA2)182的第二页(页1)172、对应于第三逻辑块地址(LBA3)183的第三页(页3)173、和对应于第四逻辑块地址(LBA4)184的第四页(页4)174。LBA可以以顺序的逻辑页地址次序，其中第一LBA181具有在逻辑页地址次序中的LBA181-184的最早的(最低的)地址，并且第四LBA184具有在逻辑页地址次序中的LBA181-184的最新的(最高的)地址。
写入次序引擎122包括写入次序选择器124，该写入次序选择器124被配置为从至少第一次序126或区别于第一次序126的第二次序128中选择写入次序。例如，在使用第一次序126作为选择的写入次序贮存数据之后，贮存的数据的页的逻辑页地址随字线物理地址的升高的值而降低。为了说明，用户数据132根据第一次序126贮存在WL0150和WL1152中。WL0150贮存对应于第三LBA183的第三页173以及对应于第四LBA184的第四页174，并且WL1151贮存对应于第一LBA181的第一页171以及对应于第二LBA182的第二页172。因此，随着字线物理地址从0(即，WL0150)升高到1(即，WL1152)，贮存的数据的逻辑页地址从LBA3和LBA4降低到LBA1和LBA2。
相对于第一次序126，使用第二次序128作为选择的写入次序贮存数据导致贮存的数据的页的逻辑页地址随字线物理地址的升高的值而升高。为了说明，用户数据132可以被贮存在WL0150和WL1152中，其中第一页171和第二页172在WL0150中，并且其中第三页173和第四页174在WL1151中。因此，随着字线物理地址从0(即，WL0150)升高到1(即，WL1152)，贮存的数据的逻辑页地址从LBA1和LBA2升高到LBA3和LBA4。
控制器120可以被配置为指导非易失性存储器104根据选择的写入次序将数据写入到一字线组。关于下面的表1-3提供控制器写入指令的顺序的示例。控制器120还可以配置为贮存指示选择的写入次序的标志值。为了说明，非易失性存储器104可以贮存一组写入次序标志190。写入次序标志190可以包括用于每个块140-144的一个或多个标志。写入次序标志190的每一个的值可以指示相应的块是使用第一次序126(例如，标志值＝0)还是第二次序128(例如，标志值＝1)编程。尽管在非易失性存储器104中示出写入次序标志190，控制器120可以将写入次序标志190复制到控制器存储器(例如，随机存取存储器(RAM))并且在非易失性存储器104处更新写入次序标志190以用于当数据贮存装置102断电时的持久贮存。可以提供一个或多个写入次序标志以用于非易失性存储器104的每个块，诸如关于图3进一步详细描述的。
在读取操作期间，第一命令可以由控制器120发出并且发送到存储器裸芯103以使得进行DLA读取，以根据对应于一个或多个其它贮存元件的状态的DLA标志数据(例如，对于每个贮存元件，标志数据指示该贮存元件的上部的近邻的状态)从目标字线读取数据。例如，控制器120可以将指示下部的页156、上部的页157或两者的第一命令发送到存储器裸芯103。为了说明，控制器120可以发送指示下部的页156将被读取的第一命令。在存储器裸芯103处的控制电路164(例如，状态机)可以响应于第一命令，通过使得读取电路110读取第二字线152并且将感测数据从第二字线152加载到数据锁存器162而启动读取操作。控制电路164还可以使得对数据锁存器162中的数据进行一个或多个逻辑操作以产生复制到DLA标志锁存器160中的标志数据。控制电路164可以使得读取电路110根据DLA模式通过对于第一字线150的每个贮存元件选择来自在将第一电压112施加到第二字线152的同时读取第一字线150的结果或者来自在将第二电压114施加到第二字线152的同时读取第一字线150的结果，而读取目标字线(例如，下部的页156)。选择可以基于DLA标志锁存器160中的数据的相应的位。控制电路164可以被配置为引起来自读取第一字线150的将被发送到控制器120的结果。
因为在DLA模式中读取每个字线使用基于贮存在具有下一最高的字线物理地址的邻近字线处的数据的DLA标志数据，因此当作为顺序的LBA请求数据时，根据第一次序126排序数据可以改善DLA效率。每个请求的页的数据可以被用于填入DLA标志数据以用于将被读取的下一字线。控制器120可以发送命令到存储器裸芯103以使得进行DLA读取以使用当目标字线被读取时在DLA标志锁存器160现有的标志数据从目标字线读取数据。在该情况中，邻近目标字线的下一字线已经被读取并且被用于填入DLA标志锁存器160并且从而响应于读取目标字线的命令不被再次读取。
例如，控制器120可以发送指示下部的页156、上部的页157或两者的命令到存储器裸芯103。为了说明，控制器120可以使用当前的标志数据发送指示上部的页157将被读取的命令。在存储器裸芯103处的控制电路164可以响应于命令以使得读取电路110根据DLA模式读取目标字线(例如，上部的页157)。控制电路164可以使得读取电路110对于第一字线150的每个贮存元件选择，对应于基于DLA标志锁存器160中的数据的相应的位将第一电压112或第二电压114的一个施加到第二字线152而同时从第一字线150读取数据的读取结果。控制电路164可以被配置为基于数据锁存器162中的数据填入DLA标志锁存器160并且使得来自读取第一字线150的结果被发送到控制器120。
对于第一字线150的DLA读取，可以基于从第二字线152读取的数据产生标志数据。从第二字线152读取的数据可能已经在数据锁存器162中。例如，在2位每单元(BPC)实现方式中，其中贮存元件状态对应于“11”(擦除状态)、“10”(状态A)、“00”(状态B)或“01”(状态C)，其中“xy”指示上部的页位“y”以及下部的页位“x”，对于每个贮存元件的标志可以被产生为标志＝(上部的页位)XOR(下部的页位)。其它示例包括标志＝(下部的页位)、标志＝(NOT(上部的页位))AND(下部的页位)、或标志＝(上部的页位)OR(下部的页位)。
在操作期间，可以从主机装置130接收写入请求133。主机装置130可以以逻辑地址顺序发送用户数据132作为第一页171、第二页172、第三页173和第四页174。写入次序引擎122可以选择写入次序以用于接收的用户数据132，该写入次序诸如第一次序126或第二次序128。
如果选择的写入次序是第一次序126，写入次序引擎122可以通过将一系列写入命令发送到存储器裸芯103使得用户数据132被贮存为使得，具有较低的LBA的页位于具有较高的物理地址的字线处，并且具有较高的LBA的页位于具有较低的物理地址的字线处(如将在下面进一步详细描述的)，而重新排序用户数据132。控制电路164可以使得写入电路108处理接收的写入命令。
在贮存用户数据132之后，数据贮存装置102可以从主机装置130接收读取请求134，其指示将被读取的一系列LBA，匹配LBA1、LBA2、LBA3和LBA4的LBA次序。响应于读取请求134，数据贮存装置102可以从非易失性存储器104取回数据并且可以将结果数据132作为顺序请求的页171-174提供到主机装置130。
控制器120可以访问写入次序标志190以确定贮存在第一块140处的用户数据132是根据第一次序126还是第二次序128贮存。响应于确定第一块140中的用户数据132根据第一次序126贮存，控制器120可以发出第一读取命令以读取下部的页158和上部的页159而不使用DLA模式，以将读取数据(第一页171和第二页172)返回到主机装置130。可替换地，如果WL1152不是第一块140中的最高编址的字线，可以感测下一字线(例如，WL2(未示出))以填入DLA标志锁存器160，接着使用DLA模式读取WL1152。
从第二字线WL1152读取的数据还被处理以产生DLA标志数据。例如，从第二字线WL1152读取的数据可以被贮存在数据锁存器162中。在将数据从第二字线WL1152被贮存在数据锁存器162之后，数据可以被处理以产生DLA标志。例如，逻辑操作可以被施加到贮存在数据锁存器162中的每个值(例如，对应于每个MLC单元值的一对位)，以确定相应的贮存元件是否具有被定义为“高”电压值或者为“低”电压值的阈值电压。被指示为对应于高电压的值可以用逻辑"1"值(例如，标志设置到"1")指定，并且对应于低电压的值可以用逻辑"0"值(例如，标志设置到"0")指定。因此，从第二字线WL1152读取，并且被贮存在数据锁存器162中的数据可以被处理以便于产生DLA标志数据。每个DLA标志对应于非易失性存储器104中的具体单元并且指示该具体单元是贮存高电压值(例如，“1”的标志值)还是低电压值(例如，“0”的标志值)。产生的标志数据(例如，二进制数据)可以被写入到DLA标志锁存器160。因此，DLA标志锁存器160包括多个标志(例如，多个位)，其中每个位指示对应于字线(例如第二字线152(WL1))中的各个单元的高电压值或低电压值。
在标志已经贮存在DLA标志锁存器160之后，使用DLA模式从WL0读取第三页173和第四页174。为了说明，可以在将第一电压到第二字线152的同时的第一时间时读取第三页173(例如，下部的页156)以产生第一感测数据。此后，在将第二电压施加到第二字线152的同时的第二时间时读取第三页173以产生第二感测数据。例如，可以在将第一电压112施加到第二字线152的同时(在第一时间时)读取第三页173以产生第一感测数据，并且之后，可以在将第二电压114施加到第二字线152的同时(在第二时间时)读取第三页173以产生第二感测数据。取决于贮存在DLA标志锁存器160中的标志的值，对于第一字线150的每个单元，选择第一感测数据或第二感测数据以确定第一页数据。例如，如果对应于字线中的具体单元的标志指示高电压值，则使用对应于在将高电压值(例如，VI(112))施加到第二字线152的第一感测的数据的同时读取下部的页156。可替换地，如果DLA标志锁存器160中的标志对应于低电压值，则使用在将较低电压(例如电压V2(114))施加到第二字线152产生的第二感测的数据的同时读取下部的页156。一旦已经确定第三页173，第三页173被提供到主机装置130。第四页174可以以关于第三页173所述的类似的方式从第一字线150的上部的页157读取。
通过根据第一次序126贮存顺序的数据，使用DLA模式读取顺序的数据通过使用响应于第一请求而读取的数据来填入DLA标志锁存器160来减少字线读取的次数。然后当响应于下一个顺序的请求而读取数据时使用DLA标志锁存器160。相比于响应于数据请求而读取字线以及再次读取字线以产生用于邻近字线的DLA标志数据，可以使用字线的单个读取来实现用于下一读取的读取数据以及填入DLA标志锁存器160。因此，由于每个字线的读取的减少的次数，使用上述方法的访问时间被至少部分改善。
尽管关于贮存和取回用户数据132描述了数据贮存装置102的操作，但应理解的是，控制器120被配置为以改善当从块顺序地读取页时的读取效率的方式将数据写入到块140-144中的至少一些。一块的各页可以在写入时间时被重新排序为非顺序次序，但是当顺序地请求数据时可以以完全顺序的次序读取。因为当以如上所述的DLA模式读取时可以以顺序的次序读取页，因此，控制器120可以以从非易失性存储器104读取数据的次序将读取数据发送到主机装置130而不需要控制器120在读取时间时重新排序数据。
表1示出了用于使用如上关于图1所述的DLA模式的顺序的读取的页的“最优的”次序。尽管表1的示例对应于在具有四个字线的块中的2-位每单元(2-BPC)MLC实现方式，但是本公开的系统和方法可适用于具有任何数量的字线的块。
下部的页 上部的页
字线3 页0 页1
字线2 页2 页3
字线1 页4 页5
字线0 页6 页7
表1
表1中示出的数据次序的“最优的”读取顺序可以避免DLA模式中的重复读取以改善DLA效率，如在以下示例中提供。
1.控制器120发送“读取页0”命令
2.存储器裸芯103感测字线3下部的页一次(当读取最后的字线(即，在块中具有最高的字线物理地址的字线)时，可以不使用DLA)
3.控制器120读出页0数据(并且存储器裸芯103在数据锁存器162中保留副本)
4.控制器120发送"读取页1"命令
5.存储器裸芯103感测字线3上部的页一次
6.控制器120读出页1数据(并且存储器裸芯103在数据锁存器162中保留副本)
7.处理字线3数据(页0和1)以产生移动到DLA标志锁存器160的DLA标志
8.控制器120发送"读取页2"命令
9.存储器裸芯103感测字线2下部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
10.控制器120读出页2数据(并且存储器裸芯103在数据锁存器162中保留副本)
11.控制器120发送"读取页3"命令
12.存储器裸芯103感测字线2上部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
13.控制器120读出页3数据(并且存储器裸芯103在数据锁存器162中保留副本)
14.处理字线2数据(页2和3)以产生移动到DLA标志锁存器160的DLA标志
15.控制器120发送"读取页4"命令
16.存储器裸芯103感测字线1下部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
17.控制器120读出页4数据(并且存储器裸芯103在数据锁存器162中保留副本)
18.控制器120发送"读取页5"命令
19.存储器裸芯103感测字线1上部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
20.控制器120读出页5数据(并且存储器裸芯103在数据锁存器162中保留副本)
21.处理字线1数据(页4和5)以产生移动到DLA标志锁存器160的DLA标志
22.控制器120发送"读取页6"命令
23.存储器裸芯103感测字线0下部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
24.控制器120读出页6
25.控制器120发送"读取页7"命令
26.存储器裸芯103感测字线0上部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
27.控制器120读出页7
在以上示例中，每一页在序列中仅被感测一次(并且每个字线被感测两次，一次用于字线处下部的页以及一次用于字线处上部的页)，并且在控制器120中接收页的次序是顺序的(从最低的页编号到最高的页编号)使得每一页当到达时可以由控制器120发送出到主机装置130。在控制器130中不需要额外的RAM缓冲来实现“最优的”DLA效率。
当将页写入到块时，控制器120可以创建表1中所示的页的布置。写入次序，或者写入命令的顺序，可以取决于非易失性存储器104使用的具体编程方案。如果非易失性存储器按次序(从最低的物理字线地址到最高的物理字线地址)编程字线，则在写入时间期间的如下的页的写入顺序可以产生表1的布置。
控制器120发送"写入页6"命令
控制器120发送"写入页7"命令
控制器120发送"写入页4"命令
控制器120发送"写入页5"命令
控制器120发送"写入页2"命令
控制器120发送"写入页3"命令
控制器120发送"写入页0"命令
控制器120发送"写入页1"命令
如果非易失性存储器104使用无序的编程方案，诸如“LM”编程方案，可以调节写入顺序以实现表1的布置。在表2中示出LM-型存储器中的页编程顺序的示例。
下部的页 上部的页
字线3 第6写入的页 第8写入的页
字线2 第4写入的页 第7写入的页
字线1 第2写入的页 第5写入的页
字线0 第1写入的页 第3写入的页
表2
当使用表2的LM写入次序时的在写入时间期间用于产生表1的布置的页的写入顺序为：
1.控制器120发送"写入页6"命令
2.控制器120发送"写入页4"命令
3.控制器120发送"写入页7"命令
4.控制器120发送"写入页2"命令
5.控制器120发送"写入页5"命令
6.控制器120发送"写入页0"命令
7.控制器120发送"写入页3"命令
8.控制器120发送"写入页1"命令
在2BPC实现方式中使用LM模式，实现表1的布置的用于四条线的块的页写入次序被表示为{6，4，7，2，5，0，3，1}。以下伪代码对应于用于具有任何数量的字线的块的一般化的页写入次序。
N＝块中页的数量
下部的页＝N-2
发送"写入页#下部的页"命令
下部的页＝下部的页-2
发送"写入页#下部的页"命令
上部的页＝N-1
发送"写入页#上部的页"命令
当(下部的页！＝0)时进行{
下部的页＝下部的页-2
发送"写入页#下部的页"命令
上部的页＝上部的页-2
发送"写入页#上部的页"命令
}
发送"写入页1"命令
表1的页的“最优的”DLA布置不是唯一的“最优的”DLA布置。表3示出了另外的DLA“最优的”布置。
下部的页 上部的页
字线3 页1 页0
字线2 页3 页2
字线1 页5 页4
字线0 页7 页6
表3
使用表3的布置，就DLA效率而言的“最优的”读取顺序为：
1.控制器120发送"读取页0"命令
2.非易失性存储器104感测字线3上部的页一次(DLA不被用在"最后的"字线中)
3.控制器120读出页0数据(并且数据锁存器162贮存副本)
4.控制器120发送"读取页1"命令
5.非易失性存储器104感测字线3下部的页一次(DLA不用在"最后的"字线中)
6.控制器120读出页1数据(并且数据锁存器162贮存副本)
7.处理字线3数据(页0和1)以产生贮存在DLA标志锁存器160中的DLA标志
8.控制器120发送"读取页2"命令
9.非易失性存储器104感测字线2上部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
10.控制器120读出页2数据(并且数据锁存器162贮存副本)
11.控制器120发送"读取页3"命令
12.非易失性存储器104感测字线2下部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
13.控制器120读出页3数据(并且数据锁存器162贮存副本)
14.处理字线2数据(页2和3)以产生贮存在DLA标志锁存器160中的DLA标志
15.控制器120发送"读取页4"命令
16.非易失性存储器104感测字线1上部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
17.控制器120读出页4数据(并且数据锁存器162贮存副本)
18.控制器120发送"读取页5"命令
19.非易失性存储器104感测字线1下部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
20.控制器120读出页5数据(并且数据锁存器162贮存副本)
21.处理字线1数据(页4和5)以产生贮存在DLA标志锁存器160中的DLA标志
22.控制器120发送"读取页6"命令
23.非易失性存储器104感测字线0上部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
24.控制器120读出页6
25.控制器120发送"读取页7"命令
26.非易失性存储器104感测字线0下部的页两次，根据其相应的DLA标志选择用于每个单元的感测结果
27.控制器120读出页7
用于使用表3的布置的非LM块的写入次序为：
控制器120发送"写入页7"命令
控制器120发送"写入页6"命令
控制器120发送"写入页5"命令
控制器120发送"写入页4"命令
控制器120发送"写入页3"命令
控制器120发送"写入页2"命令
控制器120发送"写入页1"命令
控制器120发送"写入页0"命令
该次序与“自然”次序相反。换句话说，在该情况中，控制器120可以以完全相反的次序写入页。
用于实现表3的布置的LM块的写入次序为：
控制器120发送"写入页7"命令
控制器120发送"写入页5"命令
控制器120发送"写入页6"命令
控制器120发送"写入页3"命令
控制器120发送"写入页4"命令
控制器120发送"写入页1"命令
控制器120发送"写入页2"命令
控制器120发送"写入页0"命令
以下伪代码一般化以上LM布置写入次序到具有任何数量的字线的块：
N＝块中页的数量
下部的页＝N-1
发送"写入页#下部的页"命令
下部的页＝下部的页-2
发送"写入页#下部的页"命令
上部的页＝N-2
发送"写入页#上部的页"命令
当(下部的页！＝1)时进行{
下部的页＝下部的页-2
发送"写入页#下部的页"命令
上部的页＝上部的页-2
发送"写入页#上部的页"命令
}
发送"写入页0"命令
表1和表3中描述的布置不是唯一的“最优的”DL块布置。块的每个字线可以贮存{页i，页i+l}布置或者{页i+l，页i}布置，而不干扰块布置的DLA-最优性。每个字线布置可以独立于所有其它字线而确定。DLA-最优的块布置的数量为2WL，其中WL是块中字线的数量。对于这些2WL布置的每一个存在唯一的相应的非LM写入次序以及唯一的相应的LM写入次序。
从DLA-最优性的角度来说，所有的2WL可能最优的块布置都是同等最优的。但是，表1和表3的布置可能较易实现，因为每个字线的页的重复的模式促进用于写入顺序逻辑和用于读取顺序逻辑的简化的代码。尽管理论上表1和表3的布置在效率上是相等的，表1和表3的布置的实际实现方式可能就复杂度、成本和/或一个或多个其它因素而言而不相同。
尽管关于2-BPC实现方式进行描述，但是以上原理也可以应用到使用DLA的3-BPC实现方式。在3-BPC实现方式中，“最优的”写入次序取决于从(3！)WL＝6WL个可用的可替换的最优的块布置中选出字线中的哪个页布置并且还取决于实现的编程计划(例如，线性、粗调-精调等)。
用于控制器以非顺序次序(相比于以默认顺序次序写入块)写入块的任何额外的实际开销相比于整体写入持续期间可以被忽略。闪速写入操作可以具有成百上千微秒的量级的持续期间，而可以在纳秒中在控制器中的处理器处进行将写入的下一页的数量的确定。例如，实现方式可以使用写入顺序的重复模式(如用以上用于表1和表3的布置的伪代码所示)或可以使用将"自然"或默认顺序次序转化为DLA-最优的非顺序次序的查找表。相比于整体块写入时间可以忽略对应于将写入的下一页的确定的延迟。因此，本公开中所述的方法可以被用于增强读取性能而没有对于写入性能的可检测的损失(或者非常少的损失)。
数据贮存装置102可以实现"基于块的闪速管理系统"，其中由数据贮存装置102采用的逻辑到物理地址映射具有将块尺寸的逻辑实体映射到块尺寸的物理实体的映射操作的性质。块中的页地址的确定由其它方法而不由逻辑到物理映射表进行。例如，物理块中的物理页地址可以由预定的规则确定，诸如物理页数量等于逻辑块中的逻辑页数量。该特性的暗示在于：共享共同的物理块的所有的物理页具有在逻辑地址空间中相互靠近的逻辑地址(主机看到的地址)并且在其间不存在缝隙。类似操作可以实现在基于元-块的管理系统中，该基于元-块的管理系统使用基于块的系统，该基于块的系统将元-块尺寸的逻辑实体映射到元-块尺寸的物理实体。(元-块可以由位于不同的存储器平面或存储器裸芯中的多个块构成，该多个块被当做单个大块一起处理)。
除了存储器的主要区域以外，非易失性存储器104可以包括缓存或缓冲区域(例如，“二进制缓存”、“更新区域”、“中间贮存”等)以缓存或缓冲从主机装置130进入的输入流。这样的缓存或缓冲使得控制器120能够控制将新到达的数据从缓冲器区域复制到主要区域中的时间和次序。进入数据可以首先贮存在这样的缓冲器区域中。如果在缓冲器区域中存在不充足的可用容量，可以进行一些"清扫"活动。例如，缓冲器区域中的数据的一部分可以被移动到主要区域以在缓冲器区域中腾出空间以接收新的数据。在继续操作期间，该新的数据变为"较旧的数据"并且可能也被移动到主要区域中以为更加新的数据腾出空间。
还可能的是，数据被移动到主要区域中而不需要被写入两次(即，不需要被首先写入到缓冲器区域并且在之后被写入到主要区域)。这例如可能在当进入数据是“精细地布置的”(例如，数据被顺序地布置为作为页尺寸的整数倍的大块)时发生。这样精细地布置的数据可以在达到时被顺序地贮存到之前清空的缓冲器块。一旦缓冲器块填满，缓冲器块可以被标记为“主要区域块”，从而将该数据从缓冲器区域移动到主要区域而不需要实际地再次写入数据。该示例提供了非易失性存储器104的缓冲器区域和主要区域之间的物理界限如何不需要被固定并且可以动态地改变的说明，其中物理块可能不同的区域之间移动(例如，可以在数据贮存装置102的寿命上一次或多次地将在缓冲器区域中的块重新指定为在主要区域中，和/或将在主要区域中的块可以重新指定为在缓冲器区域中)。
从缓冲器区域清除数据到主要区域可以作为“背景操作”(即，当非易失性存储器104否则为闲置时进行的内务操作，其中不服务主机命令)进行。在背景操作期间从缓冲器区域清除数据可以通过提高进入数据可能被缓冲的可能性而不进行干预的清除操作以为进入数据腾出空间而改善数据贮存装置102对未来的进入数据的响应性。另外的常见的背景操作是主要区域自身的“清扫”活动。经过时间，主要区域可能变为碎片化的，导致相比于未碎片化的存储器在处理某种类型的操作中的降低的效率。主要区域的背景清扫可以改善系统性能和响应性。
在基于块的闪速管理实现方式中，对于能够以DLA-最优的次序在其主要区域中写入块的数据贮存装置102，数据贮存装置102可能在数据贮存装置102开始写入块时需要访问块的全部内容。例如，非易失性存储器104可以仅允许以顺序的字线次序将数据写入到块。在这样的示例中，可以被写入在块1140中的第一字线是WL0150。但是，表1和表3中示出的DLA-最优的次序指定WL0包含最高编号的页(例如，在表1和表3的四字线示例中的页6和页7)。在该示例中，当块的编程开始确保整个块可以以DLA-最优的布置被写入时，控制器120应具有对将被写入到块的最高编号的页的访问。
在其中将数据从缓冲区域复制或者移动到非易失性存储器104的主要区域中的目的地块之前、数据贮存装置102将所有的进入数据贮存到缓冲区域中的实现方式中，将被写入到目的地块的所有数据在主要区域的其它块中或在缓冲器区域中已经是可用的。
但是，主要区域的一些块可以贮存进入数据，而不需要在写入时使所有数据对控制器120可用。例如，数据贮存装置120可以检测“精细地布置的”数据的输入流何时被接收并且贮存到缓冲器区域的块中。数据贮存装置120可以指定块作为主要区域的部分而不将数据写入到第二块。因此，非易失性存储器104的主要区域可以包括以DLA-最优的布置贮存数据的块以及不以DLA-最优的布置贮存数据的其它块。
数据贮存装置102可以被配置为从非DLA-最优的布置将非易失性存储器104中贮存的数据改变到DLA-最优的布置。例如，数据贮存装置102可以被配置为在主要区域上进行"清扫"背景操作以重新布置主要区域的块中的数据。例如，数据贮存装置102可以将数据从以非DLA最优的布置贮存数据的主要区域中的块复制到其它主要区域中的块。在该情况中，控制器120可以采用本公开的方法以编程目的地块来以DLA-最优的布置贮存数据。
作为另外的示例，数据贮存装置102可以被配置为当缓冲的数据不是“精细地布置的”时，进行缓冲器区域的“清扫”操作。数据可以完全位于缓冲器区域(但是不是“精细地布置的”)中或者数据可以分布并且部分位于主要区域中并且部分在缓冲器区域中(或在多个不同的缓冲器区域中)。
控制器120可以使用写入次序标志190来跟踪非易失性存储器104中哪个块是DLA-最优化的以及非易失性存储器104中哪个块不是DLA-最优化的。尽管在非易失性存储器104的专用部分中描述写入次序标志190，但是在其它实现方式中，每个块140-144可以具有元数据的一个或多个位(例如，在块的“标头”、“控制数据”、“管理数据”或类似名称的字段中)，该一个或多个位被分配为指示块是否以DLA-最优的布置贮存数据(诸如块是使用第一次序126(例如，DLA-最优的)还是使用第二次序(例如，非DLA-最优的)被写入)的写入次序标志。写入次序标志可以在写入整块的时间被写入。为了避免需要当每次访问块以用于读取时从块读取元数据，多个主要区域块的标志可以被组合为由控制器120维持的一个压缩的表(例如，写入次序标志190)，使得该表指示所有块的正确的状态。该表可以存于用于非易失性贮存的非易失性存储器104，并且也可以在初始化期间(例如，在上电期间)缓存到可由控制器120访问的RAM。写入次序标志190的表可以以与维持其它存储器管理表(例如，地址映射的表和写入/擦除周期计数的表)类似的方式维持。
当控制器120将顺序地从块读取数据(例如，响应于指示顺序的LBA181-184的读取请求134)时，控制器120可以读取用于贮存将被读取的数据的块的相应的写入次序标志。如果写入次序标志指示块被写入为DLA-最优的，则控制器120可以使得以顺序的LBA次序读取请求的页并且使用DLA模式，当从下一字线读取数据时使用来自使用的一个字线的数据填入DLA标志锁存器160。如果写入次序标志指示块不被写入为DLA-最优的，则控制器120可以以非顺序的LBA次序(为了获得DLA效率，但是需要控制器120在将数据发送到主机装置130之前重新排序读取数据)读取块，或者控制器120可以使用较低效率的DLA方法顺序地读取块。
在一些实现方式中，控制器120可以被配置为根据最优的DLA次序写入块的一个或多个部分(而不是以最优的DLA次序写入整个块)并且根据最优的DLA次序读取块的一个或多个部分。例如，控制器120可以实现基于组的闪速管理系统，其中进行逻辑到物理地址映射以将页的逻辑组映射到页的物理组，其中一组页包括多于单个页但是少于整块。在组尺寸等于块的一半(或如果使用元-块，则元-块的一半，)的实现方式中，存在每块两组。当块的写入开始并且不是块的所有数据都完全可用、但是第一组(例如，块的第一半)完全可用时，控制器120可以排序块的第一半的页，忽略块的第二半的排序。在该情况中，元数据可以包含多个写入次序标志，包括指示第一半的写入次序的第一标志和指示第二半的写入次序的第二标志。
图2示出了块240的第一实施例201和块240的第二实施例202。在第一实施例201中，整个块240根据DLA-最优的写入次序(例如，图1的第二次序126)被写入或者根据非DLA-最优的写入次序(例如，图1的第二次序128)被写入。块写入次序指示符204指示块240是否根据DLA-最优的写入次序被写入(或可替换地，指示使用写入次序126、128的哪个以将数据贮存到块240)。在数据贮存装置仅支持两个写入次序(例如，第一次序126和第二次序128)的实现方式中，块写入次序指示符可以是单个位。
在第二实施例202中，块240具有可以根据DLA-最优的写入次序(例如，图1的第二次序126)被写入的或者可以根据非DLA-最优的写入次序(例如，图1的第二次序128)被写入的第一部分242。块240具有可以根据DLA-最优的写入次序(例如，图1的第二次序126)被写入的或者可以根据独立于第一部分242的写入次序的非DLA-最优的写入次序(例如，图1的第二次序128)被写入的第二部分244。第一部分写入次序指示符206可以指示当写入第一部分242(例如，DLA-最优的或非DLA-最优的)时使用的第一写入次序，并且第二部分写入次序指示符208可以指示当写入第二部分242时使用的第二写入次序。部分写入次序指示符206和208的每一个可以是单个位。可选地，写入次序指示符204可以指示整个块240作为单元的次序。例如，写入次序指示符204可以是指示第一部分242中的第一字线组和第二部分244中的第二字线组是否使用相同的写入次序被写入的标志值。可替换地，写入次序指示符204可以是指示整个块是否使用DLA-最优的次序被写入的标志值。在一些实现方式中，如果设置了写入次序指示符204，也设置了其它指示符206、208。
在使用第二实施例202的数据贮存装置102的实现方式中，在控制器120顺序地读取整块240之前，控制器120可以检验相应的标志(指示符204-208)并且根据以下逻辑动作。如果块写入次序指示符204指示DLA-最优的次序(例如，第一次序128)，则控制器120可以如上所述顺序地读取整个块240。否则，如果对应于第一部分242的第一部分块写入指示符206指示DLA-最优的次序，则控制器120可以顺序地读取第一部分242，否则控制器120可以非顺序地或者根据非最优的DLA方法读取第一部分242。此外，如果对应于第二部分244的第二部分块写入指示符208指示DLA-最优的次序，控制器120可以顺序地读取第二部分244，否则控制器120可以非顺序地或者根据非最优的DLA方法读取第二部分244。
作为另外的示例，当控制器120将仅顺序地读取块240的一半(例如，第一部分242或第二部分244)时，控制器120可以仅检查标志的相应的一半(例如，相应的部分写入次序指示符206或208)并且根据标志值读取半块部分。
存在可以具有相等功能的半块标志的其它布置。例如，如果整块指示符204被设置，则其它两个指示符206和208的值可以被忽略。作为另外的示例，替代于使用对应于页的组的标志，标志可以被分配给每个页以指示该页是否能够受益于DLA读取。这样的等效布置在本公开的范围中。
类似地，本公开不限于整块或半块组。可以实现任何其他尺寸的组。作为示意性示例，块可以被逻辑地分区为四个组，每个组是块的四分之一，并且每个组具有相应的标志位或写入次序指示符。此外，较高级别的标志可以被用于指示整块的以及每一个半块的写入次序。
以上方法在基于块的闪速管理系统中是有益的，因为基于块的闪速管理的本质提供以DLA-最优的次序写入块的机会。可以以DLA-最优的次序贮存数据的多个块可能取决于主机的数据贮存装置的用量，并且可能取决于闪速管理系统使用的具体处理。在以主机的相对随机的写入的用量的情况中，期望的是块的重要的部分可以被输入到DLA-最优的次序以用于在读取操作期间的增强的性能。
除了上述基于块的和基于组的实现方式以外，本公开的技术可以应用于基于页的闪速存储器系统，其中由系统采用的逻辑到物理地址映射具有将页尺寸的(或页尺寸的部分)逻辑实体映射到页尺寸的(或页尺寸的部分)物理实体的映射操作的性质。该性质的暗示在于：在这样的系统中一般上不存在对页的相对位置的限制。例如，共享共同的逻辑块的两个逻辑页可以映射到位于不同的物理块中的两个物理页，并且位于两个不同的逻辑块中的两个逻辑页可以映射到共享共同的物理块的两个物理页。
在这样的系统中，大多数物理块包含对应于不同的逻辑块的页，从而减少了从单个块顺序地读取数据的页的概率。在图1的数据贮存装置102的基于页的管理实现方式中，控制器120可以在主要区域清扫期间和/或在缓冲器区域清扫期间将一些块带入DLA-最优的次序并且重新布置一个或多个块的内容以包含相同的逻辑块的页。例如，数据可以被识别为倾向于以顺序次序读取以及由于超过进行数据重新布置和重新排序的性能和功率消耗成本的数据重新布置和重新排序而提供用于增强的DLA读取的预测的效率增益。
图3示出了贮存数据的方法300的具体实施例。方法300可以在包括控制器和非易失性存储器的存储器装置——诸如图1的数据贮存装置102中进行。
在302处，选择写入次序以用于将被写入到非易失性存储器的块的一字线组的数据。数据被组织为根据逻辑页地址次序而排序的页。写入次序从至少第一次序或区别于第一次序的第二次序中选择。根据第一次序写入的在非易失性存储器中贮存的数据具有随字线物理地址的升高的值而降低的逻辑页地址。例如，图1的写入次序选择器122可以选择第一次序126或第二次序128。根据第一次序126写入的贮存在非易失性存储器104中的数据具有随字线物理地址的升高的值而降低的逻辑页地址，诸如用户数据132，从贮存在WL0150处的LBA3183和LBA4184降低到贮存在WL1152处的LBA1和LBA2。根据第二次序、诸如第二次序128写入的在非易失性存储器中贮存的数据可以具有随字线物理地址的升高的值而升高的逻辑页地址。
在304处，根据选择的写入次序将数据写入到字线组。例如，可以至少部分基于当选择写入次序时具有将贮存在字线组中的页的最高的逻辑页地址的数据页是否可用于控制器来选择第一次序。作为另外的示例，数据在包括从存储器的一个或多个其它块读取数据并且根据选择的写入次序写入数据的背景操作期间被写入。块还可以包括根据第二选择的写入次序可编程的第二字线组。例如，块可以对应于具有在第一部分242中的第一字线组和在第二部分244中的第二字线组的图2的块240。
在306处，贮存指示选择的写入次序的标志值。例如，标志值可以贮存在图1的写入次序标志190中和/或可以对应于图2的写入次序指示符204-208的一个或多个。
图4示出了贮存数据的方法400的另外的具体实施例。方法400可以在包括控制器和非易失性存储器的存储器装置——诸如图1的数据贮存装置102中进行。
在402处，选择第一写入次序以用于将被写入到对应于非易失性存储器的块的第一部分的第一字线组的第一数据。例如，对应于块的第一部分的第一字线组可以对应于图2的第一部分242。第一数据被组织为根据逻辑页地址次序排序的页，诸如图1的用户数据132的LBA1-4。从至少第一次序或区别于第一次序的第二次序(诸如图1的第一次序126和第二次序128)中选择第一写入次序。
在404处，根据第一写入次序将第一数据写入到字线组，并且在406处，贮存指示第一写入次序的第一标志值。例如，第一标志值可以对应于图2的第一部分写入次序指示符206并且可以作为图1的写入次序标志190的一部分贮存。
在408处，可以接收将贮存在对应于块的第二部分的第二字线组中的第二数据。例如，对应于块的第二部分的第二字线组可以对应于图2的第二部分244。在410处，选择第二写入次序以用于第二数据。从至少第一次序或第二次序、诸如从图1的第一次序126或第二次序128中选择第二写入次序。
在412处，根据第二写入次序将第二数据写入到第二字线组，并且在414处，贮存指示第二写入次序的第二标志值。例如，第二标志值可以对应于图2的第二部分写入次序指示符208并且可以作为图1的写入次序标志190的一部分贮存。在一些实现方式中，也可以贮存指示第一字线组和第二字线组是否使用相同的写入次序(诸如图2的块写入次序指示符240)被写入的第三标志值。
图5示出了贮存数据的方法500的另外的具体实施例。方法500可以在包括控制器和非易失性存储器的存储器装置——诸如图1的数据贮存装置102中进行。
在502处，读取对应于非易失性存储器的具体块的第一部分的第一标志值。第一标志值指示第一数据是否根据第一次序或根据第二次序贮存在第一部分中。例如，图1的控制器120可以从非易失性存储器104中的写入次序标志190或者从贮存在控制器RAM中的写入次序标志190的副本读取第一标志值。第一标志值可以对应于图2的第一部分写入次序指示符206。
在404处，基于第一标志值根据第一读取次序或第二读取次序读取第一数据。第一次序可以对应于随字线物理地址的升高的值而降低的逻辑页地址，并且第一读取次序可以对应于以降低的字线物理地址的次序的感测字线。第二次序可以对应于随字线物理地址的升高的值而升高的逻辑页地址，并且第二读取次序可以对应于以升高的字线物理地址的次序的感测字线。
为了说明，当第一次序126对应于诸如表1或表3中的贮存的数据的DLA-最优的布置时，第一读取次序可以包括从具有最高的字线物理地址的字线(例如，表1中的字线3)读取上部的和下部的页，接着从具有第二高的字线物理地址的字线(例如，表1中的字线2)读取上部的和下部的页，继续顺序地读取较低编址的字线(例如，表1中的字线1、字线0)。当第二次序128对应于贮存的数据的非DLA-最优的布置时，第二读取次序可以包括从具有最低的字线物理地址的字线(例如，表1中的字线0)读取上部的和下部的页，接着顺序地升高字线物理地址(例如，字线1、字线2和字线3)。
在506处，读取对应于具体块的第二部分的第二标志值。第二标志值指示第二数据是否根据第一次序或根据第二次序贮存在第二部分中。例如，图1的控制器120可以从非易失性存储器104中的写入次序标志190或从贮存在控制器RAM中的写入次序标志190的副本读取第二标志值。第二标志值可以对应于图2的第二部分写入次序指示符208。在508处，基于第二标志值根据第一读取次序或第二读取次序读取第二数据。
图6示出了贮存数据的方法600的另外的具体实施例。方法600可以在包括控制器和非易失性存储器的存储器装置——诸如图1的数据贮存装置102中进行。
在602处，接收组织为根据逻辑页地址次序排序的页的数据。例如，数据可以对应于根据LBA181-184排序的图1的用户数据132。
在604处，数据被贮存到非易失性存储器。非易失性存储器包括块，诸如图1的第一块140。根据写入次序贮存数据使得当在贮存的页的块逻辑页地址的一字线组中贮存页时以其中贮存页的字线的物理地址的升高的值降低。
在606处，从第一具体字线读取第一数据，诸如WL1152的下部的页158和上部的页159。在608处，从字线组的第二具体字线读取第二数据。第二具体字线邻近第一具体字线并且具有比第一具体字线更低的字线物理地址，诸如WL0150。
在610处，读取第二数据包括在将第一电压(例如，第一电压112)施加到第一具体字线的同时的第一时间时感测第二数据以产生用于贮存第二数据的位的第二具体字线的贮存元件的每一个的第一感测的数据。读取第二数据还包括在将第二电压(例如，第二电压114)施加到第一具体字线的同时的第二时间时感测第二数据以产生用于贮存第二数据的位的第二具体字线的贮存元件的每一个的第二感测的数据，在612处。第二电压不同于第一电压。
在614处，对于贮存元件的每一个，基于第一数据选择第一感测的数据或第二感测的数据。例如，读取第一数据可以包括感测第一具体字线并且将标志贮存在锁存器中，诸如DLA标志锁存器160。标志可以根据第一具体字线的感测而设置。每个标志可以对应于第二具体字线的贮存元件。基于第一数据选择第一感测的数据或第二感测的数据可以包括对于第二具体字线的贮存元件的每一个，基于在锁存器中的相应的标志的值选择第一感测的数据或第二感测的数据。
尽管这里描述的各种组件被示出为块组件并且以一般的术语描述，但是这样的组件可以包括一个或多个微处理器、状态机或被配置为使能图1的数据贮存装置102重新排序数据以改善进行DLA操作中的效率的其它电路。例如，控制器120可以表示物理组件——诸如硬件控制器、状态机、逻辑电路或其它结构——以使能图1的数据贮存装置102重新排序数据以增强DLA操作。
控制器120可以使用被编程为进行如这里所述的DLA操作的微处理器或微控制器实现。在具体实施例中，控制器120包括执行贮存在非易失性存储器104处的指令的处理器。可替换地或此外，由处理器执行的可执行的指令可以贮存在不是非易失性存储器104的一部分的单独的存储器位置处，诸如在只读存储器(ROM)处。
在具体实施例中，数据贮存装置102可以实现在被配置为选择性地耦接到一个或多个外部装置的便携性装置中。但是，在其它实施例中，数据贮存装置102可以附接到或者嵌入到一个或多个主机装置中，诸如在主机通信装置的外壳中。例如，数据贮存装置102可以在封装的设备中，该设备诸如无线电话、个人数字助理(PDA)，游戏装置或操纵台、便携性导航装置或使用内部非易失性存储器的其它装置。在具体实施例中，数据贮存装置102可以包括非易失性存储器——诸如三维(3D)存储器、闪速存储器(例如，NAND、NOR、多级单元(MLC)、分裂位线NOR(DINOR)存储器、AND存储器、高耦合系数(HiCR)、非对称无接触晶体管(ACT)或其它闪速存储器)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、只读存储器(ROM)、一次可编程存储器(OTP)或任何其它类型的存储器。
这里所述的实施例的说明意欲提供对各种实施例的一般理解。可以从本公开利用并且得到其它实施例，使得可以在不脱离本公开的范围的情况下作出结构化和逻辑替换和改变。本公开意欲覆盖各种实施例的任意和所有的后来的改编或变化。
上述主题被认为是示意性的，而不是限制性的，并且所附权利要求意欲覆盖落入本公开的范围中的所有这样的修改、增强和其它实施例。因此，到法律所允许的最大程度，本发明的范围应由以下权利要求及其等价物的最宽可允许的解释所确定，并且不应被前述详细的描述所局限或限制。

Claims (24)

1.一种方法，包括：
在包括控制器和非易失性存储器的存储器装置中，进行：
选择用于将被写入到所述非易失性存储器的块的一字线组的数据的写入次序，其中所述数据被组织为根据逻辑页地址次序而排序的页，其中所述写入次序从至少第一次序或区别于所述第一次序的第二次序中选择，并且其中根据所述第一次序写入的在所述非易失性存储器中贮存的数据具有随字线物理地址的升高的值而降低的逻辑页地址；
根据所选择的写入次序将所述数据写入到所述字线组；并且
贮存指示所选择的写入次序的标志值。
2.如权利要求1所述的方法，其中所述块还包括根据第二选择的写入次序而可编程的第二字线组。
3.如权利要求1所述的方法，其中根据所述第二次序写入的在所述非易失性存储器中贮存的数据具有随字线物理地址的升高的值而升高的逻辑页地址。
4.如权利要求1所述的方法，其中至少部分基于当选择所述写入次序时将贮存在所述字线组中的具有页的最高逻辑页地址的数据页是否对所述控制器可用而选择所述第一次序。
5.如权利要求1所述的方法，其中在包括从所述存储器的一个或多个其它块读取所述数据并且根据所选择的写入次序写入所述数据的背景操作期间写入所述数据。
6.一种方法，包括：
在包括控制器和非易失性存储器的存储器装置中，进行：
选择第一写入次序以用于将被写入到对应于所述非易失性存储器的块的第一部分的第一字线组的第一数据，其中所述第一数据被组织为根据逻辑页地址次序排序的页，并且其中从至少第一次序或区别于所述第一次序的第二次序中选择所述第一写入次序；
根据所述第一写入次序将所述第一数据写入到所述字线组；
贮存指示所述第一写入次序的第一标志值；
选择第二写入次序以用于将贮存在对应于所述块的第二部分的第二字线组中的第二数据，其中从至少所述第一次序或所述第二次序中选择所述第二写入次序；
根据所述第二写入次序将所述第二数据写入到所述第二字线组；以及
贮存指示所述第二写入次序的第二标志值。
7.如权利要求6所述的方法，还包括贮存指示是否使用所述相同的写入次序来写入所述第一字线组和所述第二字线组的第三标志值。
8.一种方法，包括：
在包括控制器和非易失性存储器的存储器装置中，进行：
读取对应于所述非易失性存储器的具体块的第一部分的第一标志值，其中所述第一标志值指示是根据第一次序还是根据第二次序来贮存了第一数据在所述第一部分中；
基于所述第一标志值根据第一读取次序或第二读取次序读取所述第一数据；
读取对应于所述具体块的第二部分的第二标志值，其中所述第二标志值指示是根据所述第一次序还是根据所述第二次序来贮存了第二数据在所述第二部分中；以及
基于所述第二标志值根据所述第一读取次序或所述第二读取次序读取所述第二数据。
9.如权利要求8所述的方法，其中所述第一次序对应于随字线物理地址的升高的值而降低的逻辑页地址，并且其中所述第一读取次序对应于以降低的字线物理地址的次序而感测字线。
10.如权利要求9所述的方法，其中所述第二次序对应于随字线物理地址的升高的值而升高的逻辑页地址，并且其中所述第二读取次序对应于以升高的字线物理地址的次序而感测字线。
11.一种方法，包括：
在包括控制器和非易失性存储器的存储器装置中，进行：
接收组织为根据逻辑页地址次序排序的页的数据；
将所述数据贮存到所述非易失性存储器，其中所述非易失性存储器包括块，并且其中根据写入次序贮存所述数据，使得当在所述贮存的页的块逻辑页地址的一字线组中贮存所述页时随其中贮存所述页的字线的物理地址的升高的值而降低；
从第一具体字线读取第一数据；以及
从所述字线组的第二具体字线读取第二数据，其中所述第二具体字线邻近所述第一具体字线，并且具有比所述第一具体字线更低的字线物理地址，并且其中读取所述第二数据包括：
在将第一电压施加到所述第一具体字线的同时的第一时间时感测所述第二数据，以产生用于贮存所述第二数据的位的所述第二具体字线的每一个贮存元件的第一感测的数据；
在将第二电压施加到所述第一具体字线的同时的第二时间时感测所述第二数据，以产生用于贮存所述第二数据的位的所述第二具体字线的每一个贮存元件的第二感测的数据，其中所述第二电压不同于所述第一电压；以及对于每一个贮存元件，基于所述第一数据选择所述第一感测的数据或所述第二感测的数据。
12.如权利要求11所述的方法，其中读取所述第一数据包括感测所述第一具体字线并且将标志贮存在锁存器中，其中根据所述第一具体字线的感测而设置所述标志，并且其中每个标志对应于所述第二具体字线的贮存元件，并且其中基于所述第一数据选择所述第一感测的数据或所述第二感测的数据包括对于所述第二具体字线的每一个贮存元件，基于在所述锁存器中的相应标志的值来选择所述第一感测的数据或所述第二感测的数据。
13.一种数据贮存装置，包括：
控制器；以及
非易失性存储器，
其中所述控制器被配置为选择用于将被写入到所述非易失性存储器的块的一字线组的数据的写入次序，所述数据被组织为根据逻辑页地址次序排序的页；指导所述非易失性存储器根据所选择的写入次序将所述第一数据写入到所述字线组；并且贮存指示所选择的写入次序的标志值，
其中所述写入次序从至少第一次序或区别于所述第一次序的第二次序中选择，并且
其中根据所述第一次序写入的在所述非易失性存储器中贮存的数据具有随字线物理地址的升高的值而降低的逻辑页地址。
14.如权利要求13所述的数据贮存装置，其中所述块还包括根据第二选择的写入次序而可编程的第二字线组。
15.如权利要求13所述的数据贮存装置，其中根据所述第二次序写入的在所述非易失性存储器中贮存的数据具有随字线物理地址的升高的值而升高的逻辑页地址。
16.如权利要求13所述的数据贮存装置，其中所述控制器被配置为至少部分基于当选择所述写入次序时将贮存在所述字线组中的具有页的最高逻辑页地址的数据页是否对所述控制器可用而选择所述第一次序。
17.如权利要求13所述的数据贮存装置，其中在包括从所述非易失性存储器的一个或多个其它块读取所述数据以及根据所选择的写入次序写入所述数据的背景操作期间写入所述数据。
18.一种数据贮存装置，包括：
控制器；以及
非易失性存储器，
其中所述控制器被配置为选择第一写入次序以用于将被写入到对应于所述非易失性存储器的块的第一部分的第一字线组的第一数据，并且选择第二写入次序以用于将被写入到对应于所述块的第二部分的第二字线组的第二数据，其中所述第一写入次序和所述第二写入次序从至少第一次序或区别于所述第一次序的第二次序中选择，并且
其中所述控制器还被配置为贮存指示所述第一写入次序的第一标志值以及指示所述第二写入次序的第二标志值。
19.如权利要求18所述的数据贮存装置，其中所述控制器还被配置为贮存指示是否使用所述相同的写入次序来写入所述第一字线组和所述第二字线组的第三标志值。
20.一种数据贮存装置，包括：
包括多个块的存储器；以及
控制器，其中所述控制器被配置为读取对应于所述非易失性存储器的具体块的第一部分的第一标志值，所述第一标志值指示是根据第一次序还是根据第二次序来贮存了第一数据在所述第一部分中，并且其中所述控制器还被配置为读取对应于所述具体块的第二部分的第二标志值，所述第二标志值指示是根据所述第一次序还是根据所述第二次序来贮存第二数据在所述第二部分中。
21.如权利要求20所述的数据贮存装置，其中所述第一次序对应于随字线物理地址的升高的值而降低的逻辑页地址，并且其中所述第一读取次序对应于以降低的字线物理地址的次序而感测字线。
22.如权利要求21所述的数据贮存装置，其中所述第二次序对应于随字线物理地址的升高的值而升高的逻辑页地址，并且其中所述第二读取次序对应于以升高的字线物理地址的次序而感测字线。
23.一种数据贮存装置，包括：
控制器；以及
非易失性存储器，
其中所述控制器被配置为接收组织为根据逻辑页地址次序排序的页的数据，并且将所述数据贮存到所述非易失性存储器，其中所述非易失性存储器包括块，并且其中根据写入次序贮存所述数据，使得当在所述贮存的页的块逻辑页地址的一字线组中贮存所述页时随其中贮存所述页的字线的物理地址的升高的值而降低，其中所述控制器还被配置为从第一具体字线读取第一数据并且从所述字线组的第二具体字线读取第二数据，其中所述第二具体字线邻近所述第一具体字线，并且具有比所述第一具体字线更低的字线物理地址，并且其中读取所述第二数据包括：
在将第一电压施加到所述第一具体字线的同时的第一时间时感测所述第二数据，以产生用于贮存所述第二数据的位的所述第二具体字线的每一个贮存元件的第一感测的数据；
在将第二电压施加到所述第一具体字线的同时的第二时间时感测所述第二数据，以产生用于贮存所述第二数据的位的所述第二具体字线的每一个贮存元件的第二感测的数据，其中所述第二电压不同于所述第一电压；以及对于每一个贮存元件，基于所述第一数据选择所述第一感测的数据或所述第二感测的数据。
24.如权利要求23所述的数据贮存装置，其中读取所述第一数据包括感测所述第一具体字线并且将标志贮存在锁存器中，其中根据所述第一具体字线的感测而设置所述标志，并且其中每个标志对应于所述第二具体字线的贮存元件，并且其中基于所述第一数据选择所述第一感测的数据或所述第二感测的数据包括对于所述第二具体字线的每一个贮存元件，基于在所述锁存器中的相应标志的值来选择所述第一感测的数据或所述第二感测的数据。
CN201480054800.XA 2013-10-09 2014-10-08 通过选择两种写入顺序来改善差分预见读取模式的读取速度的在数据贮存装置中贮存数据的系统和方法 Pending CN105637587A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/049,587 US20150098271A1 (en) 2013-10-09 2013-10-09 System and method of storing data in a data storage device
US14/049,587 2013-10-09
PCT/US2014/059608 WO2015054338A1 (en) 2013-10-09 2014-10-08 System and method of storing data in a data storage device with a selection of two writing orders in order to improve the reading speed of a differential look ahead reading mode.

Publications (1)

Publication Number Publication Date
CN105637587A true CN105637587A (zh) 2016-06-01

Family

ID=52117966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480054800.XA Pending CN105637587A (zh) 2013-10-09 2014-10-08 通过选择两种写入顺序来改善差分预见读取模式的读取速度的在数据贮存装置中贮存数据的系统和方法

Country Status (3)

Country Link
US (1) US20150098271A1 (zh)
CN (1) CN105637587A (zh)
WO (1) WO2015054338A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538332A (zh) * 2017-03-06 2018-09-14 旺宏电子股份有限公司 与非门闪存的读取方法
CN113327637A (zh) * 2020-02-28 2021-08-31 西部数据技术公司 通过避免线放电而具有改进读取性能的数据存储

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9208077B1 (en) * 2014-05-30 2015-12-08 Avago Technologies General Ip (Singapore) Pte. Ltd. Forced map entry flush to prevent return of old data
JP6476661B2 (ja) * 2014-08-29 2019-03-06 ブラザー工業株式会社 通信機器
KR20160104389A (ko) * 2015-02-26 2016-09-05 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9728262B2 (en) * 2015-10-30 2017-08-08 Sandisk Technologies Llc Non-volatile memory systems with multi-write direction memory units
US9721652B2 (en) 2015-11-17 2017-08-01 Sandisk Technologies Llc State dependent sensing for wordline interference correction
US10102145B1 (en) * 2015-12-07 2018-10-16 Seagate Technology Llc Out of order LBA processing
US20180114477A1 (en) * 2016-09-25 2018-04-26 Fusao Ishii Sequence and timing control of writing and rewriting pixel memories with substantially lower data rate
US20180095884A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Mass storage cache in non volatile level of multi-level system memory
TWI701553B (zh) * 2017-03-01 2020-08-11 旺宏電子股份有限公司 反及閘快閃記憶體的讀取方法
TWI657450B (zh) * 2017-03-01 2019-04-21 旺宏電子股份有限公司 反及閘快閃記憶體的讀取方法
US10082975B1 (en) * 2017-03-02 2018-09-25 Micron Technology, Inc. Obfuscation-enhanced memory encryption
KR102617411B1 (ko) * 2018-08-31 2023-12-26 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR20200056533A (ko) * 2018-11-14 2020-05-25 삼성전자주식회사 맵 스케줄링을 수행하기 위한 스토리지 장치 및 그것을 포함하는 전자 장치
TWI688956B (zh) * 2019-08-28 2020-03-21 群聯電子股份有限公司 記憶體控制方法、記憶體儲存裝置及記憶體控制電路單元
CN112445418B (zh) * 2019-09-05 2023-02-24 群联电子股份有限公司 存储器控制方法、存储器存储装置及存储器控制电路单元
US11442666B2 (en) 2020-11-17 2022-09-13 Western Digital Technologies, Inc. Storage system and dual-write programming method with reverse order for secondary block

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070011512A1 (en) * 2005-06-22 2007-01-11 Makoto Arita Semiconductor memory device and control method for the semiconductor memory device
US20080158973A1 (en) * 2006-12-28 2008-07-03 Man Lung Mui Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US20090310413A1 (en) * 2008-06-16 2009-12-17 Sandisk Il Ltd. Reverse order page writing in flash memories
US20120033499A1 (en) * 2010-08-05 2012-02-09 Kim Boh-Chang Flash memory device and reading method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6170066B1 (en) * 1995-09-29 2001-01-02 Intel Corporation Power-off recovery management for sector based flash media managers
US7925850B1 (en) * 2007-02-16 2011-04-12 Vmware, Inc. Page signature disambiguation for increasing the efficiency of virtual machine migration in shared-page virtualized computer systems
KR100996009B1 (ko) * 2009-02-02 2010-11-22 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 그 동작 방법
US9318166B2 (en) * 2011-07-22 2016-04-19 SanDisk Technologies, Inc. Systems and methods of storing data

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070011512A1 (en) * 2005-06-22 2007-01-11 Makoto Arita Semiconductor memory device and control method for the semiconductor memory device
US20080158973A1 (en) * 2006-12-28 2008-07-03 Man Lung Mui Complete word line look ahead with efficient data latch assignment in non-volatile memory read operations
US20090310413A1 (en) * 2008-06-16 2009-12-17 Sandisk Il Ltd. Reverse order page writing in flash memories
US20120033499A1 (en) * 2010-08-05 2012-02-09 Kim Boh-Chang Flash memory device and reading method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538332A (zh) * 2017-03-06 2018-09-14 旺宏电子股份有限公司 与非门闪存的读取方法
CN108538332B (zh) * 2017-03-06 2020-10-16 旺宏电子股份有限公司 与非门闪存的读取方法
CN113327637A (zh) * 2020-02-28 2021-08-31 西部数据技术公司 通过避免线放电而具有改进读取性能的数据存储

Also Published As

Publication number Publication date
US20150098271A1 (en) 2015-04-09
WO2015054338A1 (en) 2015-04-16

Similar Documents

Publication Publication Date Title
CN105637587A (zh) 通过选择两种写入顺序来改善差分预见读取模式的读取速度的在数据贮存装置中贮存数据的系统和方法
CN105701021B (zh) 数据储存装置及其数据写入方法
US11232041B2 (en) Memory addressing
KR20170064992A (ko) 중복제거를 위한 어드레스 매핑을 포함하는 플래시 메모리 장치 및 그 동작 방법
CN108028058A (zh) 用于设备的数据编码技术
US20140297921A1 (en) Method of Partitioning Physical Block and Memory System Thereof
US8838937B1 (en) Methods, systems and computer readable medium for writing and reading data
US10229052B2 (en) Reverse map logging in physical media
US11386005B2 (en) Memory system, memory controller, and method of operating memory system for caching journal information for zone in the journal cache
CN104584135A (zh) 采用目标读擦洗算法的闪存
CN108027764B (zh) 可转换的叶的存储器映射
CN109799950A (zh) 中间存储的适应性管理
US9940058B2 (en) Data storage device and data maintenance method thereof
US10013210B2 (en) Data storage device and data maintenance method thereof
US10168951B2 (en) Methods for accessing data in a circular block mode and apparatuses using the same
US20150178194A1 (en) Systems and methods of address-aware garbage collection
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
CN107045423B (zh) 存储器装置及其数据存取方法
CN110532195A (zh) 存储器系统的工作负荷分簇及执行其的方法
US8972650B2 (en) Methods and systems for performing efficient page reads in a non-volatile memory
US20140269086A1 (en) System and method of accessing memory of a data storage device
CN109933467B (zh) 存储器系统及其操作方法
KR20210032222A (ko) 메모리 컨트롤러 및 그것의 동작 방법
US20090055574A1 (en) NAND Flash Memory Device And Related Method Thereof
US20110055459A1 (en) Method for managing a plurality of blocks of a flash memory, and associated memory device and controller thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: texas

Applicant after: DELPHI INT OPERATIONS LUX SRL

Address before: texas

Applicant before: Sandisk Corp.

COR Change of bibliographic data
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160601