CN105609093B - 低功耗高分贝报警装置的扫频信号发生单元及发生方法 - Google Patents

Abstract

本发明提供了一种低功耗高分贝报警装置的扫频信号发生单元及发生方法，该单元包括号部分电源单元等，信号部分电源单元接第一电阻单元的上端，第一电阻单元的下端、第二电阻单元的上端、第三电阻单元的左端、三角波信号发生单元的输出接在一起形成第一公共端，第二电阻单元下端、第一反相器单元左端、第二电容单元左端相接形成第四公共端，第一反相器单元的右端接第一电容单元左端形成第五公共端，第一电容单元的右端、第二反相器单元的左端、第三电阻单元的右端相接形成第二公共端，第二反相器单元的右端连接第二电容单元的右端形成第三公共端。本发明在非对称式多谐振荡器基础上增加充放电电容，在反馈环路中注入一个三角波，从而产生扫频信号。

Description

低功耗高分贝报警装置的扫频信号发生单元及发生方法

技术领域

本发明涉及一种发生单元及发生方法，具体地，涉及一种低功耗高分贝报警装置的扫频信号发生单元及发生方法。

背景技术

传统的报警电路一般采用单频点的驱动信号，如申请号为200820038099.4的报警器专利，信号发生电路采用6反相器构成的自激振荡电路的技术方案，这种报警驱动方式发出的报警声音存在声响单调、声级强度不高、感官不强烈的问题；当然，可以采用外加大功率音频功放的驱动方式克服上述问题，但是音频功放这种驱动方式存在功耗高、发热严重、声级强度有限、感官效果不强的弊端。尤其是在单兵应用中，功耗和响度已经成为制约其应用的关键指标。

对于可变声调报警装置，本行业的技术人员很容易想到的一种技术手段有两种：第一，采用多频点的驱动信号。如采用两个频点的驱动信号，但是两个频点的输出存在的弊端是，不同频点的响度存在差别，若差别太大会导致其中单频点报警响度太低，进而达不到相关技术指标要求；第二，采用报警集成电路(含语音芯片)。但这种驱动方式也存在着输出信号频率范围不可调，进而制约了报警的声级强度和感官效果。因为任何一个报警发声器件，只有在特定频率范围内进行驱动时，发出的报警声响才最大。第三，采用频率合成芯片。这种方式的最大问题是成本高得难以接受。因此，报警驱动信号产生成为报警电路的瓶颈。

因此，如何进行合理地驱动，提高报警声级强度、增强感官效果并降低功耗成为目前亟待解决的问题之一。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种低功耗高分贝报警装置的扫频信号发生单元及发生方法，其在非对称式多谐振荡器基础上增加充放电电容，在反馈环路中注入一个三角波，通过连续改变电容充和放电时间的方法改变输出频率，从而产生扫频信号。本发明进行合理地驱动，提高报警声级强度并降低功耗。

根据本发明的一个方面，提供一种低功耗高分贝报警装置的扫频信号发生单元，其特征在于，所述低功耗高分贝报警装置的扫频信号发生单元包括号部分电源单元、第一电阻单元、三角波信号发生单元、第二电阻单元、第三电阻单元、第一反相器单元、第二反相器单元、第一电容单元、第二电容单元，信号部分电源单元接第一电阻单元的上端，第一电阻单元的下端、第二电阻单元的上端、第三电阻单元的左端、三角波信号发生单元的输出接在一起形成第一公共端，第二电阻单元下端、第一反相器单元左端、第二电容单元左端相接形成第四公共端，第一反相器单元的右端接第一电容单元左端形成第五公共端，第一电容单元的右端、第二反相器单元的左端、第三电阻单元的右端相接形成第二公共端，第二反相器单元的右端连接第二电容单元的右端形成第三公共端。

优选地，所述低功耗高分贝报警装置的扫频信号发生单元产生特定频段内连续变化的扫频信号。

本发明还提供一种低功耗高分贝报警装置的扫频信号发生方法，其特征在于，其包括以下步骤：

步骤一、产生一个三角波信号；

步骤二、将非对称式多谐振荡器第一反相器单元与第二反相器单元之间的正反馈引出点之前增加一个电容单元并将非对称式多谐振荡器的反馈电阻替换为两个同样阻值的电阻串联；

步骤三、将三角波信号注入到非对称式多谐振荡器反馈环路的两个电阻单元公共端。

与现有技术相比，本发明具有如下的有益效果：一、增强了报警的感官效果，提升了报警响度。避免了单频点驱动引发的刺耳问题，在10cm处正对处测量得到的报警强度为122dB。二、显著地降低了功耗，解决了发热问题。将功耗降低到传统功放驱动报警电路的40％，增加了电池供电单兵设备的电池续航时间。三、电路简单、成本低廉。装置的总体成本在十元人民币以内。本发明的技术方案具备报警声级强度高、功耗低、电路简单、成本低的优点，可应用于低功耗体积受限要求高分贝的报警设备中。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1是本发明实施例提供的低功耗高分贝报警装置的结构框图；

图2是本发明实施例提供的低功耗高分贝报警装置的扫频信号发生单元的结构框图；

图3是本发明实施例提供的低功耗高分贝报警装置的扫频信号发生单元的电路图；

图4为本发明实施例提供的扫频报警信号产生方法实施例的一部分电路图；

图5为本发明实施例提供的扫频报警信号产生方法实施例的另一部分电路图；

图6是本发明实施例提供的低功耗高分贝报警装置的工作流程图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。

如图1所示，本发明低功耗高分贝报警装置包括扫频信号发生单元101、选通单元102、控制单元103、第一开关单元104、电源单元105、电源开关管理单元106、电压转换单元107、驱动能力增强单元108、第二开关单元109、变压驱动单元110、发声器件单元111、腔体单元112，扫频信号发生单元101经过选通单元102后依次与驱动能力增强单元108、第二开关单元109、变压驱动单元110、发声器件单元111相连；控制单元103与第一开关单元104、选通单元102相连；电源单元105分别通过电源开关管理单元106和第一开关单元104后分为两路，一路分别与信号发声单元101、选通单元102、驱动能力增强单元108、变压驱动单元110相连以提供各单元正常工作所需电源，另一路通过电压转换单元107后连接控制单元103；发声器件单元111位于腔体单元112内。

控制单元103发出第一控制信号(或称“控制信号1”)和第二控制信号(或称“控制信号2”)，第一控制信号发送到第一开关单元104，第二控制信号发送到选通单元102。

扫频信号发生单元101产生的信号经过选通单元102后依次与驱动能力增强单元108、第二开关单元109、变压驱动单元110、发声器件单元111相连，选通单元102的作用是作为扫频信号发生单元101所产生信号的门控，从而灵活地对报警和非报警状态进行控制，驱动能力增强单元108的用来对扫频信号发生单元101产生的信号进行驱动能力放大；第二开关单元109的作用是控制变压驱动单元110的开通和/或关断，变压驱动单元110作用是对驱动发声器件信号的幅度进行放大并与发声器件形成谐振回路，发声器件单元111用来发出报警声响。扫频信号发生单元101能够产生特定频段内连续变化的扫频信号。低功耗高分贝报警装置的扫频信号发生方法(即扫频信号发生单元101产生扫频信号的过程)包括如下步骤：步骤一、产生一个三角波信号；步骤二、将非对称式多谐振荡器第一反相器单元与第二反相器单元之间的正反馈引出点之前增加一个电容单元并将非对称式多谐振荡器的反馈电阻替换为两个同样阻值的电阻串联；步骤三、将三角波信号注入到非对称式多谐振荡器反馈环路的两个电阻单元公共端。

图2是本发明实施例提供的低功耗高分贝报警装置的扫频信号发生单元的结构框图，低功耗高分贝报警装置的扫频信号发生单元包括信号部分电源单元120、第一电阻单元121、三角波信号发生单元122、第二电阻单元123、第三电阻单元126、第一反相器单元124、第二反相器单元125、第一电容单元127、第二电容单元128，信号部分电源单元120接第一电阻单元121的上端，第一电阻单元121的下端、第二电阻单元123的上端、第三电阻单元126的左端、三角波信号发生单元122的输出接在一起形成第一公共端T1，第二电阻单元123下端、第一反相器单元124左端、第二电容单元128左端相接形成第四公共端T4，第一反相器单元124的右端接第一电容单元127左端形成第五公共端T5，第一电容单元127的右端、第二反相器单元125的左端、第三电阻单元126的右端相接形成第二公共端T2，第二反相器单元125的右端连接第二电容单元128的右端形成第三公共端T3。

所述三角波信号发生单元122能够产生100Hz以下的三角波信号；所述的第一电容单元127、第二电容单元128为无极性陶瓷电容；所述的第一电阻单元121、第二电阻单元123、第三电阻单元126均为常规电阻；所述的第一反相器单元124、第二反相器单元125用来对输入信号的电平进行取反。所述的第一反相器单元124、第二反相器单元125包括但不限于逻辑器件中的反相器、与非门、或非门。

扫频信号发生单元101的工作原理如下：上电后，上电后，信号部分电源单元120经第一电阻单元121和第二电阻单元123和/或第三电阻单元126分压为公共端T1提供一个初始电位从而让非对称式多谐振荡器可靠起振。为方便分析，断开三角波信号发生单元122至T1公共端的连线，将振荡环路的第一电容单元127短路掉后，信号部分电源单元120、第一电阻单元121、第二电阻单元123、第一反相器单元124、第二反相器范元125、第二电容单元128、第三电阻单元126形成非对称式多谐振荡器，在T5处输出一个固定的类方波信号，振荡频率取决于第二电阻单元123的电阻值、第三电阻单元126的电阻值和第二电容单元128电容值；连接三角波信号发生单元122至T1公共端，当三角波信号发生单元122产生的三角波信号加入T1公共端后，改变了T1点的电平，造成了第一电容单元127和第二电容单元128充电和/或放电截止电压的改变，进而改变了第二电阻单元123串联第三电阻单元126形成的电阻分别与第一电容单元127、第二电容单元128形成的RC充电时间和放电时间，在T1点电压为上电时T1初始电压二分之一左右时，此时充电时间和放电时间之和达到一个最大值，即此时扫频信号输出的频率最低；当T1点电压向远离T1初始电压二分之一的方向增加或减少时，充电时间和放电时间对充放电周期起关键作用的一个显著减小，RC充放电周期减小，振荡频率增加，因此，当T1点的电压按照三角波的变化规律从0v逐渐增加到电源电压又逐渐降低到0V时，T5点产生的扫频信号输出频率呈现出高频1->最低频->最高频->最低频->高频1的逐渐变化规律。

信号部分电源单元120包括电源V_L，电压值为6V，提供电阻分压器的电压输入以及芯片的供电电压，反相器供电电源图中未显示；第一电阻单元121包括第十二电阻R12。三角波信号发生单元122包括第十一电容C11、第三反相器N3C、第四反相器N3D、第八电阻R8、第八电容C8、第十七电阻R17，第三反相器N3C、第四反相器N3D、第八电阻R8、第八电容C8组成非对称式多谐振荡器，用来产生一个低频的类方波信号，振荡频率取决于第八电阻R8和第八电容C8的取值，低频类方波信号经第十七电阻R17、第十一电容C11、电源输出电压V_L形成RC充放电电路在t1公共端形成一个类三角波信号，第十七电阻R17还用于对三角波信号发生单元输出电压较低时进行保护；

第二电阻单元123包括第十三电阻R13。第一反相器单元124包括第五反相器N3E。第二反相器单元125包括第六反相器N3F。第三电阻单元126包括第十四电阻R14。第一电容单元127包括第十四电容C14。第二电容单元128包括第十五电容C15。第三反相器N3C、第四反相器N3D、第五反相器N3E、第六反相器N3F为六反相器集成芯片CD4069UB中的四路。第三反相器N3C的5脚接第七电阻R7的2脚；第三反相器N3C的6脚接第八电阻R8的2脚、第四反相器N3D的9脚；第四反相器N3D的9脚接第八电阻R8的2脚、第三反相器N3C的6脚；第四反相器N3D的8脚接C8的2脚、第十七电阻R17的1脚；第五反相器N3E的11脚接第十三电阻R13的2脚、第十五电容C15的1脚；第五反相器N3E的10脚接第十四电容C14的2脚，第五反相器N3E与第十四电容C14公共端t5作为扫频信号输出；第六反相器N3F的13脚接第十四电阻R14的2脚、第十四电容C14的1脚；第六反相器N3F的12脚接第十五电容C15的2脚，第六反相器N3F与第十五电容C15的公共端为t3；第七电阻R7的1脚接第八电阻R8的1脚、电容C8的1脚；第七电阻R7的2脚接第三反相器N3C的5脚；第八电阻R8的1脚接第七电阻R7的1脚、第八电容C8的1脚；第八电阻R8的2脚接第三反相器N3C的6脚、第四反相器N3D的9脚；第十二电阻R12的1脚接电源V_L、第十一电容C11的1脚；第十二电阻R12的2脚接R13的1脚、第十一电容C11的2脚、第十四电阻R14的1脚、第十七电阻R17的2脚并形成公共端t1；第十三电阻R13的1脚接第十二电阻R12的2脚、第十一电容C11的2脚、第十四电阻R14的1脚、第十七电阻R17的2脚；第十三电阻R13的2脚接第五反相器N3E的3脚、第十五电容C15的1脚并形成公共端t4；第十四电阻R14的1脚接第十二电阻R12的2脚、第十一电容C11的2脚、第十三电阻R13的1脚、第十七电阻R17的2脚；第十四电阻R14的2脚接第十四电容C14的1脚、第六反相器N3F的13脚；第十七电阻R17的1脚接第八电容C8的2脚、第四反相器N3D的8脚；第十七电阻R17的2脚接第十二电阻R12的2脚、第十一电容C11的2脚、第十四电阻R14的1脚、第十三电阻R13的1脚；第八电容C8的1脚接第八电阻R8的1脚、第十七电阻R7的1脚；第八电容C8的2脚接第十七电阻R17的1脚、第四反相器N3D的8脚；第十一电容C11的1脚接电源V_L、第十二电阻R12的1脚；第十一电容C11的2脚接第十二电阻R12的2脚、第十三电阻R13的1脚、第十四电阻R14的1脚、第十七电阻R17的2脚；第十四电容C14的1脚接第十四电阻R14的2脚、第六反相器N3F的13脚并形成公共端t2；第十四电容C14的2脚接第五反相器N3E的10脚形成公共端t5作为扫频信号输出；第十五电容C15的1脚接第十三电阻R13的2脚、第五反相器N3E的11脚；第十五电容C15的2脚接第六反相器N3F的12脚形成公共端t3；第十四电容C14、第十五电容C15为无极性陶瓷电容；第十一电容C11为钽电解电容；第十二电阻R12、第十三电阻R13、第十四电阻R14、第十七电阻R17、第七电阻R7、第八电阻R8均为±5％精度电阻；第三反相器N3C、第四反相器N3D、第五反相器N3E、第六反相器N3F用来对输入信号的电平进行取反。

图3所示的实施例的工作原理是：上电后，电源V_L经第十二电阻R12和第十三电阻R13和/或第十四电阻R14分压为公共端t1提供一个初始电位从而让非对称式多谐振荡器可靠起振。为方便分析，断开R17的2脚至t1公共端的连线，将振荡环路的电容C14短路掉后，电源V_L、第十二电阻R12、第十三电阻R13、第五反相器N3E、第六反相器N3F、第十五电容C15、第十四电阻R14形成非对称式多谐振荡器，在t5处输出一个固定的类方波信号，振荡频率取决于第十三电阻R13、第十四电阻R14的电阻值和第十五电容C15的电容值；连接第十七电阻R17的2脚至T1公共端的连线，当由第三反相器N3C、第四反相器N3D、第八电阻R8、第八电容C8、第十七电阻R17、第十一电容C11产生的类三角波信号加入t1公共端后，t1点的电平会被加入的类三角波信号改变，造成第十四电容C14和第十五电容C15充电和/或放电截止电压的改变，进而改变了第十三电阻R13串联第十四电阻R14形成的电阻分别与第十四电容C14、第十五电容C15所形成的RC充电时间和/或放电时间，在t1点电压为上电时t1初始电压二分之一左右时，此时充电时间和放电时间之和达到一个最大值，即此时扫频信号输出的频率最低；当t1点电压向远离t1初始电压二分之一的方向增加或减少时，充电时间和放电时间对充放电周期起关键作用的一个显著减小，RC充放电周期减小，振荡频率增加，因此，当t1点的电压按照类三角波的变化规律从0v逐渐增加到电源电压又逐渐降低到0V时，取第十二电阻R12为100K欧、第十三电阻R13和第十四电阻R14为470K欧，第十四电容C14为330pF，第十五电容C15为270pF，t5点产生的扫频信号输出频率呈现出4.27KHz->1.74KHz->5.14KHz->1.74KHz->4.27KHz的逐渐变化规律。

可选地，所述选通单元102采用逻辑器件中的与非门实现，从而保证在选通单元102关闭扫频信号发生单元101的输出时第二开关单元109处于关断状态。所述的控制单元103包括但不限于由数字逻辑组成控制电路、微控制器组成的控制核心。所述控制单元103发出第一控制信号控制第一开关单元104以便有选择地对扫频信号发生单元101、选通单元102、驱动能力增强单元108、变压驱动单元110的电源进行开通和/或关断控制，达到电源管理的目的，以最大限度地降低报警电路的待机功耗；所述控制单元103发出第二控制信号对选通单元102进行使能控制，达到对报警状态开和/或关控制的目的；所述的电压转换单元107采用高效率的DC-DC电源。所述的驱动能力增强单元108采用一个或多个CMOS反相器组成。所述的第二开关单元109采用双极型晶体三极管和限流电阻实现。所述的变压驱动单元110采用初级线圈与次级线圈匝数比不大于1:11的升压变压器，且次级线圈的Q值高于20。所述发声器件单元111包括但不限于低功率消耗的压电式陶瓷蜂鸣器、压电陶瓷喇叭，且发声器件单元111放置于腔体单元112中。所述腔体单元112有三个发声孔，中间的发声孔所处的平面与发声器件单元111所处的平面平行，中间发声孔两侧的发声孔平面与发声器件所处平面呈30°至75°夹角。

图4和图5是本发明实施例提供的一种低功耗高分贝报警装置的电路图。下面对照图1进行详细说明。

扫频信号发生单元101用来产生一个1K～5KHz连续变化的扫频信号，包括第三反相器N3C、第四反相器N3D、第五反相器N3E、第六反相器N3F、第七电阻R7、第八电阻R8、第十二电阻R12、第十三电阻R13、第十四电阻R14、第十七电阻R17、第八电容C8、第十一电容C11、第十四电容C14、第十五电容C15，第三反相器N3C、第四反相器N3D、第五反相器N3E、第六反相器N3F为六反相器集成芯片CD4069UB中的四路。第三反相器N3C的5脚接第七电阻R7的2脚；第三反相器N3C的6脚接第八电阻R8的2脚、第四反相器N3D的9脚；第四反相器N3D的9脚接第八电阻R8的2脚、第三反相器N3C的6脚；第四反相器N3D的8脚接第八电容C8的2脚、第十七电阻R17的1脚；第五反相器N3E的11脚接第十三电阻R13的2脚、第十五电容C15的1脚；第五反相器N3E的10脚接第十四电容C14的2脚、与非门N5A的1脚；第六反相器N3F的13脚接第十四电阻R14的2脚、第十四电容C14的1脚；第六反相器N3F的12脚接第十五电容C15的2脚；第七电阻R7的1脚接第八电阻R8的1脚、第八电容C8的1脚；第七电阻R7的2脚接第三反相器N3C的5脚；第八电阻R8的1脚接第七电阻R7的1脚、第八电容C8的1脚；第八电阻R8的2脚接第三反相器N3C的6脚、第四反相器N3D的9脚；第十二电阻R12的1脚接电源V_L、第十一电容C11的1脚第十二；第十二电阻R12的2脚接第十三电阻R13的1脚、第十一电容C11的2脚、第十四电阻R14的1脚、第十七电阻R17的2脚；第十三电阻R13的1脚接第十二电阻R12的2脚、第十一电容C11的2脚、第十四电阻R14的1脚、第十七电阻R17的2脚；第十三电阻R13的2脚接第五反相器N3E的3脚、第十五电容C15的1脚；第十四电阻R14的1脚接第十二电阻R12的2脚、第十一电容C11的2脚、第十三电阻R13的1脚、第十七电阻R17的2脚；第十四电阻R14的2脚接第十四电容C14的1脚、第六反相器N3F的13脚；第十七电阻R17的1脚接第八电容C8的2脚、第四反相器N3D的8脚；第十七电阻R17的2脚接第十二电阻R12的2脚、第十一电容C11的2脚、第十四电阻R14的1脚、第十三电阻R13的1脚；第八电容C8的1脚接第八电阻R8的1脚、第七电阻R7的1脚；第八电容C8的2脚接第十七电阻R17的1脚、第四反相器N3D的8脚；第十一电容C11的1脚接电源V_L、电阻R12的1脚；第十一电容C11的2脚接第十二电阻R12的2脚、第十三电阻R13的1脚、第十四电阻R14的1脚、第十七电阻R17的2脚；第十四电容C14的1脚接第十四电阻R14的2脚、第六反相器N3F的13脚；第十四电容C14的2脚接与非门N5A的1脚、第五反相器N3E的10脚；第十五电容C15的1脚接第十三电阻R13的2脚、第五反相器N3E的11脚；第十五电容C15的2脚接第六反相器N3F的12脚。

选通单元102包括第六电阻R6、双极型三极晶体管V5、第十五电阻R15、第十三电容C13、与非门N5A，第十三电容C13要尽可能靠近与非门N5A的14脚；与非门N5A采用4路2输入与非门CD4011B中的1路。第六电阻R6的1脚接双极型晶体三极管V5的3脚、第十五电阻R15的1脚；第六电阻R6的2脚接电源VB_SW；双极型晶体三极管V5的1脚接微控制器N4的1脚；双极型晶体三极管V5的2脚接电源地GND；双极型晶体三极管V5的3脚接第六电阻R6的1脚；第十五电阻R15的1脚接双极型晶体三极管V5的3脚、第六电阻R6的1脚；第十五电阻R15的2脚接与非门N5A的2脚；第十三电容C13的1脚接电源地GND；第十三电容C13的2脚接电源V_L；与非门N5A的1脚接非门N3E的4脚、第十四电容C14的2脚；与非门N5A的2脚接第十五电阻R15的2脚。

控制单元103包括微控制器N4、第六电容C6、第九电容C9、第五电阻R5、第一按键S1。第六电容C6为去耦电容，要尽可能靠近微控制器N4的5脚放置，第九电容C9为去抖电容，第五电阻R5为第一按键的上拉电阻，微控制器N4采用微芯公司的PIC10F220T-I/O型单片机，具备工作电流不超过175uA(2V电压，工作频率为4MHZ)、待机电流100nA的低功耗特性，且引脚少，芯片的面积小，价钱便宜，成本低于三元人民币。微控制器N4的1脚接双极型三极晶体管V5的1脚；微控制器N4的2脚接电源地GND；微控制器N4的3脚接第九电阻R9的1脚；微控制器N4的4脚接第五电阻R5的2脚、第一按键S1的1脚、第九电容C9的1脚；微控制器N4的5脚接第六电容C6的2脚、电源VDD；微控制器N4的6脚悬空；第六电容C6的1脚接电源地GND；第六电容C6的2脚接微控制器N4的5脚、电源VDD，且第六电容C6要靠近微控制器N4的5脚放置；第九电容C9的1脚接第五电阻R5的2脚、第一按键S1的1脚；第九电容C9的2脚接第一按键S1的2脚、电源地GND；第五电阻R5的1脚接电源VDD；第五电阻R5的2脚接第一按键S1的1脚、第九电容C9的1脚、微控制器N4的4脚；第一按键S1的1脚接第五电阻R5的2脚、第九电容C9的1脚、微控制器N4的4脚；第一按键S1的2脚接第九电容C9的2脚。

第一开关单元104包括第四电阻R4、第九电阻R9、单极型晶体三极管V2、双极型晶体三极管V4。第四电阻R4的1脚接单极型晶体三极管V2的1脚、双极型晶体三极管V4的3脚；第四电阻R4的2脚接单极型晶体三极管V2的2脚、电源VB_SW；第九电阻R9的1脚接微控制器N4的3脚；第九电阻R9的2脚接双极型晶体三极管V4的1脚；单极型晶体三极管V2的1脚接第四电阻R4的1脚、双极型晶体三极管V4的3脚；单极型晶体三极管V2的2脚接第四电阻R4的2脚、第二电容C2的2脚、降压开关电源芯片N2的2脚、降压开关电源芯片N2的3脚、电源VB_SW；单极型晶体三极管V2的3脚接电源V_L；双极型晶体三极管V4的1脚接第九电阻R9的2脚；双极型晶体三极管V4的2脚接电源地GND；双极型晶体三极管V4的3脚接第四电阻R4的1脚、单极型晶体三极管V2的1脚；这部分电路的工作原理为：当第九电阻R9的1脚施加高电平时，双极型三极管V4的处于导通状态，然后单极型三极管V2导通，电压从VB_SW从单极型三极管V2的2脚流入V2的3脚，此时V_L得到接近于VB_SW的电压；当第九电阻R9的1脚施加高电平时，双极型三极管V4的处于关断状态，然后单极型三极管V2关断，此时V_L无电压。

电源单元105包括6V电池BT1，为4节7号电池串联组成电池组，6V电池BT1的1脚输出VBAT接第一电阻R1的2脚、单极型晶体三极管V1的2脚、第一电容C1的2脚、D触发器N1的14脚；电池BT1的2脚接电源地GND。

电源开关管理单元106的作用是进行开关机管理，降低非工作状态的电能消耗，包括D触发器N1、第一电容C1、第四电容C4、第五电容C5、第七电容C7、第十电容C10、第一电阻R1、第二电阻R2、第三电阻R3、第十电阻R10、第十一电阻R11、单极型晶体三极管V1、双极型晶体三极管V3、第二按键S2，D触发器N1的型号为CD4013B，第一电容C1为去耦电容，要尽可能靠近D触发器N1的14脚放置。D触发器N1的1脚悬空；D触发器N1的2脚悬空；D触发器N1的3脚悬空；D触发器N1的4脚悬空；D触发器N1的5脚悬空；D触发器N1的6脚悬空；D触发器N1的7脚接电源地GND；D触发器N1的8脚接电源地GND；D触发器N1的9脚接D触发器N1的12脚；D触发器N1的10脚接第五电容C5的1脚、第二电阻R2的1脚；D触发器N1的11脚接第七电容C7的1脚、第二按键S2的2脚、第十电阻R10的1脚、第十一电阻R11的1脚、第十一电容C11的2脚；D触发器N1的12脚接D触发器N1的9脚；D触发器N1的13脚接第三电阻R3的1脚；D触发器N1的14脚接第一电容C1的2脚、电池BT1输出电源VBAT；第一电容C1的1脚接电源地GND；第二电容C2的2脚接D触发器N1的13脚；第四电容C4的1脚接单极型晶体三极管V1的3脚作为电源输出VB_SW；第四电容C4的2脚接电源地GND；第五电容C5的1脚接电源地GND；第五电容C5的2脚接电源输出VB_SW；第七电容C7的1脚接第十电阻R10的1脚、第十一电阻R11的1脚、第十电容C10的2脚、第二按键S2的2脚、D触发器N1的12脚；第七电容C7的2脚接第二按键S2的1脚、电压VBAT；第一电阻R1的1脚接单极型晶体三极管V1的1脚、双极型晶体三极管V1的3脚；第一电阻R1的2脚接电源VBAT、单极型晶体三极管V1的2脚；第二电阻R2的1脚接第五电容C5的1脚、D触发器N1的10脚；第二电阻R2的2脚接电源地GND；第三电阻R3的1脚接D触发器N1的13脚；第三电阻R3的2脚接双极型晶体三极管V3的1脚；第十电阻R10的1脚接；第十电阻R10的2脚接电源地GND；第十一电阻R11的1脚接第十电阻R10的1脚、第十电容C10的2脚、第七电容C7的1脚、第二按键S2的2脚、D触发器N1的12脚；第十一电阻R11的2脚接电源地GND；第十电容C10的1脚接电源地GND；第十电容C10的2脚接第十一电阻R11的1脚、第十电阻R10的1脚、第七电容C7的1脚、第二按键S2的2脚、D触发器N1的12脚；单极型晶体三极管V1的1脚接第一电阻R1的1脚、双极型晶体三极管V3的3脚；单极型晶体三极管V1的2脚接第一电阻R1的2脚、电源VBAT；单极型晶体三极管V1的3脚接第四电容C4的2脚作为电源VB_SW；双极型晶体三极管V3的1脚接第三电阻R3的2脚；双极型晶体三极管V3的2脚电源地GND；双极型晶体三极管V3的3脚第一电阻R1的1脚、单极型晶体三极管V1的1脚；第二按键S2的1脚接第七电容C7的2脚、电源VBAT；第二按键S2的2脚接第十一电阻R11的1脚、第二电阻R10的1脚、第七电容C7的1脚、第十电容C10的2脚、D触发器N1的12脚。

电源开关管理单元的工作原理是：上电后，由于D触发器N1的设置脚即第8脚设为0，所以D触发器的输出为脚即13脚输出为低电平，此时双极型晶体三极管V3截止，后边的电路得到的电源VB_SW为0V，系统处于关机状态。当按键S2按下第一次时，在D触发器N1的时钟脚即第11脚产生一个上升沿，此时由D触发器N1组成的二分频电路在时钟脚的上升沿的作用下，N1的13输出脚产生一次翻转，此时N1的13输出脚输出高电平，双极型晶体三极管V3打开，后边的电源VB_SW输出接近于VBAT的电压，依赖于VB_SW电源的电路模块正常工作，系统处于开机状态。开机后再按下按键S2一次，N1的13输出脚再发生一次翻转，由开机状态时的高电平变为低电平后，后边的电源VB_SW无电压，系统转为关机状态。

电压转换单元107用来产生适合控制单元103工作所需的电压，包括降压开关电源芯片N2、第二电容C2、电感L1、第三电容C3，上述元器件中，第二电容C2、第三电容C3为滤波电容，电感L1为降压开关电源芯片N2的储能电感，降压开关电源芯片N2采用TPS62172DSG型芯片,第二电容C2要尽可能靠近降压开关电源芯片N2的2脚放置。降压开关电源芯片N2的1脚接降压开关电源芯片N2的4脚、第二电容C2的1脚、电源地GND；降压开关电源芯片N2的2脚接降压开关电源芯片N2的4脚、第二电容C2的1脚、电源地GND；降压开关电源芯片N2的3脚接降压开关电源芯片N2的2脚、第二电容C2的2脚、电源VB_SW；降压开关电源芯片N2的4脚接降压开关电源芯片N2的1脚、电源地GND。降压开关电源芯片N2的5脚接电源地GND；降压开关电源芯片N2的6脚接电感L1的2脚、第三电容C3的2脚、电源VDD；降压开关电源芯片N2的7脚接电感L1的1脚；降压开关电源芯片N2的8脚悬空；电感L1的1脚接降压开关电源芯片N2的7脚；电感L1的2脚接第三电容C3的2脚、降压开关电源芯片N2的6脚、电源VDD；第二电容C2的1脚接降压开关电源芯片N2的4脚、降压开关电源芯片N2的1脚、电源地GND；第二电容C2的2脚接降压开关电源芯片N2的2脚、降压开关电源芯片N2的3脚；第三电容C3的1脚接电源地GND；第三电容C3的2脚接电感L1的2脚、降压开关电源芯片N2的6脚、电源VDD；

驱动能力增强单元108作用是提高扫频信号的驱动能力，包括第一反相器N3A、第二反相器N3B、第十二电容C12，第一反相器N3A、第二反相器N3B为六反相器集成芯片CD4069UB中的2路，与前面提到的第三反相器N3C、第四反相器N3D、第五反相器N3E、第六反相器N3F共同组成反相器N3，第十二电容C12要尽可能靠近第一反相器N3A的14脚。第一反相器N3A的2脚接第十六电阻R16的2脚、第二反相器N3B的4脚；第一反相器N3A的1脚接反相器N3B的3脚、与非门的N5A的3脚；第二反相器N3B的3脚接第一反相器N3A的1脚、与非门的N5A的3脚；第二反相器N3B的4脚接第十六电阻R16的2脚、第一反相器N3A的2脚；第十二电容C12的1脚接电源V_L；第十二电容C12的2脚接电源地GND；第二开关单元109作用是以一定的频率对变压器初级线圈的充放电进行开关控制，包括第十六电阻R16、双极型晶体三极管V7。第十六电阻R16的1脚接双极型晶体三极管V7的1脚；第十六电阻R16的2脚接第一反相器N3A的2脚、第二反相器N3B的4脚；双极型晶体三极管的V7的1脚接第十六电阻R16的1脚；双极型晶体三极管的V7的2脚接升压变压器T1的2脚；双极型晶体三极管的V7的3脚接电源地GND；这部分电路的工作原理为：当第十六电阻R16的2脚施加高电平时，双极型三极管V7的处于导通状态，变压器T1的初级线圈进行充电；当第十六电阻R16的2脚施加低电平时，双极型三极管V7的处于导通状态，变压器T1的初级线圈停止充电。

变压驱动单元110包括升压变压器T1、瞬态电压抑制二极管V6。升压变压器T1的1脚接电源V_L；升压变压器T1的2脚接双极型晶体三极管V7的2脚；升压变压器T1的3脚接瞬态电压抑制二极管V6的1脚、压电蜂鸣器B1的1脚；升压变压器T1的4脚悬空；升压变压器T1的5脚接瞬态电压抑制二极管V6的2脚、压电蜂鸣器B1的2脚；发声器件单元111包括压电蜂鸣器B1，压电蜂鸣器B1为耐压30V的无源压电蜂鸣器。压电蜂鸣器B1的1脚接升压变压器T1的3脚、瞬态电压抑制二极管V6的1脚；压电蜂鸣器B1的2脚接升压变压器T1的5脚、瞬态电压抑制二极管V6的2脚；腔体单元112为一个半封闭结构的腔体。

需要进一步说明的是：上述方案中，所述扫频信号发生单元能够产生1KHz到5KHz频率范围内从低到高和从高到低连续变化的扫频信号。上述方案中，所述选通单元采用逻辑器件中的与非门实现，从而保证在选通单元关闭扫频信号发生单元的输出时开关单元处于关断状态。上述方案中，所述控制单元103通过微控制器N4的1脚的通用I/O口发出高和/或低电平亦即控制信号1对选通单元102进行使能控制，达到对报警状态开和/或关控制的目的，所述控制单元103通过微控制器N4的3脚发出高和/或低电平亦即控制信号2控制电源开关管理单元104，以便有选择地对扫频信号发生单元、选通单元、驱动能力增强单元、变压驱动单元的电源进行开通和/或关断控制，达到电源管理的目的，以最大限度地降低报警电路的待机功耗；

上述方案中，所述的电压转换单元107中的降压开关电源芯片N2采用效率高达90％的TPS62172DSG型降压开关芯片。

上述方案中，所述的第二开关单元109采用型号为2SC2873的双极型晶体三极管V7和1K欧的第十六电阻R16实现。第十六电阻R16是限流电阻。

上述方案中，所述的变压驱动单元110中的升压变压器T1采用初级线圈与次级线圈匝数比为1:12的升压变压器，且次级线圈的Q值为25。

上述方案中，所述发声器件单元111中的压电蜂鸣器B1采用低功率消耗的压电式陶瓷蜂鸣器，且压电蜂鸣器B1放置于腔体单元112中。

上述方案中，所述腔体单元112在前侧、左侧、右侧分别有一个开孔作为传声孔，三个发声孔中前侧为圆形开孔，左侧和右侧均为椭圆形开孔，中间的发声孔所处的平面与发声器件单元111所处的平面平行，左侧和右侧的发声孔平面与压电蜂鸣器B1所处平面呈45度夹角。

图6是本发明实施例提供的一种低功耗高分贝报警电路的流程图，下面结合图3进行详细说明。

图6为本发明实施例提供的主设备的工作流程图，包括如下步骤：

201：端口初始化；

202：按键检测；

203：判断报警打开按键是否按下，若没按下，则转步骤202；

204：若步骤203中报警打开按按下，打开控制信号1和控制信号2进行报警；

205：判断报警关闭按键是否按下，若没按下，则结束；

206：若步骤205中判断报警关闭按键按下，则关闭控制信号1和控制信号2停止报警；

需要说明的是，在电池BT1能正常提供低功耗高分贝报警装置所需电源时，低功耗高分贝报警装置会不断重复执行上述步骤，直至电源电压低于低功耗高分贝报警装置工作所需最小电压，此时系统已经无法正常开启，直至重新更换电池则仍然重复执行上述步骤。

步骤205中的报警打开按键和步骤206中的报警关闭按键在实现形式上为同一按键，对应于图2中的第一按键S1。在开机后预设状态下，处于报警关闭状态(即不报警)，从开机后，按键按下次数为0，从0开始计数，该按键奇数次按下时，实现报警打开按键的功能；该按键偶数次按下时，充当报警关闭按键的功能。

本发明的技术方案具有以下优点：一、采用了扫频驱动的方式，提升了报警响度，增强了报警的感官效果。避免了单频点驱动引发的刺耳问题，在10cm处正对处测得的报警强度为122dB。二、降低了报警装置的功耗，解决了发热问题。用传统的驱动方式——功放驱动，得到的最大功耗是3W，用本设计方案驱动，得到的最大功耗是1.2W，因此，本设计方案将功耗降低到传统功放驱动报警电路的40％，增加了电池供电单兵设备的电池续航时间。此外，传统功放驱动报警电路驱动3W的扬声器报警，连续报警3分钟，即会出现喇叭严重发热的问题，采用本发明的技术方案，连续报警2个小时都不会出现发声器件严重发热的情况，原因是发生器件采用的是压电器件，驱动时需要的电流小，从而解决了由功放驱动造成的发热问题。三、电路简单、成本低廉。报警驱动电路只需要2个非常廉价的逻辑芯片外加几个普通的阻容元件即可实现，成本在3元人民币以内。微控制器的成本在2至3元，整个系统中无昂贵芯片，总体成本在10元以内。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。如扫频信号发声单元的电阻单元、电容单元更换为一个或多个电阻、电容的串联、并联、混联，反相器单元更换为奇数级反相器的串联、并联、混联，仍然在本发明的保护范围内。

Claims (3)

1.一种低功耗高分贝报警装置的扫频信号发生单元，其特征在于，所述低功耗高分贝报警装置的扫频信号发生单元包括信号部分电源单元、第一电阻单元、三角波信号发生单元、第二电阻单元、第三电阻单元、第一反相器单元、第二反相器单元、第一电容单元、第二电容单元，所述信号部分电源单元接所述第一电阻单元的上端，所述第一电阻单元的下端、第二电阻单元的上端、第三电阻单元的左端、三角波信号发生单元的输出接在一起形成第一公共端，所述第二电阻单元下端、第一反相器单元左端、第二电容单元左端相接形成第四公共端，所述第一反相器单元的右端接所述第一电容单元左端形成第五公共端，所述第一电容单元的右端、第二反相器单元的左端、第三电阻单元的右端相接形成第二公共端，所述第二反相器单元的右端连接第二电容单元的右端形成第三公共端。

2.根据权利要求1所述的低功耗高分贝报警装置的扫频信号发生单元，其特征在于，所述低功耗高分贝报警装置的扫频信号发生单元产生特定频段内连续变化的扫频信号。

3.一种低功耗高分贝报警装置的扫频信号发生方法，其特征在于，其包括以下步骤：

步骤一、产生一个三角波信号；

步骤二、将非对称式多谐振荡器第一反相器单元与第二反相器单元之间的正反馈引出点之前增加一个电容单元并将非对称式多谐振荡器的反馈电阻替换为两个同样阻值的电阻串联；

步骤三、将三角波信号注入到非对称式多谐振荡器反馈环路的两个电阻单元公共端。