CN105608017A - 一种存储器的控制电路及方法 - Google Patents

一种存储器的控制电路及方法 Download PDF

Info

Publication number
CN105608017A
CN105608017A CN201510926012.1A CN201510926012A CN105608017A CN 105608017 A CN105608017 A CN 105608017A CN 201510926012 A CN201510926012 A CN 201510926012A CN 105608017 A CN105608017 A CN 105608017A
Authority
CN
China
Prior art keywords
address
storage
module
outside
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510926012.1A
Other languages
English (en)
Inventor
楼晓强
田泽
张荣华
王治
吴晓成
徐文进
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201510926012.1A priority Critical patent/CN105608017A/zh
Publication of CN105608017A publication Critical patent/CN105608017A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/063—Address space extension for I/O modules, e.g. memory mapped I/O

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Static Random-Access Memory (AREA)

Abstract

本发明涉及一种存储器的控制电路及方法，包括存储分配模块、存储释放模块和存储映射模块。其中存储分配模块用于分配SSRAM存储器空间，存储释放模块用于释放SSRAM存储器空间，存储映射模块对应SSRAM，一个深度对应2KB大小的SSRAM空间。本发明的存储器控制电路和方法，简化SSRAM存储器分配和释放的机制，对同一块空间可重复使用。

Description

一种存储器的控制电路及方法
技术领域
本发明属于集成电路设计技术，涉及一种存储器的控制电路及方法。
背景技术
在存储转发机制的交换机设计中，经常设计存储器管理电路和方法，特别是针对多播和广播情况，如果没有专门的控制电路，就容易造成存储空间的浪费。
发明内容
为了解决存储空间浪费的技术问题，本发明提供一种一种存储器的控制电路及方法，简化分配和释放的机制，对同一块空间可重复使用。
本发明的技术解决方案：
一种存储器的控制电路，其特殊之处在于，包括存储分配模块、存储释放模块和存储映射模块；其中，
所述存储分配模块：接收来自外部的外部分配请求，从存储映射模块获取一个未分配的地址，并将该地址返回给外部；
所述存储释放模块，用于接收来自外部的外部释放请求，读取存储映射模块对应的地址，并将该地址存储的使用次数减1后，重新写入该地址；
所述存储映射模块，用于存储外部分配请求包含的使用的次数，定义深度为N，宽度为M；N、M均为自然数。
一种存储器的控制电路及方法，其特殊之处在于，包括以下步骤：
步骤1、将存储器等分为N块；
步骤2、建立存储映射模块，定义深度为N，宽度为M；N、M均为自然数；
步骤3、当外部分配请求到来时，存储分配模块从存储映射模块获取一个未分配的地址，并将该地址返回给外部，并将外部分配请求包含的使用的次数写入该地址；使用的次数＜2M；
步骤4、当外部释放请求到来时，存储释放模块读取存储映射模块对应的地址，并将该地址存储的使用次数减1后，重新写入该地址；
步骤5)判断当前地址是否释放：
如果减1后的次数为0，那么将该地址进行释放，将其标记为未分配；
如果减1后的次数为大于0，则执行步骤4)。
本发明具有的优点效果：本发明通过给释放增加限制条件，简化存储器分配和释放的机制，对同一块空间可重复使用。
附图说明
图1是本发明的原理示意图。
具体实施方式
下面结合附图和具体实施例，对本发明的技术方案进行清楚、完整地表述。显然，所表述的实施例仅是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提所获得的所有其他实施例，都属于本发明的保护范围。
实施例：以SSRAM存储器为例。
如图1所示，本发明提供一种SSRAM控制电路，基于SSRAM存储器空间，包括存储分配模块、存储释放模块和存储映射模块；其中，
存储分配模块，用于分配SSRAM存储器空间；
存储释放模块，用于释放SSRAM存储器空间；
存储映射模块，对应SSRAM存储器空间，一个深度对应2KB大小的SSRAM存储器空间。
本发明提供一种SSRAM控制方法，利用到上述的一种SSRAM控制电路，包括以下步骤：
步骤1、将SSRAM等分为N块，每一块大小为2KB；
步骤2、存储映射模块的深度为N，宽度为M；
步骤3、当外部分配请求到来时，存储分配模块从存储映射模块获取一个未分配的地址，将地址返回给外部分配请求，并将外部分配请求需要使用的次数写入该地址对应的存储映射模块；
步骤4、当外部释放请求到来时，存储释放模块读取存储映射模块对应的地址，将读取的内容减1并重新写入存储映射模块，如果减1后的内容为0，那么将该地址进行释放，将其标记为未分配。
本发明的SSRAM控制电路和方法，简化SSRAM存储器分配和释放的机制，对同一块空间可重复使用。
最后应说明的是，以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (2)

1.一种存储器的控制电路，其特征在于，包括存储分配模块、存储释放模块和存储映射模块；其中，
所述存储分配模块：接收来自外部的外部分配请求，从存储映射模块获取一个未分配的地址，并将该地址返回给外部；
所述存储释放模块，用于接收来自外部的外部释放请求，读取存储映射模块对应的地址，并将该地址存储的使用次数减1后，重新写入该地址；
所述存储映射模块，用于存储外部分配请求包含的使用的次数，定义深度为N，宽度为M；N、M均为自然数。
2.一种存储器的控制电路及方法，其特征在于，包括以下步骤：
步骤1、将存储器等分为N块；
步骤2、建立存储映射模块，定义深度为N，宽度为M；N、M均为自然数；
步骤3、当外部分配请求到来时，存储分配模块从存储映射模块获取一个未分配的地址，并将该地址返回给外部，并将外部分配请求包含的使用的次数写入该地址；使用的次数＜2M；
步骤4、当外部释放请求到来时，存储释放模块读取存储映射模块对应的地址，并将该地址存储的使用次数减1后，重新写入该地址；
步骤5)判断当前地址是否释放：
如果减1后的次数为0，那么将该地址进行释放，将其标记为未分配；
如果减1后的次数为大于0，则执行步骤4)。
CN201510926012.1A 2015-12-11 2015-12-11 一种存储器的控制电路及方法 Pending CN105608017A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510926012.1A CN105608017A (zh) 2015-12-11 2015-12-11 一种存储器的控制电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510926012.1A CN105608017A (zh) 2015-12-11 2015-12-11 一种存储器的控制电路及方法

Publications (1)

Publication Number Publication Date
CN105608017A true CN105608017A (zh) 2016-05-25

Family

ID=55987968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510926012.1A Pending CN105608017A (zh) 2015-12-11 2015-12-11 一种存储器的控制电路及方法

Country Status (1)

Country Link
CN (1) CN105608017A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584845A (zh) * 2004-05-28 2005-02-23 中兴通讯股份有限公司 一种数字信号处理通讯应用系统内存保护方法
WO2007066542A1 (ja) * 2005-12-09 2007-06-14 Hitachi Software Engineering, Co., Ltd. 認証システム及び認証方法
CN101071390A (zh) * 2007-03-30 2007-11-14 腾讯科技（深圳）有限公司 一种绘图资源的管理方法及系统
CN101539870A (zh) * 2008-03-21 2009-09-23 中兴通讯股份有限公司 内存泄漏检测装置及方法
CN101826137A (zh) * 2010-04-14 2010-09-08 四川真视信息技术有限公司 基于网页的动态场景还原系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1584845A (zh) * 2004-05-28 2005-02-23 中兴通讯股份有限公司 一种数字信号处理通讯应用系统内存保护方法
WO2007066542A1 (ja) * 2005-12-09 2007-06-14 Hitachi Software Engineering, Co., Ltd. 認証システム及び認証方法
CN101071390A (zh) * 2007-03-30 2007-11-14 腾讯科技（深圳）有限公司 一种绘图资源的管理方法及系统
CN101539870A (zh) * 2008-03-21 2009-09-23 中兴通讯股份有限公司 内存泄漏检测装置及方法
CN101826137A (zh) * 2010-04-14 2010-09-08 四川真视信息技术有限公司 基于网页的动态场景还原系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
程文青 等: "基于FPGA的TCP粘合设计与实现", 《计算机技术》 *

Similar Documents

Publication Publication Date Title
CN105159777B (zh) 进程的内存回收方法及装置
CN101221536B (zh) 嵌入式系统的内存管理方法及装置
CN103677977B (zh) 清理移动终端中临时文件的方法、装置和移动终端
CN102841851A (zh) 闪存管理方法和闪存设备
CN105824759B (zh) 数据储存装置以及快闪存储器控制方法
CN103077126A (zh) 一种内存管理方法和装置
CN102799660A (zh) 一种java卡对象管理方法
CN101859279A (zh) 一种内存分配、释放方法及装置
TW201411347A (zh) 資料儲存裝置與快閃記憶體控制方法
TW201843595A (zh) 資料儲存裝置及其操作方法
CN103885569A (zh) 内存的管理方法及装置
CN103914355A (zh) 对内存重复释放进行定位的方法和装置
CN107608885A (zh) 内存泄漏点的定位方法、装置、系统及可读存储介质
CN103914376A (zh) 一种内存泄露的快速定位方法
GB2589264A (en) Fast, low memory, consistent hash using an initial distribution
CN106155917A (zh) 内存管理方法及装置
CN105608017A (zh) 一种存储器的控制电路及方法
CN102541969A (zh) 基于fat文件系统的文件保护方法、系统及存储器
CN108536609B (zh) 内存碎片管理系统及方法
CN105739982A (zh) 一种系统休眠的方法及装置
CN103870244A (zh) 一种sparc平台任务栈溢出检测算法
CN107608639A (zh) 基于闪存的队列式循环存储方法、电子设备和存储介质
CN103984639A (zh) 一种动态内存分配方法
CN106484308A (zh) 数据保护方法、存储器控制电路单元及存储器储存装置
JP2014063540A5 (zh)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160525