CN105591638B - 一种开关管驱动电路 - Google Patents

一种开关管驱动电路 Download PDF

Info

Publication number
CN105591638B
CN105591638B CN201610153724.9A CN201610153724A CN105591638B CN 105591638 B CN105591638 B CN 105591638B CN 201610153724 A CN201610153724 A CN 201610153724A CN 105591638 B CN105591638 B CN 105591638B
Authority
CN
China
Prior art keywords
circuit
switch
isolation circuit
isolation
switch pipe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610153724.9A
Other languages
English (en)
Other versions
CN105591638A (zh
Inventor
陈鹏
倪华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sungrow Power Supply Co Ltd
Original Assignee
Sungrow Power Supply Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sungrow Power Supply Co Ltd filed Critical Sungrow Power Supply Co Ltd
Priority to CN201610153724.9A priority Critical patent/CN105591638B/zh
Publication of CN105591638A publication Critical patent/CN105591638A/zh
Application granted granted Critical
Publication of CN105591638B publication Critical patent/CN105591638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/28—Modifications for introducing a time delay before switching
    • H03K17/288—Modifications for introducing a time delay before switching in tube switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

本申请公开了一种开关管驱动电路，包括第一隔离电路、第二隔离电路、反向和死区逻辑电路、第一放大电路和第二放大电路，其中：所述反向和死区逻辑电路至少具有一个输入引脚和两个输出引脚，用于将一路PWM信号转换为两路带死区的互补PWM信号；所述反向和死区逻辑电路的输入引脚接所述第一隔离电路的输出引脚；所述第一隔离电路的输入引脚用于接收第一开关管的PWM信号；所述反向和死区逻辑电路的一个输出引脚经所述第一放大电路连接至所述第一开关管的控制极，其另一个输出引脚依次经所述第二隔离电路、所述第二放大电路连接至第二开关管的控制极。本申请减小了实际插入的死区时间与设定值之间的差异。

Description

一种开关管驱动电路
技术领域
本发明涉及电力电子技术领域，更具体地说，涉及一种开关管驱动电路。
背景技术
开关管Q1、Q2是一对互补导通且不共地的开关管，其驱动电路的典型结构如图1所示，包括死区逻辑电路100、第一隔离电路101、第一放大电路102、第二隔离电路201和第二放大电路202，其中：死区逻辑电路100具有两个输入引脚和两个输出引脚，两个输入引脚用于接收开关管Q1、Q2的PWM信号(两信号互补)，一个输出引脚依次经第一隔离电路101、第一放大电路102连接至开关管Q1的控制极，另一个输出引脚依次经第二隔离电路201、第二放大电路202连接至开关管Q2的控制极。死区逻辑电路100的作用在于在输入的两路互补PWM信号上插入死区时间，得到两路带死区的互补PWM信号，以避免开关管Q1、Q2同时导通而发生直流母线短路现象。
死区逻辑电路100以两路带死区的互补PWM信号走线中所有器件的延时时间参数的总和作为要插入的死区时间的设定值，但器件的延时时间参数难免存在偏差，因此实际插入的死区时间与设定值也就难免存在差异，例如：若第一隔离电路101的延时时间参数存在-Δt1的负偏差、第二隔离电路201的延时时间参数存在+Δt1的正偏差，则实际插入的死区时间相比设定值会增加2*Δt1；若第一隔离电路101的延时时间参数存在+Δt1的正偏差、第二隔离电路201的延时时间参数存在-Δt1的负偏差，则实际插入的死区时间相比设定值会减小2*Δt1。
而插入死区时间本来就是以牺牲波形输出质量和输出效率为代价的，因此上述差异会带来以下问题：实际插入的死区时间比设定值大，会使波形输出质量和输出效率更差；实际插入的死区时间比设定值小，会增加开关管Q1、Q2同时导通的风险。对此，如何尽量减小实际插入的死区时间与设定值之间的差异，一直是本领域技术人员所追求的目标。
发明内容
有鉴于此，本发明提供一种开关管驱动电路，以减小实际插入的死区时间与设定值之间的差异。
一种开关管驱动电路，用于驱动第一开关管和第二开关管，两开关管互补导通且不共地，所述开关管驱动电路包括第一隔离电路、第二隔离电路、反向和死区逻辑电路、第一放大电路和第二放大电路，其中：
所述反向和死区逻辑电路至少具有一个输入引脚和两个输出引脚，用于将一路PWM信号转换为两路带死区的互补PWM信号；
所述反向和死区逻辑电路的输入引脚接所述第一隔离电路的输出引脚；
所述第一隔离电路的输入引脚用于接收所述第一开关管的PWM信号；
所述反向和死区逻辑电路的一个输出引脚经所述第一放大电路连接至所述第一开关管的控制极，其另一个输出引脚依次经所述第二隔离电路、所述第二放大电路连接至所述第二开关管的控制极。
其中，当所述第一开关管和所述第二开关管为高电平有效时，所述反向和死区逻辑电路用于将所述第一开关管的PWM信号分为两路：一路下降沿不变、上升沿延时一个死区时间输出至所述第一放大电路；另一路取反后下降沿不变、上升沿延时一个死区时间输出至所述第二隔离电路。
其中，当所述第一开关管和所述第二开关管为高电平有效时，所述反向和死区逻辑电路用于将所述第一开关管的PWM信号分为两路：一路下降沿不变、上升沿延时一个死区时间输出至所述第一放大电路；另一路上升沿不变、下降沿延时一个死区时间输出至所述第二隔离电路。
其中，所述第一隔离电路和所述第二隔离电路的类型为磁隔离电路、光隔离电路或电容式隔离电路。
其中，所述第一开关管和所述第二开关管的类型为绝缘栅双极晶体管或金属氧化物半导体场效应晶体管。
其中，所述第一开关管和所述第二开关管分别为同一桥臂的上、下开关管。
其中，所述第二开关管和所述第一开关管分别为同一桥臂的上、下开关管。
可选地，所述开关管驱动电路还包括：串接在所述第一放大电路的输入侧与所述第二放大电路的输入侧之间的第一互锁电路和第三隔离电路，以及连接在所述第一放大电路的输入侧与所述第二隔离电路的输入侧之间的第二互锁电路。
从上述的技术方案可以看出，本发明通过将一个隔离电路调离出两路带死区的互补PWM信号走线，以此消除了该隔离电路的延时时间参数偏差对实际插入的死区时间造成的影响。相较于现有技术，本实施例减小了实际插入的死区时间与设定值之间的差异，减小程度就是该隔离电路的延时时间参数偏差。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术公开的一种开关管驱动电路结构示意图；
图2为本发明实施例公开的一种开关管驱动电路结构示意图；
图3为本发明实施例公开的一种反向和死区逻辑电路的输入输出波形图；
图4为本发明实施例公开的一种反向和死区逻辑电路的输入输出波形图；
图5为本发明实施例公开的又一种开关管驱动电路结构示意图。
具体实施方式
为了引用和清楚起见，下文中使用的技术名词、简写或缩写总结如下：
PWM：Pulse Width Modulation，脉冲宽度调制；
IGBT：Insulated Gate Bipolar Transistor，绝缘栅双极晶体管；
MOSFET：Metal Oxide Semiconductor FET，金属氧化物半导体场效应晶体管。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
参见图2，本发明实施例公开了一种开关管驱动电路，用于驱动一对互补导通且不共地的开关管Q1、Q2，以减小实际插入的死区时间与设定值之间的差异，包括第一隔离电路100、第二隔离电路200、反向和死区逻辑电路300、第一放大电路400和第二放大电路500，其中：
反向和死区逻辑电路300至少具有一个输入引脚和两个输出引脚，用于将一路PWM信号转换为两路带死区的互补PWM信号；
反向和死区逻辑电路300的输入引脚接第一隔离电路100的输出引脚；
第一隔离电路100的输入引脚用于接收开关管Q1的PWM信号；
反向和死区逻辑电路300的一个输出引脚经第一放大电路400连接至开关管Q1的控制极，其另一个输出引脚依次经第二隔离电路200、第二放大电路500连接至开关管Q2的控制极。
由于要插入的死区时间的设定值是两路带死区的互补PWM信号走线中所有器件的延时时间参数的总和，任一器件的延时时间参数偏差都会对实际插入的死区时间造成影响，因此本实施例在现有技术的基础上，将一个隔离电路(即第一隔离电路100)调离出两路带死区的互补PWM信号走线，以此消除了该隔离电路的延时时间参数偏差对实际插入的死区时间造成的影响。相较于现有技术，本实施例减小了实际插入的死区时间与设定值之间的差异，减小程度就是该隔离电路的延时时间参数偏差。
本实施例在达到上述技术效果的同时，其驱动开关管Q1、Q2互补导通的基本功能并不改变。假设开关管Q1、Q2分别为桥式逆变器同一桥臂上下两个开关管，下面，以此为例对图2所示开关管驱动电路的工作原理进行详述。
桥式逆变器要求同一桥臂上下两个开关管互补导通，但是任何电力电子器件的开通和关断都需要一定的时间才能完成，若其中一个开关管没有完成关断之前另一个开关管已经导通，就会形成两个开关管同时导通而造成直流母线短路，因此，必须在开关管Q1、Q2的PWM信号上插入死区时间，以达到向一个开关管发送关断信号之后延迟一段时间再向另一个开关管发送开通信号的效果，该延迟时间就是所述死区时间。
在本实施例中，死区时间的插入由反向和死区逻辑电路300完成，具体为：反向和死区逻辑电路300以开关管Q1的PWM信号作为输入，将其转换成两路带死区的互补PWM信号，一路(以下简称为“信号HS”)经第一放大电路400放大后驱动开关管Q1，另一路(以下简称为“信号LS”)经第二放大电路500放大后驱动开关管Q2。而且，相较于现有技术，本实施例节省了开关管Q2的PWM信号作为输入，因此节省了硬件资源。
其中，当开关管Q1、Q2为高电平有效时，反向和死区逻辑电路300至少可以采用下面两种处理方式得到两路带死区的互补PWM信号，一种是：将开关管Q1的PWM信号分为两路，一路下降沿不变、上升沿延时一个死区时间输出，输出信号即为“信号HS”；另一路取反后下降沿不变、上升沿延时一个死区时间输出，输出信号即为“信号LS”，如图3所示。另一种是：将开关管Q1的PWM信号分为两路，一路下降沿不变、上升沿延时一个死区时间输出，输出信号即为“信号HS”；另一路上升沿不变、下降沿延时一个死区时间输出，得到一中间信号，再对其取反得到“信号LS”，如图4所示。当开关管Q1、Q2为低电平有效时，反向和死区逻辑电路300同样可以采用多种处理方式得到两路带死区的互补PWM信号，与上述原理相同，此处不再赘述。
并且，本实施例同样可以满足开关管Q1、Q2不共地的要求，具体分析如下：要求开关管Q1、Q2不共地，也就是要求开关管Q1、Q2的驱动信号不共地；在本实施例中，开关管Q2的驱动信号来自第二隔离电路200的输出侧，开关管Q1的驱动信号来自第一隔离电路100的输出侧，由于开关管Q1、Q2的驱动信号来自不同的隔离电路，因此实现了开关管Q1、Q2的驱动信号的互相隔离。
再者，本实施例相较于现有技术可以进一步提高开关管Q1、Q2的工作可靠性，具体分析如下：两路带死区的互补PWM信号走线中连接至开关管Q1的走线为“走线1”、连接至开关管Q2的走线为“走线2”。在现有技术中，如果“走线1”和“走线2”过长，难免受到干扰而发生传输信号突变，这样仍然会出现开关管Q1、Q2同时导通的情况。本实施例同样存在这样的问题，但本实施例中的“走线1”相比现有技术中的“走线1”具有更简洁的线路结构(因为减少了一个隔离电路)，因此本实施例中的“走线1”可以设计的更短，从而进一步降低了开关管Q1、Q2同时导通的风险。
由上述描述可以看出，本实施例通过将一个隔离电路调离出两路带死区的互补PWM信号走线，消除了该隔离电路的延时时间参数偏差对实际插入的死区时间造成的影响，从而减小了实际插入的死区时间与设定值之间的差异。而且，本实施例中的“走线1”相比现有技术中的“走线1”可以设计的更短，因此进一步降低了开关管Q1、Q2同时导通的风险。
此外，为进一步避免“走线1”和“走线2”过长受到干扰，本实施例还可新增两个互锁电路，分别是(如图5所示)：连接第一放大电路400的输入侧与第二放大电路500的输入侧的第一互锁电路600，以及连接第一放大电路400的输入侧与第二隔离电路200的输入侧的第二互锁电路700。互锁电路的特性就是避免输入的两路互补信号同时有效，因此在引入第一互锁电路600和第二互锁电路700后，即便“走线1”或“走线2”过长受到干扰，因这两个互锁电路的存在也可以避免开关管Q1、Q2的驱动信号同时有效而造成开关管Q1、Q2同时导通。
同时，仍参见图5，考虑到第二互锁电路700的引入会造成开关管Q1、Q2的驱动信号共地，因此还必须要为第二互锁电路700串联一个隔离电路，如图5中示出的第三隔离电路800。
在图5中，第一互锁电路600、第二互锁电路700和第三隔离电路800仅在“走线1”和“走线2”过长受到干扰时起作用，在设置死区时间时无需考虑这三个新增电路模块的延时时间参数，也就是说，这三个新增电路模块不会对实际插入的死区时间造成影响。
综上所述，本发明通过将一个隔离电路调离出两路带死区的互补PWM信号走线，以此消除了该隔离电路的延时时间参数偏差对实际插入的死区时间造成的影响。相较于现有技术，本实施例减小了实际插入的死区时间与设定值之间的差异，减小程度就是该隔离电路的延时时间参数偏差。
最后，还需要说明的是：
1)在本发明中，任一隔离电路的类型可以是磁隔离电路、光隔离电路或电容式隔离电路，并不局限；
2)在本发明中，开关管Q1、Q2可以为IGBT或MOSFET，并不局限；
3)在本发明中，开关管Q1、Q2可以分别为同一桥臂上、下开关管(当上、下开关管均为IGBT时，上管的发射极接下管的集电极，上、下开关管的控制极指的是IGBT的栅极；当上、下开关管均为MOSFET时，上管的源极接下管的漏极，上、下开关管的控制极指的是MOSFET的栅极)，也可以分别为同一桥臂下、上开关管，并不局限。图2和图5仅是以开关管Q1、Q2可以分别为同一桥臂上、下开关管作为示例。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种开关管驱动电路，用于驱动第一开关管和第二开关管，两开关管互补导通且不共地，其特征在于，所述开关管驱动电路包括第一隔离电路、第二隔离电路、反向和死区逻辑电路、第一放大电路和第二放大电路，其中：
所述反向和死区逻辑电路至少具有一个输入引脚和两个输出引脚，用于将一路PWM信号转换为两路带死区的互补PWM信号；
所述反向和死区逻辑电路的输入引脚接所述第一隔离电路的输出引脚；
所述第一隔离电路的输入引脚用于接收所述第一开关管的PWM信号；
所述反向和死区逻辑电路的一个输出引脚经所述第一放大电路连接至所述第一开关管的控制极，其另一个输出引脚依次经所述第二隔离电路、所述第二放大电路连接至所述第二开关管的控制极。
2.根据权利要求1所述的开关管驱动电路，其特征在于，当所述第一开关管和所述第二开关管为高电平有效时，所述反向和死区逻辑电路用于将所述第一开关管的PWM信号分为两路：一路下降沿不变、上升沿延时一个死区时间输出至所述第一放大电路；另一路取反后下降沿不变、上升沿延时一个死区时间输出至所述第二隔离电路。
3.根据权利要求1所述的开关管驱动电路，其特征在于，当所述第一开关管和所述第二开关管为高电平有效时，所述反向和死区逻辑电路用于将所述第一开关管的PWM信号分为两路：一路下降沿不变、上升沿延时一个死区时间输出至所述第一放大电路；另一路上升沿不变、下降沿延时一个死区时间输出，得到一中间信号，再对其取反后输出至所述第二隔离电路。
4.根据权利要求1所述的开关管驱动电路，其特征在于，所述第一隔离电路和所述第二隔离电路的类型为磁隔离电路、光隔离电路或电容式隔离电路。
5.根据权利要求1所述的开关管驱动电路，其特征在于，所述第一开关管和所述第二开关管的类型为绝缘栅双极晶体管或金属氧化物半导体场效应晶体管。
6.根据权利要求1所述的开关管驱动电路，其特征在于，所述第一开关管和所述第二开关管分别为同一桥臂的上、下开关管。
7.根据权利要求1所述的开关管驱动电路，其特征在于，所述第二开关管和所述第一开关管分别为同一桥臂的上、下开关管。
8.根据权利要求1所述的开关管驱动电路，其特征在于，所述开关管驱动电路还包括：
串接在所述第一放大电路的输入侧与所述第二放大电路的输入侧之间的第一互锁电路和第三隔离电路，以及连接在所述第一放大电路的输入侧与所述第二隔离电路的输入侧之间的第二互锁电路。
CN201610153724.9A 2016-03-16 2016-03-16 一种开关管驱动电路 Active CN105591638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610153724.9A CN105591638B (zh) 2016-03-16 2016-03-16 一种开关管驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610153724.9A CN105591638B (zh) 2016-03-16 2016-03-16 一种开关管驱动电路

Publications (2)

Publication Number Publication Date
CN105591638A CN105591638A (zh) 2016-05-18
CN105591638B true CN105591638B (zh) 2018-04-10

Family

ID=55930942

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610153724.9A Active CN105591638B (zh) 2016-03-16 2016-03-16 一种开关管驱动电路

Country Status (1)

Country Link
CN (1) CN105591638B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437943B (zh) * 2016-05-28 2021-08-31 深圳市京泉华科技股份有限公司 模数转换器采样系统及模数转换器采样方法
CN111380156B (zh) * 2020-03-19 2021-11-23 海信（山东）空调有限公司 控制电路、控制芯片和空气调节系统
CN112821732A (zh) * 2021-03-12 2021-05-18 华北电力大学（保定） 一种并联mosfet的高频电路驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201656951U (zh) * 2009-03-24 2010-11-24 深圳市科陆变频器有限公司 绝缘门极双极型晶体管驱动电路
CN102710116A (zh) * 2012-05-22 2012-10-03 奇瑞汽车股份有限公司 一种pwm互锁驱动电路
CN103326701A (zh) * 2013-07-11 2013-09-25 上海空间电源研究所 高效率n型开关管隔离驱动装置及隔离驱动方法
CN103401401A (zh) * 2013-07-05 2013-11-20 西安电子科技大学 用于分离式大功率绝缘栅双极性晶体管的驱动电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8593211B2 (en) * 2012-03-16 2013-11-26 Texas Instruments Incorporated System and apparatus for driver circuit for protection of gates of GaN FETs

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201656951U (zh) * 2009-03-24 2010-11-24 深圳市科陆变频器有限公司 绝缘门极双极型晶体管驱动电路
CN102710116A (zh) * 2012-05-22 2012-10-03 奇瑞汽车股份有限公司 一种pwm互锁驱动电路
CN103401401A (zh) * 2013-07-05 2013-11-20 西安电子科技大学 用于分离式大功率绝缘栅双极性晶体管的驱动电路
CN103326701A (zh) * 2013-07-11 2013-09-25 上海空间电源研究所 高效率n型开关管隔离驱动装置及隔离驱动方法

Also Published As

Publication number Publication date
CN105591638A (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
CN105591638B (zh) 一种开关管驱动电路
CN103178694B (zh) 绝缘栅双极晶体管门极驱动推挽电路
CN104078939B (zh) 功率变换器、短路保护电路与控制方法
CN102769453B (zh) 一种可抗噪声干扰的高压侧栅驱动电路
CN106535412B (zh) 一种端口共用的数字模拟调光电路
CN103633820A (zh) 一种igbt并联均流电路
CN102629831B (zh) 软开关检测方法、电路及装置
CN102231594A (zh) 一种防栅极驱动信号振荡的驱动电路
CN103595238A (zh) 小功率igbt驱动互锁电路
CN104348469A (zh) 电压准位转换电路
CN110289841A (zh) 一种阶梯驱动电路
CN203590014U (zh) 小功率igbt驱动互锁电路
CN104485081A (zh) 触控显示面板、阵列基板及其扫描线驱动方法
CN104953991A (zh) 带电平自举和电荷泵电路的双n-mosfet推动级的igbt驱动电路及时序控制方法
CN105024531A (zh) 一种dv/dt检测与保护装置及方法
CN203180759U (zh) 绝缘栅双极晶体管门极驱动推挽电路
CN116436453B (zh) 一种带有密勒钳位功能的多电平功率器件栅极驱动器
CN102856893A (zh) 动态有源嵌位电路和电子设备
CN105007062A (zh) 一种智能功率模块高可靠性边沿脉冲产生电路
CN104022628A (zh) 一种igbt串联均压控制系统及方法
CN103683883B (zh) 一种单电源供电抑制igbt米勒电容效应的电路
CN105024530A (zh) 一种全桥软开关mos驱动电路
CN103716036B (zh) 高速高输出幅值的驱动电路
CN205725693U (zh) 一种SiC-MOSFET的高速隔离驱动保护电路
CN206226264U (zh) 一种可编程的单路pwm信号精密死区时间插入电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant