CN105579988A

CN105579988A - 具有自动配置的集成装置

Info

Publication number: CN105579988A
Application number: CN201480051843.2A
Authority: CN
Inventors: 阿蒂诗·高希
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2013-10-07
Filing date: 2014-10-07
Publication date: 2016-05-11
Anticipated expiration: 2034-10-07
Also published as: CN105579988B; KR20160067104A; TW201527988A; US20150145560A1; EP3055777A1; JP2017500618A; EP3055777B1; WO2015054224A1; US9602101B2; TWI619024B; JP6504715B2

Abstract

本发明揭示一种用于控制集成电路装置中的配置的方法，所述集成电路装置具有至少一个可控制输入/输出端口，所述可控制输入/输出端口具有各自与所述集成电路装置的外部引脚连接的数据输出驱动器、数据输入驱动器、可控制上拉电阻器、可控制下拉电阻器，所述方法具有以下步骤：只启用所述上拉电阻器且通过所述数据输入驱动器读取相关输入作为第一位；只启用所述下拉电阻器且通过所述数据输入驱动器读取相关输入作为第二位；使第一端口三态化且通过所述数据输入驱动器读取相关输入作为另一位；根据所述所读取的位编码值；且根据所述所编码的值确定固件操作。

Description

具有自动配置的集成装置

相关申请案的交叉参考

本申请案主张2013年10月7日申请的第61/887,672号美国临时申请案的权利，所述案的全文并入本文中。

技术领域

本发明涉及用于配置集成电路装置的方法及装置。

背景技术

集成电路装置通常需要经配置以允许操作。如果配置受到限制，例如需要选择两个操作模式中的一者，那么外部引脚可连接接地或供应电压以选择配置。然而，如果可能配置的数量较大，那么可能没有足够的可用引脚以允许合适配置。因此，通常需要用以配置装置的串行接口，其不但增加成本，而且在可使用所述装置之前还需要执行额外步骤。

发明内容

因此，需要自动地检测集成电路装置(特定地说，具有多功能引脚的微控制器)的配置的手段。

根据实施例，用于控制集成电路装置中的配置的方法(所述集成电路装置包括至少一个可控制输入/输出端口，所述可控制输入/输出端口具有各自连接所述集成电路装置的外部引脚的数据输出驱动器、数据输入驱动器、可控制上拉电阻器、可控制下拉电阻器)可包括以下步骤：只启用所述上拉电阻器且通过所述数据输入驱动器读取相关输入作为第一位；只启用所述下拉电阻器且通过所述数据输入驱动器读取相关输入作为第二位；使第一端口三态化且通过所述数据输入驱动器读取相关输入作为另一位；根据所述所读取的位编码值；且根据所述所编码的值确定固件操作。

根据进一步实施例，所述方法可进一步包括禁用上拉及下拉电阻器且用逻辑‘0’驱动第一端口且通过数据输入驱动器读取相关输入作为第三位；且用逻辑‘1’驱动第一端口且通过数据输入驱动器读取相关输入作为第四位。

根据进一步实施例，所述方法可进一步包括存取与所述至少一个可控制输入/输出端口连接的外部外围装置以检验所述外部外围装置的存在。根据进一步实施例，外部上拉电阻器可连接所述外部引脚。根据进一步实施例，外部下拉电阻器连接所述外部引脚。根据进一步实施例，可针对每一端口重复所述步骤。根据进一步实施例，为编码六个值，所述外部引脚可连接200kOhm下拉或上拉电阻器、10kOhm下拉或上拉电阻器、10Ohm或100Ohm上拉或下拉电阻器中的一者。

根据另一实施例，集成电路装置可包括：至少一个可控制输入/输出端口，其具有各自连接所述集成电路装置的外部引脚的数据输出驱动器、数据输入驱动器、可控制上拉电阻器、可控制下拉电阻器；数字处理器，其耦合至少一个可控制输入/输出端口且经配置以：只启用所述上拉电阻器且通过所述数据输入驱动器读取相关输入作为第一位；只启用所述下拉电阻器且通过所述数据输入驱动器读取相关输入作为第二位；使第一端口三态化且通过所述数据输入驱动器读取相关输入作为另一位；根据所述所读取的位编码值；且根据所述所编码的值确定固件操作。

根据所述集成电路装置的进一步实施例，所述数字处理器可进一步经配置以：禁用上拉及下拉电阻器且用逻辑‘0’驱动第一端口且通过数据输入驱动器读取相关输入作为第三位；用逻辑‘1’驱动第一端口且通过所述数据输入驱动器读取相关输入作为第四位。

根据另一实施例，系统可包括此集成电路且进一步包括连接输入/输出端口的外部外围装置，其中所述数字处理器经配置以存取与至少一个可控制输入/输出端口连接的所述外部外围装置以检验所述外部外围装置的存在。根据进一步实施例，此系统可进一步包括连接输入/输出端口的外部外围装置，其中所述数字处理器经配置以存取与至少一个可控制输入/输出端口连接的所述外部外围装置以检验所述外部外围装置的存在。根据进一步实施例，此系统可进一步包括连接所述外部引脚的外部上拉电阻器。根据进一步实施例，此系统可进一步包括连接所述外部引脚的外部下拉电阻器。

根据所述集成电路装置的进一步实施例，所述数字处理器可针对多个外部输入/输出端口重复配置。

根据又另一实施例，系统可包括如上所陈述的此集成电路装置，其中为编码六个值，所述外部引脚连接200kOhm下拉或上拉电阻器、10kOhm下拉或上拉电阻器、10Ohm或100Ohm上拉或下拉电阻器中的一者。

根据所述集成电路装置的进一步实施例，所述集成电路装置可为微控制器。

根据又另一实施例，通用串行总线(USB)集线器可包括如上所陈述的微控制器，且进一步包括多个输入/输出引脚，所述引脚各自可配置以支持多个功能中的一者。

根据进一步实施例，所述USB集线器可进一步包括至少一个电力端口开关，所述电力端口开关各自直接连接所述多个输入/输出引脚中的一者，其中所述连接无上拉及下拉电阻器。根据进一步实施例，所述USB集线器可进一步包括至少一个外围装置，所述外围装置包括连接所述微控制器的可配置相关输入/输出端口的串行接口，其中每一连接包括上拉电阻器。根据进一步实施例，所述USB集线器可进一步包括耦合于所述USB集线器的电力供应器与电力输出之间的至少一个熔丝，及与至少一熔丝相关的耦合于所述电力输出与接地之间的分压器，其中所述分压器的分压节点连接所述微控制器的一个输入/输出端口。

附图说明

图1展示典型I/O端口及相关外部引脚以及外部所应用的上拉以及下拉电阻器的框图。

图2展示第一配置中的USB集线器的框图。

图3展示第二配置中的USB集线器的框图；

图4展示第三配置中的USB集线器的框图；

图5展示第四配置中的USB集线器的框图；

图6展示第五配置中的USB集线器的框图；

图7展示第六配置中的USB集线器的框图；及

图8展示第七配置中的USB集线器的框图。

具体实施方式

端口类型检测

下文在一些实施例中描述通用串行总线(USB)集线器的配置。然而，用于配置的方法及系统可应用其它集成电路装置，特定地说具有多功能引脚的微控制器。

USB集线器可包括微控制器，其需要经配置以使用例如外部端口电力控制器来控制其下游端口中的每一者的电力。此类电力控制器有三个基本类型。一个基本类型是简单多晶硅熔丝，其基本上是热敏电阻器。第二基本类型是具有启用引脚输入及过电流检测输出的标准端口电力控制器。通过串行总线控制第三基本类型，例如通过I2C消息控制的I2C控制装置。针对此串行总线的一个实例用于下文所述的“LINX”装置中且使用包括具有额外ALERT引脚、用专有消息的I2C物理总线的专有装置。因此，LINX总线包括数据I/O线、时钟线及警报线。然而，此类型通信接口只是一个实例，根据其它实施例，无论何时例如USB集线器的装置包括串行通信端口，所述方案均可扩展到任何I2C装置或其它串行通信总线。通常地，所述端口类型必须使用可编程设置编程到集线器中，或通过跳线连接(strap)控制。根据如下文所概述的各种实施例，可自动地检测附接到集线器下游端口的控制器类型。如上所述，可将以下原则用于其它需要配置的集成电路装置。

根据各种实施例的自动检测减少对于用装置附接到的端口的类型编程所述装置的需要。此还减少用户的步骤。如上所述，此自动检测可用于其它配置目的。

根据实施例，在具有例如四个USB端口的USB集线器的情况下，排列的数量可限制于以下。

1.每个端口一个多晶硅熔丝。

2.每个系统一个多晶硅熔丝。(此处仅简略地描述)

3.每个下游端口一个端口电力控制器。

4.一个到三个I²CLINX端口。剩余端口使用联动多晶硅熔丝。

5.一个到三个I²CLINX端口。剩余端口使用联动端口电力开关。

6.四个I²CLINX端口。

端口是否具有电池充电支持可通过所谓的BC_EN跳线连接来确定。例如，针对具有多晶硅熔丝的端口，可不支持电池充电。可只有在具有端口电力开关或I2CLINX端口的端口上才支持电池充电。

要求系统设计者在启用端口之前使用正确大小的端口电力控制器。

识别端口类型

端口的识别使用外围输入/输出端口120内的在外围输入/输出(PIO)模式中可用的内部下拉电阻器127，如图1中所示。此类端口120是微控制器或集成电路装置的典型输入/输出(I/O)端口且大体上组织成8位或16位宽。然而，可为I/O端口提供更多或更少位。下拉电阻器127的电阻器值大体上在30K与80K之间变化。根据特定实例，端口电力开关将不具有附接到外部引脚110的电阻器。如上所述，LINX端口将具有如连接到所述端口110的I2C所要求的10K上拉电阻器130。多晶硅熔丝将具有连接到端口110的电阻分压器130/140以将5伏特VBUS降低到3.3V电平。此端口所要求的所述电阻分压器可为10K上拉电阻器130与10K上下拉电阻器140。

如果内部弱下拉电阻器127无法下拉引脚110，那么存在远强于下拉电阻器127的外部上拉电阻器130。如果检测到上拉，那么(例如)可执行对所连接的装置的存取以区分必须使用相同下拉电阻器或上拉电阻器的端口配置。例如，可执行对LINX装置的存取以区分多晶硅熔丝及LINX接口。

根据各种实施例，为了识别配置，例如在四端口USB集线器的情况下，将所述四个端口置于非组合模式中。图1展示具有数据输出驱动器121(具有输出启用功能)及数据输入驱动器123(具有启用功能)的典型微控制器I/O端口120。此外，可通过相应控制信号激活上拉电阻器125或下拉电阻器127。

使用对应PIO120的下拉启用控制信号“下拉启用”将下拉电阻器127应用于相关端口引脚110。接着，通过从所启用的输入驱动器123读取相应值来确定相应端口110的引脚输入。通过此操作，可识别哪些引脚具有上拉且哪些引脚不具有上拉。

根据各种实施例，集成电路装置的外部引脚可用于配置且可被外部编码(例如)到六个值中的一者。所述值由如图1中所示的外部电阻器130及140确定。

根据实施例，电阻器选项是200KΩ下拉、200KΩ上拉、10KΩ下拉、10KΩ上拉、100Ω从底向上、100Ω上拉。内部下拉及上拉具有例如50KΩ的标称值。然而，可应用其它值且外部电阻器可具有不同值以实现优化的操作。例如，根据一个实施例，如果相应驱动器具有不能由100Ω电阻器超越的驱动器强度，那么最小电阻器也可具有10Ω的标称值。其它实施例可使用适于相应内部驱动器及内部上拉及下拉电阻器的不同值。

接着，固件通过监测输入值且依次应用内部下拉电阻器，接着应用内部上拉电阻器，接着驱动0，接着驱动1且最后输出三态来确定外部电阻器的值。在每一实例处，记录输入值。接着，可使用所述所确定的输入值来产生向量。根据实施例，此可引起六个不同向量或编码值。接着，可使用所述向量，因为其指向特定配置。表1展示应用于引脚的不同上拉或下拉电阻器的读数值的实例。可选择针对相应引脚的特定功能所选择的相应电阻器值，使得所述值允许实现所述功能的最佳性能。可以任何次序执行每一位/步骤“下拉”、“上拉”、“驱动0”、“驱动1”及“三态”的确定。取决于需要多少不同向量/编码值，可能并不使用全部的位/步骤。

表1

因此，可用单个数字端口选取多个不同配置值，所述单个数字端口的功能性可不被相应上拉或下拉电阻器影响或显著更改。可相应地选择所述相应上拉或下拉值。如下文所讨论的微控制器可具有此类端口，其中多个此类端口与需要根据所需功能(特定地说，根据所连接的装置)的配置的外部多功能引脚连接。

以下讨论USB集线器控制器210的特定实例，其包括CPU230及相关存储器240以及多个集成外围装置250..260。控制器210可为需要根据本发明的各种实施例配置其端口的具有固件的微控制器。数字处理器230与其每一端口耦合且可操作以使用特殊功能寄存器配置每一端口，所述特殊功能寄存器可使用一或多个位以设置某种功能性，例如启用上拉或下拉功能、数据定向、三态、连接到其它外围装置(例如串行接口、定时器、模数转换器等)。特殊功能寄存器可在存储器240中经存储器映射以为数字处理器230提供简单的存取。

根据一个实施例，具有上拉意谓所述端口具有连接到引脚110的上拉电阻器(例如，如LINX接口的情况)，或其具有针对多晶硅熔丝的上拉。根据实施例，例如具有四个端口的USB集线器，可只存在三个有效组合。例如，全部端口具有上拉，或无端口具有上拉，或端口1到端口3具有上拉且端口4不具有上拉。接着，全部其它组合可默认为具有四个多晶硅熔丝的配置。

根据实施例，又在具有四个端口的USB集线器的情况下，可使用如下文所示的表2以将控制器的个别PIO映射到相应USB端口。所示PIO纯粹是可用端口的实例。可针对其它目的提供且使用其它端口。根据此处所揭示的各种实施例，可设计控制器中的固件以按需要自动地配置每一端口。

表2

端口	PIO
		1	PIO17
2	PIO18
		3	PIO19
4	PIO20

此处不讨论每个系统一个多晶硅熔丝。就只使用一个多晶硅熔丝的系统来说，所述多晶硅熔丝可附接到上游端口。发生的任何过电流感测(OCS)事件都会将整个系统复位且独立于集线器所做的任何事。在OCS事件之后，整个集线器经历列举循环。表3展示针对具有四个端口的USB集线器使用上拉电阻器的可能编码。在此实施例中，有限数量个配置允许只使用上拉电阻器，特定地说具有相同值的上拉电阻器。

表3

只有端口电力开关的端口控制

如果任何端口上都无上拉，那么端口具有每个端口一个端口电力开关。在此情况中，全部端口被置于组合模式中。图2展示只使用端口开关的端口电力控制系统200。USB控制器210具有耦合如图1中所示的相应I/O端口120的四个外部多功能引脚205a..d。如图2中所指示，所述多功能引脚205a..d可为三个功能中的一者。例如，引脚205a支持端口控制功能、过电流感测功能或LINX接口的数据线。引脚205b支持端口控制功能、过电流感测功能或LINX接口的时钟线。引脚205c支持端口控制功能、过电流感测功能或LINX接口的信号功能中的警报。引脚205d支持端口控制功能、过电流感测功能或联动电力控制功能。然而，根据其它实施例，可应用更多或更少功能。在此实例中，无电阻器连接到所述端口以界定此配置。

具有多晶硅熔丝的LINX端口

如果端口1、2、3及4全部具有上拉电阻器，那么存在两个可能性。三个线上有LINX端口且第四线上有多晶硅熔丝，或只有四个多晶硅熔丝。执行对LINX接口的检测。如果地址0x30或0x31或0x32或0x33处存在响应，那么存在LINX装置。端口1＝0x30、端口2＝0x31、端口3＝0x33。可存在一个到四个LINX装置。其无需具有顺序性。不具有LINX装置的全部端口必须置于联动模式中。例如，如果端口2及端口4不具有LINX装置，那么PORT_CFG_SEL_2及PORT_CFG_SEL_4两者均必须被设置GANG_PIN。由于多晶硅熔丝，清除COMBINED_MODE。图3展示使用两个LINX端口310、LINX端口320及多晶硅熔丝330的端口电力控制系统300。如所示，使用电阻器340、电阻器350及电阻器360以上拉相应控制器端口。使用电阻分压器370及电阻分压器380以配置四端口作为多晶硅熔丝。图4展示使用三个LINX端口310、LINX端口320及LINX端口410及一个多晶硅熔丝330的端口电力控制系统400。

只有多晶硅熔丝的端口电力控制

如果端口1、2、3及4全部具有上拉电阻器，且无LINX装置被检测到，那么全部端口具有多晶硅熔丝，如图5中所示，图5展示只使用多晶硅熔丝510、多晶硅熔丝540、多晶硅熔丝570及多晶硅熔丝330的端口电力控制系统500。每一端口连接电阻分压器520/530、550/560、580/590及370/380。可执行以下操作：

1.禁用I2C界面。

2.将全部端口设置为非组合模式。通过设置全部端口为非组合模式，忽略端口电力输出，且引脚变成仅OCS。

3.在全部寄存器中清除GANG_PIN。

在此配置中全部引脚充当过电流感测引脚。

具有端口电力开关的LINX端口

如果端口1、2及3全部具有上拉电阻器且端口4不具有上拉电阻器，那么其意谓有LINX接口，且剩余端口使用端口电力开关。对LINX界面做检测。如果地址0x30或0x31或0x32或0x33处存在响应，那么现在存在LINX装置。端口1＝0x30、端口2＝0x31、端口3＝0x33。可存在一个到四个LINX装置。其无需具有顺序性。不具有LINX装置的全部端口必须被置于联动模式中。例如，如果端口1是唯一的LINX装置，那么PORT_CFG_SEL_2、PORT_CFG_SEL_3及PORT_CFG_SEL_4均必须被设置GANG_PIN。由于端口电力开关的存在，必须设置COMBINED_MODE。

图6展示系统600，其具有两个LINX端口310、320及端口电力开关610，作为两个LINX装置及一端口电力控制器的实例。图7展示具有一个LINX端口310及一个端口电力开关610的系统700。

只有LINX的端口配置

如果附接LINX装置，那么端口1、2及3必须全部具有上拉电阻器。如果附接四个LINX装置，那么将不使用端口4。这是全LINX系统且端口4上的电阻器的存在没有关系。就全LINX系统来说，各种寄存器的COMBINED_MODE、GANG_PIN状态无关紧要。通过LINX界面做每件事。固件负责打开端口及关闭端口，及管理OCS事件。如果附接少于四个LINX装置，那么使用端口4以联动模式附接剩余非LINX装置。如果端口4上有电阻器，那么假定非LINX装置与多晶硅熔丝装置附接且必须使用COMBINED_MODE。如果端口4上无电阻器，那么假定非LINX装置与端口电力控制器附接。必须使用COMBINED_MODE。图8展示只具有四个LINX端口310、320、710及720的系统800。

Claims

1.一种用于控制集成电路装置中的配置的方法，所述集成电路装置包括至少一个可控制输入/输出端口，所述至少一个可控制输入/输出端口具有各自连接所述集成电路装置的外部引脚的数据输出驱动器、数据输入驱动器、可控制上拉电阻器、可控制下拉电阻器，所述方法包括：

只启用所述上拉电阻器且通过所述数据输入驱动器读取相关输入作为第一位；

只启用所述下拉电阻器且通过所述数据输入驱动器读取相关输入作为第二位；

使第一端口三态化且通过所述数据输入驱动器读取相关输入作为另一位；

根据所述所读取的位编码值；及

根据所述所编码的值确定固件操作。

2.根据权利要求1的方法，其进一步包括

禁用所述上拉电阻器及下拉电阻器，及

用逻辑‘0’驱动所述第一端口且通过所述数据输入驱动器读取相关输入作为第三位；

用逻辑‘1’驱动所述第一端口且通过所述数据输入驱动器读取相关输入作为第四位。

3.根据权利要求1所述的方法，其进一步包括存取与所述至少一个可控制输入/输出端口连接的外部外围装置以检验所述外部外围装置的存在。

4.根据权利要求2所述的方法，其进一步包括存取与所述至少一个可控制输入/输出端口连接的外部外围装置以检验所述外部外围装置的存在。

5.根据权利要求1所述的方法，其中外部上拉电阻器连接所述外部引脚。

6.根据权利要求1所述的方法，其中外部下拉电阻器连接所述外部引脚。

7.根据权利要求2所述的方法，其中外部上拉电阻器连接所述外部引脚。

8.根据权利要求2所述的方法，其中外部下拉电阻器连接所述外部引脚。

9.根据权利要求1所述的方法，其中针对每一端口重复所述步骤。

10.根据权利要求2所述的方法，其中针对每一端口重复所述步骤。

11.根据权利要求2所述的方法，其中为编码六个值，所述外部引脚连接200kOhm下拉或上拉电阻器、10kOhm下拉或上拉电阻器、10Ohm或100Ohm上拉或下拉电阻器中的一者。

12.一种集成电路装置，其包括：

至少一个可控制输入/输出端口，其具有各自连接所述集成电路装置的外部引脚的数据输出驱动器、数据输入驱动器、可控制上拉电阻器、可控制下拉电阻器，

数字处理器，其耦合所述至少一个可控制输入/输出端口且经配置以：

根据所述所读取的位编码值；及

根据所述所编码的值确定固件操作。

13.根据权利要求12所述的集成电路装置，其中所述数字处理器经进一步配置以：

禁用所述上拉电阻器及下拉电阻器，及

14.一种包括根据权利要求12所述的集成电路装置的系统，其进一步包括连接输入/输出端口的外部外围装置，其中所述数字处理器经配置以存取与所述至少一个可控制输入/输出端口连接的所述外部外围装置以检验所述外部外围装置的存在。

15.一种包括根据权利要求13所述的集成电路装置的系统，其进一步包括连接输入/输出端口的外部外围装置，其中所述数字处理器经配置以存取与所述至少一个可控制输入/输出端口连接的所述外部外围装置以检验所述外部外围装置的存在。

16.一种包括根据权利要求12所述的集成电路装置的系统，其进一步包括连接所述外部引脚的外部上拉电阻器。

17.一种包括根据权利要求12所述的集成电路装置的系统，其进一步包括连接所述外部引脚的外部下拉电阻器。

18.一种包括根据权利要求13所述的集成电路装置的系统，其进一步包括连接所述外部引脚的外部上拉电阻器。

19.一种包括根据权利要求13所述的集成电路装置的系统，其进一步包括连接所述外部引脚的外部下拉电阻器。

20.根据权利要求12所述的集成电路装置，其中所述数字处理器针对多个外部输入/输出端口重复配置。

21.根据权利要求13所述的集成电路装置，其中所述数字处理器针对多个外部输入/输出端口重复配置。

22.一种包括根据权利要求13所述的集成电路装置的系统，其中为编码六个值，所述外部引脚连接200kOhm下拉或上拉电阻器、10kOhm下拉或上拉电阻器、10Ohm或100Ohm上拉或下拉电阻器中的一者。

23.根据权利要求12所述的集成电路装置，其中所述集成电路装置是微控制器。

24.一种包括根据权利要求23所述的微控制器的通用串行总线USB集线器，其进一步包括：

多个输入/输出引脚，其各自可配置以支持多个功能中的一者。

25.根据权利要求24所述的USB集线器，其包括至少一个电力端口开关，所述至少一个电力端口开关各自直接连接所述多个输入/输出引脚中的一者，其中所述连接无上拉电阻器及下拉电阻器。

26.根据权利要求24所述的USB集线器，其包括至少一个外围装置，所述外围装置包括连接所述微控制器的相关的可配置输入/输出端口的串行接口，其中每一连接包括上拉电阻器。

27.根据权利要求24所述的USB集线器，其包括耦合于所述USB集线器的电力供应器与电力输出之间的至少一个熔丝，及与所述至少一个熔丝相关的耦合于所述电力输出与接地之间的分压器，其中所述分压器的分压节点连接所述微控制器的一个输入/输出端口。