CN105550089A - 一种基于数字电路的fc网络帧头数据错误注入方法 - Google Patents

一种基于数字电路的fc网络帧头数据错误注入方法 Download PDF

Info

Publication number
CN105550089A
CN105550089A CN201510889594.0A CN201510889594A CN105550089A CN 105550089 A CN105550089 A CN 105550089A CN 201510889594 A CN201510889594 A CN 201510889594A CN 105550089 A CN105550089 A CN 105550089A
Authority
CN
China
Prior art keywords
value
state
register
frame head
control machine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510889594.0A
Other languages
English (en)
Other versions
CN105550089B (zh
Inventor
蒲恺
王红春
王世奎
李大鹏
李玉发
田园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Aeronautics Computing Technique Research Institute of AVIC
Original Assignee
Xian Aeronautics Computing Technique Research Institute of AVIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Aeronautics Computing Technique Research Institute of AVIC filed Critical Xian Aeronautics Computing Technique Research Institute of AVIC
Priority to CN201510889594.0A priority Critical patent/CN105550089B/zh
Publication of CN105550089A publication Critical patent/CN105550089A/zh
Application granted granted Critical
Publication of CN105550089B publication Critical patent/CN105550089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2736—Tester hardware, i.e. output processing circuits using a dedicated service processor for test

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)

Abstract

本发明属于计算机通信领域，提出了一种基于数字电路的FC网络帧头数据错误注入方法，包括配置寄存器组、错误注入模块、发送缓存模块和发送模块；其中，配置寄存器组用来存储控制信息和需要注入的帧头字段的值，由主机进行配置；错误注入模块使用注入值寄存器中的值替换传输数据中相应字段，并将最终数据填入相应的发送缓冲单元中；发送缓冲由M个Nbits的缓冲单元构成，采用环形队列方式管理。本发明通过在底层对发送数据进行处理，实现对帧头数据的错误注入，进而达到实现简单，使用灵活，降低成本的目的。

Description

一种基于数字电路的FC网络帧头数据错误注入方法
技术领域
本发明涉及一种FC网络帧头数据错误注入方法，特别涉及一种基于数字电路的FC网络帧头数据错误注入方法。
背景技术
在计算机通信领域，FC网络因其高速、高可靠性、低延时、抗干扰能力强而得到广泛应用，而能够正确的处理故障数据是网络健壮性的基本要求，因此注入故障数据就成为FC网络必不可少的一种检验手段，在FC网络的测试验证阶段必不可少。现有的FC网络专用测试设备提供此种功能，不过价格昂贵，而且使用较为繁琐。
发明内容
本发明的目的是提供一种基于数字电路的FC网络帧头数据错误注入方法，通过在底层对发送数据进行处理，直接发送包含错误FC帧头的数据，进而达到实现简单，使用灵活，降低成本的目的。
为达到以上目的，本发明是采取如下技术方案予以实现的：
一种基于数字电路的FC网络帧头数据错误注入方法，包括以下步骤
1)主机写配置寄存器组；
2)主机启动错误注入模块，错误注入模块包括错误注入控制状态机、计算单元、帧头组织单元和多路选择单元；
3)错误注入控制状态机检测发送缓冲是否未满，当发送缓冲未满时，则启动主机数据传输；
4)错误注入控制状态机启动计算单元和帧头组织单元，并控制多路选择单元选择帧头输出到发送缓冲中、或选择主机数据输出到发送缓冲中；
5)计算单元在数据输出完成后更新发送缓冲尾指针；
6)发送模块根据发送缓冲头尾指针的值判断是否有数据需要发送，若有则将发送缓冲中的数据读出并发送；
7)发送模块在发送完成后更新发送缓冲头指针的值，等待下一次发送。
上述配置寄存器组包括传输启动寄存器、主机数据长度寄存器、FC帧头模式选择寄存器、DID注入值寄存器、SID注入值寄存器、TYPE注入值寄存器、OXID注入值寄存器、RXID注入值寄存器、RCTL注入值寄存器和FCTL注入值寄存器。
上述传输启动寄存器主机写有效，每写一次表示启动一帧传输；主机数据长度寄存器主机可读可写，存储主机发送数据的长度值；FC帧头模式选择寄存器主机可读可写，最低位有效，0表示主机数据中无FC帧头，1表示主机数据中有FC帧头；DID注入值寄存器主机可读可写，存储要注入到FC帧头中的DID值；SID注入值寄存器主机可读可写，存储要注入到FC帧头中的SID值；TYPE注入值寄存器主机可读可写，存储要注入到FC帧头中的TYPE值；OXID注入值寄存器主机可读可写，存储要注入到FC帧头中的OXID值；RXID注入值寄存器主机可读可写，存储要注入到FC帧头中的RXID值；RCTL注入值寄存器主机可读可写，存储要注入到FC帧头中的RCTL值；FCTL注入值寄存器主机可读可写，存储要注入到FC帧头中的FCTL值。
上述错误注入控制状态机控制计算单元和多路选择单元的工作时序，包括5种状态：空状态S0、主机数据传输状态S1、帧头传输状态S2、帧尾传输状态S3和传输完成状态S4；
错误注入控制状态机最初处于空状态S0，主机启动传输后就转移到主机数据传输状态S1，主机数据传输完毕后转移到帧头传输状态S2，帧头传输完毕后转移到帧尾传输状态S3，传输结束后转移到完成状态S4，最后回到空状态S0。
错误注入控制状态机的启动条件为传输启动寄存器的写操作。
上述计算单元在错误注入控制状态机的控制下计算发送缓冲的写入地址和产生写信号，同时计算传输的数据长度。
计算单元的工作流程如下：
①当错误注入控制状态机处于S0状态时，初始化主机数据长度计数器和帧头长度计数器为0；
②当错误注入控制状态机处于S1状态时，每个时钟周期将主机数据长度计数器的值自增1，并将发送缓冲尾指针的值、加主机数据长度计数器的值、再加6的结果作为发送缓冲写地址输出，同时产生写信号；
③当主机数据长度计数器的值等于主机长度寄存器的值时，产生主机数据传输完成信号；
④当错误注入控制状态机处于S2状态时，每个时钟周期将帧头数据长度计数器的值自增1，并将发送缓冲尾指针加帧头数据长度计数器的值作为发送缓冲写地址输出，同时产生写信号；
⑤当帧头数据长度计数器的值等于7时，产生帧头数据传输完成信号；
⑥当错误注入控制状态机处于S3状态时，将发送缓冲尾指针的值、加主机数据长度寄存器的值、再加7的结果作为发送缓冲写地址输出，同时产生写信号；
⑦当错误注入控制状态机处于S4状态时，将发送缓冲尾指针的值加1，跳回步骤①。
帧头组织单元根据配置寄存器组中、各字段注入值寄存器的值组织帧头，并在错误注入控制状态机转移到S2状态前完成，将组织的帧头保存在第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第六寄存器中。
多路选择单元根据错误注入控制状态机所处的状态选择输出相应的数据，具体如下：
①当错误注入控制状态机处于S0或S4状态时，多路选择单元输出全为0；
②当错误注入控制状态机处于S1状态时，多路选择单元选择输出主机数据；
③当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为1时选择输出主机数据；
④当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为2时选择输出第一寄存器的值；
⑤当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为3时选择输出第二寄存器的值；
⑥当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为4时选择输出第三寄存器的值；
⑦当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为5时选择输出第四寄存器的值；
⑧当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为6时选择输出第五寄存器的值；
⑨当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为7时选择输出第六寄存器的值；
⑩当错误注入控制状态机处于S3状态时选择输出主机数据。
与现有方法相比，本发明的有益效果是：
a)支持FPGA等集成电路的使用，易于实现；
b)简单易行，使用方便；
c)操作灵活，成本较低。
附图说明
图1是本发明的技术方案示意图；
图2是本发明技术方案工作流程图；
图3是错误注入控制状态机状态转移示意图；
图4是错误注入模块计算单元工作流程图；
图5是错误注入模块多路选择单元工作流程图；
图6是发送模块工作流程图。
具体实施方式
本发明提出了一种基于数字电路的FC网络帧头数据错误注入方法，能够根据主机的配置，控制每一个发送FC帧的帧头字段的填充值，从而直接产生并发送包含错误FC帧头的数据。与现有方法相比，本发明在实现相同功能的情况下，具有成本低，使用灵活，易于实现的特点。
如图1所示，本发明包括配置寄存器组、错误注入模块、发送缓冲和发送模块。其中，配置寄存器组用来储存控制信息和需要注入的帧头字段的值，由主机进行配置；错误注入模块使用注入值寄存器中的值替换传输数据中相应字段，并将最终数据填入相应的发送缓冲单元中；发送缓冲由M个Nbits的缓冲单元构成，采用环形队列方式管理。
下面结合附图及具体实例对本发明做进一步的详细说明。
如图1所示，一种基于数字电路的FC网络帧头数据错误注入方法，包括
1)配置寄存器组
配置寄存器组的定义和说明如表1所示。
表1配置寄存器组说明
2)错误注入模块
错误注入模块包括错误注入控制状态机、计算单元、帧头组织单元和多路选择单元四部分，其实现方式分别如下所述。
a)错误注入控制状态机
错误注入控制状态机控制计算单元、多路选择单元的工作时序，确保两个单元能够协调工作。状态转移关系如图3所示，设计了5种状态：空状态S0、主机数据传输状态S1、帧头传输状态S2、帧尾传输状态S3和传输完成状态S4。状态机最初处于空状态，一旦主机启动传输就转移到主机数据传输状态，主机数据传输完毕后转移到帧头传输状态，帧头传输完毕后转移到帧尾传输状态，传输结束后转移到完成状态，最后回到空状态。
错误注入控制状态机启动条件为fc_trans_en_reg的写操作。
b)计算单元
计算单元在错误注入控制状态机的控制下计算发送缓冲的写入地址和产生写信号，同时计算传输的数据长度，并在传输完成后更新发送缓冲尾指针。工作流程如图4所示，具体说明如下：
①当错误注入控制状态机处于S0状态时，初始化主机数据长度计数器和帧头长度计数器为0；
②当错误注入控制状态机处于S1状态时，每个时钟周期将主机数据长度计数器的值自增1，并将发送缓冲尾指针加主机数据长度计数器加6的值作为发送缓冲写地址输出，同时产生写信号；
③当主机数据长度计数器的值等于主机长度寄存器的值时，产生主机数据传输完成信号；
④当错误注入控制状态机处于S2状态时，每个时钟周期将帧头数据长度计数器的值自增1，并将发送缓冲尾指针加帧头数据长度计数器的值作为发送缓冲写地址输出，同时产生写信号；
⑤当帧头数据长度计数器的值等于7时，产生帧头数据传输完成信号；
⑥当错误注入控制状态机处于S3状态时，将发送缓冲尾指针加主机数据长度寄存器加7的值作为发送缓冲写地址输出，同时产生写信号；
⑦当错误注入控制状态机处于S4状态时，将发送缓冲尾指针的值加1，跳回步骤①。
c)帧头组织单元
帧头组织单元根据配置寄存器组中各字段注入值寄存器的值组织帧头，并在错误注入控制状态机转移到S2状态前完成，保存在第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第六寄存器中。
d)多路选择单元
多路选择单元根据错误注入控制状态机所处的状态选择输出相应的数据。工作流程如图5所示，具体说明如下：
①当错误注入控制状态机处于S0或S4状态时，多路选择单元输出全为0；
②当错误注入控制状态机处于S1状态时，多路选择单元选择输出主机数据；
③当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为1时选择输出主机数据；
④当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为2时选择输出第一寄存器的值；
⑤当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为3时选择输出第二寄存器的值；
⑥当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为4时选择输出第三寄存器的值；
⑦当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为5时选择输出第四寄存器的值；
⑧当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为6时选择输出第五寄存器的值；
⑨当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为7时选择输出第六寄存器的值；
⑩当错误注入控制状态机处于S3状态时选择输出主机数据。
3)发送缓冲
发送缓冲由9个4KB的缓冲单元构成，采用环形队列的方式进行管理。
4)发送模块
发送模块负责将发送缓冲中的数据发送出去，工作流程如图6所示，具体说明如下：
a)检查发送缓冲头尾指针的值，判断是否有数据需要发送；
b)若有数据需要发送，则将其发送到FC接口；
c)发送完成后将发送缓冲头指针的值加1；
d)跳回步骤a)。

Claims (9)

1.一种基于数字电路的FC网络帧头数据错误注入方法，其特征在于，包括以下步骤：
1)主机写配置寄存器组；
2)主机启动错误注入模块，错误注入模块包括错误注入控制状态机、计算单元、帧头组织单元和多路选择单元；
3)错误注入控制状态机检测发送缓冲是否未满，当发送缓冲未满时，则启动主机数据传输；
4)错误注入控制状态机启动计算单元和帧头组织单元，并控制多路选择单元选择帧头输出到发送缓冲中、或选择主机数据输出到发送缓冲中；
5)计算单元在数据输出完成后更新发送缓冲尾指针；
6)发送模块根据发送缓冲头尾指针的值判断是否有数据需要发送，若有则将发送缓冲中的数据读出并发送；
7)发送模块在发送完成后更新发送缓冲头指针的值，等待下一次发送。
2.根据权利要求1所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于，所述配置寄存器组包括传输启动寄存器、主机数据长度寄存器、FC帧头模式选择寄存器、DID注入值寄存器、SID注入值寄存器、TYPE注入值寄存器、OXID注入值寄存器、RXID注入值寄存器、RCTL注入值寄存器和FCTL注入值寄存器。
3.根据权利要求2所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于，
所述传输启动寄存器主机写有效，每写一次表示启动一帧传输；主机数据长度寄存器主机可读可写，存储主机发送数据的长度值；FC帧头模式选择寄存器主机可读可写，最低位有效，0表示主机数据中无FC帧头，1表示主机数据中有FC帧头；DID注入值寄存器主机可读可写，存储要注入到FC帧头中的DID值；SID注入值寄存器主机可读可写，存储要注入到FC帧头中的SID值；TYPE注入值寄存器主机可读可写，存储要注入到FC帧头中的TYPE值；OXID注入值寄存器主机可读可写，存储要注入到FC帧头中的OXID值；RXID注入值寄存器主机可读可写，存储要注入到FC帧头中的RXID值；RCTL注入值寄存器主机可读可写，存储要注入到FC帧头中的RCTL值；FCTL注入值寄存器主机可读可写，存储要注入到FC帧头中的FCTL值。
4.根据权利要求3所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于：
所述错误注入控制状态机控制计算单元和多路选择单元的工作时序，包括5种状态：空状态S0、主机数据传输状态S1、帧头传输状态S2、帧尾传输状态S3和传输完成状态S4；
错误注入控制状态机最初处于空状态S0，主机启动传输后就转移到主机数据传输状态S1，主机数据传输完毕后转移到帧头传输状态S2，帧头传输完毕后转移到帧尾传输状态S3，传输结束后转移到完成状态S4，最后回到空状态S0。
5.根据权利要求4所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于：
错误注入控制状态机的启动条件为传输启动寄存器的写操作。
6.根据权利要求1至5任一所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于：所述计算单元在错误注入控制状态机的控制下计算发送缓冲的写入地址和产生写信号，同时计算传输的数据长度。
7.根据权利要求6所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于：计算单元的工作流程如下：
①当错误注入控制状态机处于S0状态时，初始化主机数据长度计数器和帧头长度计数器为0；
②当错误注入控制状态机处于S1状态时，每个时钟周期将主机数据长度计数器的值自增1，并将发送缓冲尾指针的值、加主机数据长度计数器的值、再加6的结果作为发送缓冲写地址输出，同时产生写信号；
③当主机数据长度计数器的值等于主机长度寄存器的值时，产生主机数据传输完成信号；
④当错误注入控制状态机处于S2状态时，每个时钟周期将帧头数据长度计数器的值自增1，并将发送缓冲尾指针加帧头数据长度计数器的值作为发送缓冲写地址输出，同时产生写信号；
⑤当帧头数据长度计数器的值等于7时，产生帧头数据传输完成信号；
⑥当错误注入控制状态机处于S3状态时，将发送缓冲尾指针的值、加主机数据长度寄存器的值、再加7的结果作为发送缓冲写地址输出，同时产生写信号；
⑦当错误注入控制状态机处于S4状态时，将发送缓冲尾指针的值加1，跳回步骤①。
8.根据权利要求7所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于：帧头组织单元根据配置寄存器组中、各字段注入值寄存器的值组织帧头，并在错误注入控制状态机转移到S2状态前完成，将组织的帧头保存在第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、第六寄存器中。
9.根据权利要求8所述的基于数字电路的FC网络帧头数据错误注入方法，其特征在于：多路选择单元根据错误注入控制状态机所处的状态选择输出相应的数据，具体如下：
①当错误注入控制状态机处于S0或S4状态时，多路选择单元输出全为0；
②当错误注入控制状态机处于S1状态时，多路选择单元选择输出主机数据；
③当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为1时选择输出主机数据；
④当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为2时选择输出第一寄存器的值；
⑤当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为3时选择输出第二寄存器的值；
⑥当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为4时选择输出第三寄存器的值；
⑦当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为5时选择输出第四寄存器的值；
⑧当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为6时选择输出第五寄存器的值；
⑨当错误注入控制状态机处于S2状态且计算单元中帧头长度计数器的值为7时选择输出第六寄存器的值；
⑩当错误注入控制状态机处于S3状态时选择输出主机数据。
CN201510889594.0A 2015-12-07 2015-12-07 一种基于数字电路的fc网络帧头数据错误注入方法 Active CN105550089B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510889594.0A CN105550089B (zh) 2015-12-07 2015-12-07 一种基于数字电路的fc网络帧头数据错误注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510889594.0A CN105550089B (zh) 2015-12-07 2015-12-07 一种基于数字电路的fc网络帧头数据错误注入方法

Publications (2)

Publication Number Publication Date
CN105550089A true CN105550089A (zh) 2016-05-04
CN105550089B CN105550089B (zh) 2018-03-30

Family

ID=55829285

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510889594.0A Active CN105550089B (zh) 2015-12-07 2015-12-07 一种基于数字电路的fc网络帧头数据错误注入方法

Country Status (1)

Country Link
CN (1) CN105550089B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155938A (zh) * 2016-12-06 2018-06-12 北京旋极信息技术股份有限公司 一种光纤通道故障注入方法、装置和系统
CN108616329A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种基于数字电路的fc网络序列发送控制系统及方法
CN112988202A (zh) * 2021-04-27 2021-06-18 成都成电光信科技股份有限公司 一种fc模块升级的系统及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215925A1 (en) * 2007-03-02 2008-09-04 International Business Machines Corporation Distributed fault injection mechanism
US20100082927A1 (en) * 2008-10-01 2010-04-01 Sebastien Riou Secure memory interface
CN101738206A (zh) * 2009-12-17 2010-06-16 哈尔滨工业大学 具有故障模拟功能的gps接收机模拟方法
CN102662330A (zh) * 2012-04-13 2012-09-12 哈尔滨工业大学 Fc-ae-1533设备故障仿真装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080215925A1 (en) * 2007-03-02 2008-09-04 International Business Machines Corporation Distributed fault injection mechanism
US20100082927A1 (en) * 2008-10-01 2010-04-01 Sebastien Riou Secure memory interface
CN101738206A (zh) * 2009-12-17 2010-06-16 哈尔滨工业大学 具有故障模拟功能的gps接收机模拟方法
CN102662330A (zh) * 2012-04-13 2012-09-12 哈尔滨工业大学 Fc-ae-1533设备故障仿真装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108155938A (zh) * 2016-12-06 2018-06-12 北京旋极信息技术股份有限公司 一种光纤通道故障注入方法、装置和系统
CN108155938B (zh) * 2016-12-06 2021-09-10 北京旋极信息技术股份有限公司 一种光纤通道故障注入方法、装置和系统
CN108616329A (zh) * 2016-12-12 2018-10-02 中国航空工业集团公司西安航空计算技术研究所 一种基于数字电路的fc网络序列发送控制系统及方法
CN108616329B (zh) * 2016-12-12 2020-12-29 中国航空工业集团公司西安航空计算技术研究所 一种基于数字电路的fc网络序列发送控制系统及方法
CN112988202A (zh) * 2021-04-27 2021-06-18 成都成电光信科技股份有限公司 一种fc模块升级的系统及方法
CN112988202B (zh) * 2021-04-27 2021-09-03 成都成电光信科技股份有限公司 一种fc模块升级的系统及方法

Also Published As

Publication number Publication date
CN105550089B (zh) 2018-03-30

Similar Documents

Publication Publication Date Title
KR20090019819A (ko) 시행착오에 의한 에러 보정 디코딩
CN104407809A (zh) 多通道fifo缓冲器及其控制方法
US9971644B2 (en) Serial I/O functional tester
CN1983424A (zh) 错误校正装置及校正方法
CN102750249B (zh) 上位机与下位机通信的方法、装置及系统
CN105550089A (zh) 一种基于数字电路的fc网络帧头数据错误注入方法
CN105573711A (zh) 一种数据缓存方法及装置
EP4390706A1 (en) Embedded vector prefetching method, apparatus and system, and related device
EP3200089A1 (en) Method, apparatus, communication equipment and storage media for determining link delay
CN114817114B (zh) 一种mipi接口、及其控制方法、装置及介质
US20080046228A1 (en) Emulation System
CN106254270A (zh) 一种队列管理方法及装置
US20140115201A1 (en) Signal Order-Preserving Method and Apparatus
CN103577434B (zh) 一种数据文件的管理方法和装置
US10346566B2 (en) Method and device for simulating disk drive
CN105354107A (zh) NOR Flash的数据传输方法及系统
CN115794701A (zh) 一种dma功能虚拟串口的bmc芯片及方法
CN117009155A (zh) 高带宽内存测试方法、高带宽内存、电子设备和存储介质
US20190026178A1 (en) Technologies for error handling for high speed i/o data transfer
CN102882585A (zh) 用于数据记录与回放的装置、系统及方法
CN203071936U (zh) 用于数据记录与回放的装置及系统
CN105446863A (zh) 具有记录能力的电子装置与电路状态记录方法
CN107330195B (zh) 一种构造行为激励的数据处理方法及系统
US11755502B2 (en) Methods of controlling power consumption, boards, electronic devices and storage media
CN118069577B (zh) 数据传输方法、装置、计算机设备和存储介质

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant