CN105527898A - 一种三重化控制器通讯系统及方法 - Google Patents
一种三重化控制器通讯系统及方法 Download PDFInfo
- Publication number
- CN105527898A CN105527898A CN201510974490.XA CN201510974490A CN105527898A CN 105527898 A CN105527898 A CN 105527898A CN 201510974490 A CN201510974490 A CN 201510974490A CN 105527898 A CN105527898 A CN 105527898A
- Authority
- CN
- China
- Prior art keywords
- controller
- dual port
- port ram
- device group
- power management
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0421—Multiprocessor system
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21127—Signal adaption I-O
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
Abstract
本发明公开了一种三重化控制器通讯系统,包括第一控制器、第二控制器和第三控制器,用于分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果;其中,第一控制器与第二控制器之间通过对第一双口RAM进行读写操作来实现二者之间的通讯;第二控制器和三控制器之间通过对第二双口RAM进行读写操作来实现二者之间的通讯;第三控制器和一控制器之间通过对第三双口RAM进行读写操作来实现二者之间的通讯。本发明还提供了一种三重化控制器通讯方法。
Description
技术领域
本发明涉及自动控制技术领域,尤其涉及一种三重化控制器通讯系统及方法。
背景技术
在众多领域中都涉及到多控制器之间的通讯,通常,控制器之间的通讯采用主从模式,控制器之间的通讯采用总线复用,通过片选信号或者器件地址选择要通讯的从设备。
参见图1所示的CPU系统之间的通讯示意图,该系统包括系统CPUA及系统CPUB两个CPU系统、以及双口RAM芯片(U),系统CPUA及系统CPUB两个CPU系统,分别与双口RAM芯片(U)的两端相连,运算工作分配到系统CPUA及系统CPUB两个系统中,每个CPU系统完成运算任务的不同部分,有双口RAM芯片(U)共享两个CPU系统需要交互的保护信息。
但是,现有通讯方法只简单的实现了双控制器之间的双口RAM通讯,当总线出故障时会导致系统输出错误数据,进而造成故障的进一步扩散。
发明内容
有鉴于此,本发明实施例的主要目的在于提供一种三重化控制器通讯系统及方法,以实现提高数据输出的正确性、可靠性的目的。
为实现上述目的,本发明实施例提供了一种三重化控制器通讯系统,包括:第一子系统、第二子系统和第三子系统,所述第一子系统包括第一电源管理模块、第一控制器和第一双口RAM,所述第二子系统包括第二电源管理模块、第二控制器和第二双口RAM,所述第三子系统包括第三电源管理模块、第三控制器和第三双口RAM;所述第一电源管理模块为所述第一控制器和所述第一双口RAM提供其所需的电压和电流,所述第二电源管理模块为所述第二控制器和所述第二双口RAM提供其所需的电压和电流,所述第三电源管理模块为所述第三控制器和所述第三双口RAM提供其所需的电压和电流;所述第一控制器与所述第二控制器之间经过所述第一双口RAM连接通讯总线,所述第二控制器与所述第三控制器之间经过所述第二双口RAM连接通讯总线,所述第三控制器与所述第一控制器之间经过所述第三双口RAM连接通讯总线;
所述第一控制器、所述第二控制器和所述第三控制器,用于分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果;
其中,所述第一控制器与所述第二控制器之间通过对所述第一双口RAM进行读写操作来实现二者之间的通讯;所述第二控制器和所述三控制器之间通过对所述第二双口RAM进行读写操作来实现二者之间的通讯;所述第三控制器和所述一控制器之间通过对所述第三双口RAM进行读写操作来实现二者之间的通讯。
可选的,所述第一控制器与所述第一双口RAM之间通过第一器件组连接,所述第一双口RAM与所述第二控制器之间通过第二器件组连接,所述第二控制器与所述第二双口RAM之间通过第三器件组连接,所述第二双口RAM与所述第三控制器之间通过第四器件组连接,所述第三控制器与所述第三双口RAM之间通过第五器件组连接,所述第三双口RAM与所述第一控制器之间通过第六器件组连接;
所述第一控制器,还用于当诊断出所述第一双口RAM故障时,通过所述第一器件组与所述第一双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第六器件组与所述第三双口RAM断开;
所述第二控制器,还用于当诊断出所述第一双口RAM故障时,通过所述第二器件组与所述第一双口RAM断开,当诊断出所述第二双口RAM故障时,通过所述第三器件组与所述第二双口RAM断开;
所述第三控制器,还用于当诊断出所述第二双口RAM故障时,通过所述第四器件组与所述第二双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第五器件组与所述第三双口RAM断开。
可选的,所述第一电源管理模块经过第一二极管以及所述第二电源管理模块经过第一限流电阻,共同为所述第一双口RAM、所述第一器件组和所述第六器件组供电;
所述第二电源管理模块经过第二二极管以及所述第三电源管理模块经过第二限流电阻,共同为所述第二双口RAM、所述第二器件组和所述第三器件组供电;
所述第三电源管理模块经过第三二极管以及所述第一电源管理模块经过第三限流电阻,共同为所述第三双口RAM、所述第四器件组和所述第五器件组供电。
可选的,所述第一控制器、所述第二控制器和所述第三控制器,还用于分别接收并响应另外两个控制器发送的同步信息,以便在同步状态下分别对接收到的相同数据进行处理。
可选的,所述第一控制器、所述第二控制器和所述第三控制器与表决器连接;所述表决器,用于接收所述第一控制器、所述第二控制器和所述第三控制器输出的处理结果,如果存在两个一致的处理结果,则输出该处理结果。
本发明实施例还提供了一种三重化控制器通讯方法,所述方法应用于一种三重化控制器通讯系统,所述系统包括:第一子系统、第二子系统和第三子系统,所述第一子系统包括第一电源管理模块、第一控制器和第一双口RAM,所述第二子系统包括第二电源管理模块、第二控制器和第二双口RAM,所述第三子系统包括第三电源管理模块、第三控制器和第三双口RAM;所述第一电源管理模块为所述第一控制器和所述第一双口RAM提供其所需的电压和电流,所述第二电源管理模块为所述第二控制器和所述第二双口RAM提供其所需的电压和电流,所述第三电源管理模块为所述第三控制器和所述第三双口RAM提供其所需的电压和电流;所述第一控制器与所述第二控制器之间经过所述第一双口RAM连接通讯总线,所述第二控制器与所述第三控制器之间经过所述第二双口RAM连接通讯总线,所述第三控制器与所述第一控制器之间经过所述第三双口RAM连接通讯总线;所述方法包括:
所述第一控制器、所述第二控制器和所述第三控制器分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果;
其中,所述第一控制器与所述第二控制器之间通过对所述第一双口RAM进行读写操作来实现二者之间的通讯;所述第二控制器和所述三控制器之间通过对所述第二双口RAM进行读写操作来实现二者之间的通讯;所述第三控制器和所述一控制器之间通过对所述第三双口RAM进行读写操作来实现二者之间的通讯。
可选的,所述第一控制器与所述第一双口RAM之间通过第一器件组连接,所述第一双口RAM与所述第二控制器之间通过第二器件组连接,所述第二控制器与所述第二双口RAM之间通过第三器件组连接,所述第二双口RAM与所述第三控制器之间通过第四器件组连接,所述第三控制器与所述第三双口RAM之间通过第五器件组连接,所述第三双口RAM与所述第一控制器之间通过第六器件组连接;所述方法还包括:
所述第一控制器当诊断出所述第一双口RAM故障时,通过所述第一器件组与所述第一双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第六器件组与所述第三双口RAM断开;
所述第二控制器当诊断出所述第一双口RAM故障时,通过所述第二器件组与所述第一双口RAM断开,当诊断出所述第二双口RAM故障时,通过所述第三器件组与所述第二双口RAM断开;
所述第三控制器当诊断出所述第二双口RAM故障时,通过所述第四器件组与所述第二双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第五器件组与所述第三双口RAM断开。
可选的,所述第一电源管理模块经过第一二极管以及所述第二电源管理模块经过第一限流电阻,共同为所述第一双口RAM、所述第一器件组和所述第六器件组供电;
所述第二电源管理模块经过第二二极管以及所述第三电源管理模块经过第二限流电阻,共同为所述第二双口RAM、所述第二器件组和所述第三器件组供电;
所述第三电源管理模块经过第三二极管以及所述第一电源管理模块经过第三限流电阻,共同为所述第三双口RAM、所述第四器件组和所述第五器件组供电。
可选的,所述方法还包括:
所述第一控制器、所述第二控制器和所述第三控制器分别接收并响应另外两个控制器发送的同步信息,以便在同步状态下分别对接收到的相同数据进行处理。
可选的,所述第一控制器、所述第二控制器和所述第三控制器与表决器连接;所述方法还包括:
所述表决器接收所述第一控制器、所述第二控制器和所述第三控制器输出的处理结果,如果存在两个一致的处理结果,则输出该处理结果。
本发明实施例提供的三重化控制器通讯系统及方法,使所述第一控制器、所述第二控制器和所述第三控制器,分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果。可见,控制器侧的这种三取二表决方式可以有效提高数据输出的正确性、可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为现有技术中CPU系统之间的通讯示意图;
图2为本发明实施例三重化控制器通讯系统示例图;
图3为本发明实施例三重化控制器通讯系统的另一示例图;
图4为本发明实施例三重化控制器通讯方法的流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
随着系统的高度集成化、复杂化、高速运行化,控制器之间进行大容量数据交互的应用日益频繁,迫切需要一种快速、可靠的控制器之间的通讯方法及通讯系统。为此,本发明提供了一种三重化控制器通讯系统,包括电源管理模块、控制器、双口RAM等模块。电源管理模块提供系统工作时需要的电压以及实现系统过压、欠压、过流等保护措施;控制器用于接收、响应同步信息和表决输出;双口RAM建立控制器之间的通讯通道。
参见图2,为本发明实施例提供的三重化控制器通讯系统示例图。该三重化系统包括电源管理模块、控制器、双口RAM,具体地,该三重化系统包括第一子系统、第二子系统和第三子系统,所述第一子系统包括第一电源管理模块、第一控制器和第一双口RAM,所述第二子系统包括第二电源管理模块、第二控制器和第二双口RAM,所述第三子系统包括第三电源管理模块、第三控制器和第三双口RAM。
所述第一电源管理模块为所述第一控制器和所述第一双口RAM提供其所需的电压和电流,所述第二电源管理模块为所述第二控制器和所述第二双口RAM提供其所需的电压和电流,所述第三电源管理模块为所述第三控制器和所述第三双口RAM提供其所需的电压和电流。即该三重化系统包括三组电源管理模块,每一个子系统包括一组电源管理模块,电源管理模块主要用于为对应子系统进行过压、欠压、过流等检测保护并调理输出对应子系统需要的工作电压和电流。
所述第一控制器与所述第二控制器之间经过所述第一双口RAM连接通讯总线,所述第二控制器与所述第三控制器之间经过所述第二双口RAM连接通讯总线,所述第三控制器与所述第一控制器之间经过所述第三双口RAM连接通讯总线。该三重化系统中的每个子系统是相互独立的,子系统中的控制器之间通过双口RAM进行通讯,每两个控制器之间通过一块双口RAM连接在一起,每一个控制器可以对与自己连接的双口RAM的任意地址进行读写操作。
所述第一控制器、所述第二控制器和所述第三控制器,用于分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果。
进一步地,所述第一控制器、所述第二控制器和所述第三控制器与表决器连接;所述表决器,用于接收所述第一控制器、所述第二控制器和所述第三控制器输出的处理结果,如果存在两个一致的处理结果,则输出该处理结果。
其中,所述第一控制器与所述第二控制器之间通过对所述第一双口RAM进行读写操作来实现二者之间的通讯;所述第二控制器和所述三控制器之间通过对所述第二双口RAM进行读写操作来实现二者之间的通讯;所述第三控制器和所述一控制器之间通过对所述第三双口RAM进行读写操作来实现二者之间的通讯。
本发明实施例提供的三重化控制器通讯系统及方法,使所述第一控制器、所述第二控制器和所述第三控制器,分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果。可见,控制器侧的这种三取二表决方式可以有效提高数据输出的正确性、可靠性。
为便于理解各个控制器的工作原理,下面举一个具体应用场景进行说明:
假设各个控制器的上级设备为火灾检测设备,当火灾检测设备检测到某场所内包括烟雾浓度等检测信息后,会分别向所述第一控制器、所述第二控制器和所述第三控制器发送相同的检测信息,所述第一控制器、所述第二控制器和所述第三控制器分别根据所述检测信息确定是否需要打开灭火设备(即对检测信息的处理结果,处理结果为打开灭火设备或关闭灭火设备),所述第一控制器、所述第二控制器和所述第三控制器分别与另外两个控制器进行通讯,以获取另外两个控制器的处理结果,并分别三个处理结果进行比较,如果其中存在两个处理结果均为“打开灭火设备”,则本控制器输出“打开”控制信息至表决器,可见,控制器侧的这种三取二表决方式可以有效提高数据输出的正确性、可靠性。所述表决器接收到三个控制器发送过来的控制信息,分别对三个控制信息进行比较,如果其中存在两个控制信息均为“打开”,则所述表决器输出“打开”控制信息至灭火设备进行灭火,其目的的是如果其中一条控制器与表决器之间的线路出现故障,会导致所述表决器接收到的控制信息发生错误,表决器侧的这种三取二表决方式可以进一步提高数据输出的正确性、可靠性。
进一步地,所述第一控制器、所述第二控制器和所述第三控制器,还用于分别接收并响应另外两个控制器发送的同步信息,以便在同步状态下分别对接收到的相同数据进行处理。
可见,本发明实施例中的控制器之间相互独立,它们之间仅通过双口RAM连接在一起,实现了多个控制器之间并口的通讯,这个双口RAM不仅能够提供多个控制器之间信息相互备份、表决统一、实现同步的通讯通道,而且可以存储需要传输的内容。该三重化系统主要是将系统接收的数据进行三取二表决,同时对系统中多次表决出问题的控制器进行故障提示,三重化控制器之间的同步可以消除系统中三个控制器之间系统时钟频偏、时钟温漂等因素造成的异步度,在异步度误差范围内使得系统中的控制器在程序执行状态上达到相对一致的状态,从而保障了系统对三取二表决输出的正确性、可靠性。
参见图3,为本发明实施例提供的三重化控制器通讯系统的另一示例图。
在本发明实施例中,将控制器的地址总线、数据总线、读写控制线独立隔离分开,即:
所述第一控制器的应答信号线A1、片选信号线A1、数据总线A1、地址总线A1、读写信号线A1与所述第一双口RAM一边的应答信号线、片选信号线、数据总线、地址总线、读写信号线相连。所述第一双口RAM另一边的应答信号线、片选信号线、数据总线、地址总线、读写信号线与所述第二控制器的应答信号线A2、片选信号线A2、数据总线A2、地址总线A2、读写信号线A2相连。
所述第二控制器的应答信号线B1、片选信号线B1、数据总线B1、地址总线B1、读写信号线B1与所述第二双口RAM一边的应答信号线、片选信号线、数据总线、地址总线、读写信号线相连。所述第二双口RAM另一边的应答信号线、片选信号线、数据总线、地址总线、读写信号线与所述第三控制器的应答信号线B2、片选信号线B2、数据总线B2、地址总线B2、读写信号线B2相连。
所述第三控制器的应答信号线C1、片选信号线C1、数据总线C1、地址总线C1、读写信号线C1与所述第三双口RAM一边的应答信号线、片选信号线、数据总线、地址总线、读写信号线相连。所述第三双口RAM另一边的应答信号线、片选信号线、数据总线、地址总线、读写信号线与所述第一控制器的应答信号线C2、片选信号线C2、数据总线C2、地址总线C2、读写信号线C2相连。
该三重化系统工作时,所述第一控制器通过数据总线A1与所述第一双口RAM左边交互数据,通过地址总线A1向所述第一双口RAM左边提供地址,通过片选信号线A1使能所述第一双口RAM左边信号线,通过读写信号线A1向所述第一双口RAM左边发送读写操作信息,通过应答信号线A1接收反映所述第一双口RAM右边总线状态的状态信息,其中,应答信号线A1接收的信息包含了所述第一双口RAM右边总线请求所述第一双口RAM左边总线对所述第一双口RAM的操作内容。所述第一控制器通过数据总线C2与所述第三双口RAM右边交互数据,通过地址总线C2向所述第三双口RAM右边提供地址,通过片选信号线C2使能所述第三双口RAM右边信号线,通过读写信号线C2向所述第三双口RAM右边发送读写操作信息,通过应答信号线C2接收反映所述第三双口RAM左边总线状态的状态信息,其中,应答信号线C2接收的信息包含了所述第三双口RAM左边总线请求所述第三双口RAM右边总线对所述第三双口RAM的操作内容。
所述第二控制器通过数据总线A2与所述第一双口RAM右边交互数据,通过地址总线A2向所述第一双口RAM右边提供地址,通过片选信号线A2使能所述第一双口RAM右边信号线,通过读写信号线A2向所述第一双口RAM右边发送读写操作信息,通过应答信号线A2接收反映所述第一双口RAM左边总线状态的状态信息,其中,应答信号线A2接收的信息包含了所述第一双口RAM左边总线请求所述第一双口RAM右边总线对所述第一双口RAM的操作内容。所述第二控制器通过数据总线B1与所述第二双口RAM左边交互数据,通过地址总线B1向所述第二双口RAM左边提供地址,通过片选信号线B1使能所述第二双口RAM左边信号线,通过读写信号线B1向所述第二双口RAM左边发送读写操作信息,通过应答信号线B1接收反映所述第二双口RAM右边总线状态的状态信息,其中,应答信号线B1接收的信息包含了所述第二双口RAM右边总线请求所述第二双口RAM左边总线对所述第二双口RAM的操作内容。
所述第三控制器通过数据总线B2与所述第二双口RAM右边交互数据,通过地址总线B2向所述第二双口RAM右边提供地址,通过片选信号线B2使能所述第二双口RAM右边信号线,通过读写信号线B2向所述第二双口RAM右边发送读写操作信息,通过应答信号线B2接收反映所述第二双口RAM左边总线状态的状态信息,其中,应答信号线B2接收的信息包含了所述第二双口RAM左边总线请求所述第二双口RAM右边总线对所述第二双口RAM的操作内容。所述第三控制器通过数据总线C1与所述第三双口RAM左边交互数据,通过地址总线C1向所述第三双口RAM左边提供地址,通过片选信号线C1使能所述第三双口RAM左边信号线,通过读写信号线C1向所述第三双口RAM左边发送读写操作信息,通过应答信号线C1接收反映所述第三双口RAM右边总线状态的状态信息,其中,应答信号线C1接收的信息包含了所述第三双口RAM右边总线请求所述第三双口RAM左边总线对所述第三双口RAM的操作内容。
在该三重化系统中某一子系统中的器件出现故障时,为避免该故障影响其它两路子系统的正常通讯,做了以下改进。
控制器之间的通讯采用双口RAM,双口RAM有两套完全独立的数据总线、地址总线和读写信号线,本发明实施例在硬件设计时采用器件组将控制器与双口RAM之间进行通讯的应答信号线、片选信号线、地址总线、数据总线和读写信号线隔离分开。即,所述第一控制器与所述第一双口RAM之间通过第一器件组连接,所述第一双口RAM与所述第二控制器之间通过第二器件组连接,所述第二控制器与所述第二双口RAM之间通过第三器件组连接,所述第二双口RAM与所述第三控制器之间通过第四器件组连接,所述第三控制器与所述第三双口RAM之间通过第五器件组连接,所述第三双口RAM与所述第一控制器之间通过第六器件组连接。
器件组的功能类似于开关电路,具体对器件组操作如下:
当所述第一控制器与所述第一双口RAM通讯时,若诊断出所述第一双口RAM存在故障(比如采用该诊断方法时,即所述第一控制器向所述第一双口RAM的A地址写入数据A,当从A地址读回的数据不是数据A时,说明所述第一双口RAM故障,否则未出现故障),则所述第一控制器通过所述第一器件组,将所述第一控制器的地址总线、数据总线、读写信号线与所述第一双口RAM断开,避免了所述第一双口RAM的地址总线、数据总线、读写信号线出现粘连等故障时导致所述第一控制器的地址总线、数据总线和读写信号线被拉死而影响所述第一控制器与所述第三控制器之间的正常通讯。
其中,所述第一控制器被拉死是指:所述第一控制器的地址总线或者数据总线或者读写信号线在所述第一双口RAM全范围地址内进行读写操作时始终保持在一个固定的电平值,例如固定是“1”或者“0”,即,所述第一控制器的输出信号中不会出现“1”到“0”或者“0”到“1”的这种变换情况。如果没有所述第一器件组,则当所述第一双口RAM的A1侧出现故障,例如所述第一双口RAM的A1侧的地址总线或者数据总线或者读写信号线短路到地,此时所述第一控制器、所述第三双口RAM的C2侧与所述第一双口RAM的A1侧是直连,也会导致所述第一控制器、所述第三双口RAM的C2的地址总线或者数据总线或者读写信号线短路到地。例如:假设所述第一双口RAM的A1侧数据线短路到地,则所述第一控制器准备向所述第三双口RAM写值0x55,其目的是将所述第三双口RAM的应答信号C1拉低一下,通知所述第三控制器所述第三双口RAM有数据更新,由于所述第一双口RAM的A1侧数据线短路到地,使得所述第一控制器写入到所述第三双口RAM的值为0x00,导致所述第三双口RAM的应答信号C1没有被拉低,进而导致所述第三控制器未接收到所述第一控制器发出的数据更新请求,即通讯请求,因此,当所述第一控制器被拉死时,会影响所述第一控制器与所述第三控制器之间的正常通讯。
当所述第一控制器与所述第三双口RAM通讯时,若诊断出所述第三双口RAM存在故障(比如采用该诊断方法时,即所述第一控制器向所述第三双口RAM的A地址写入数据A,当从A地址读回的数据不是数据A时,说明所述第三双口RAM故障,否则未出现故障),则所述第一控制器通过所述第六器件组,将所述第一控制器的地址总线、数据总线、读写信号线与所述第三双口RAM断开,避免了所述第三双口RAM的地址总线、数据总线、读写信号线出现粘连等故障时导致所述第一控制器的地址总线、数据总线和读写信号线被拉死而影响所述第一控制器与所述第二控制器之间的正常通讯。
其中,所述第一控制器被拉死是指:所述第一控制器的地址总线或者数据总线或者读写信号线在所述第三双口RAM全范围地址内进行读写操作时始终保持在一个固定的电平值,例如固定是“1”或者“0”,即,所述第一控制器的输出信号中不会出现“1”到“0”或者“0”到“1”的这种变换情况。如果没有所述第六器件组,则当所述第三双口RAM的C2侧出现故障,例如所述第三双口RAM的C2侧的地址总线或者数据总线或者读写信号线短路到地,此时所述第一控制器、所述第一双口RAM的A1侧与所述第三双口RAM的C2侧是直连,也会导致所述第一控制器、所述第一双口RAM的A1的地址总线或者数据总线或者读写信号线短路到地。例如:假设所述第三双口RAM的C2侧数据线短路到地,则所述第一控制器准备向所述第一双口RAM写值0x55,其目的是将所述第一双口RAM的应答信号A2拉低一下,通知所述第二控制器所述第一双口RAM有数据更新,由于所述第三双口RAM的C2侧数据线短路到地,使得所述第一控制器写入到所述第一双口RAM的值为0x00,导致所述第一双口RAM的应答信号A2没有被拉低,进而导致所述第二控制器未接收到所述第一控制器发出的数据更新请求,即通讯请求,因此,当所述第一控制器被拉死时,会影响所述第一控制器与所述第二控制器之间的正常通讯。
当所述第二控制器与所述第一双口RAM通讯时,若诊断出所述第一双口RAM存在故障(比如采用该诊断方法时,即所述第二控制器向所述第一双口RAM的A地址写入数据A,当从A地址读回的数据不是数据A时,说明所述第一双口RAM故障,否则未出现故障),则所述第二控制器通过所述第二器件组,将所述第二控制器的地址总线、数据总线、读写信号线与所述第一双口RAM断开,避免了所述第一双口RAM的地址总线、数据总线、读写信号线出现粘连等故障时导致所述第二控制器的地址总线、数据总线和读写信号线被拉死而影响所述第二控制器与所述第三控制器之间的正常通讯。
其中,所述第二控制器被拉死是指:所述第二控制器的地址总线或者数据总线或者读写信号线在所述第一双口RAM全范围地址内进行读写操作时始终保持在一个固定的电平值,例如固定是“1”或者“0”,即,所述第二控制器的输出信号中不会出现“1”到“0”或者“0”到“1”的这种变换情况。如果没有所述第二器件组,则当所述第一双口RAM的A2侧出现故障,例如所述第一双口RAM的A2侧的地址总线或者数据总线或者读写信号线短路到地,此时所述第二控制器、所述第二双口RAM的B1侧与所述第一双口RAM的A2侧是直连,也会导致所述第二控制器、所述第二双口RAM的B1的地址总线或者数据总线或者读写信号线短路到地。例如:假设所述第一双口RAM的A2侧数据线短路到地,则所述第二控制器准备向所述第二双口RAM写值0x55,其目的是将所述第二双口RAM的应答信号B2拉低一下,通知所述第三控制器所述第二双口RAM有数据更新,由于所述第一双口RAM的A2侧数据线短路到地,使得所述第二控制器写入到所述第二双口RAM的值为0x00,导致所述第二双口RAM的应答信号B2没有被拉低,进而导致所述第三控制器未接收到所述第二控制器发出的数据更新请求,即通讯请求,因此,当所述第二控制器被拉死时,会影响所述第二控制器与所述第三控制器之间的正常通讯。
当所述第二控制器与所述第二双口RAM通讯时,若诊断出所述第二双口RAM存在故障(比如采用该诊断方法时,即所述第二控制器向所述第二双口RAM的A地址写入数据A,当从A地址读回的数据不是数据A时,说明所述第二双口RAM故障,否则未出现故障),则所述第二控制器通过所述第三器件组,将所述第二控制器的地址总线、数据总线、读写信号线与所述第二双口RAM断开,避免了所述第二双口RAM的地址总线、数据总线、读写信号线出现粘连等故障时导致所述第二控制器的地址总线、数据总线和读写信号线被拉死而影响所述第二控制器与所述第一控制器之间的正常通讯。
其中,所述第二控制器被拉死是指:所述第二控制器的地址总线或者数据总线或者读写信号线在所述第二双口RAM全范围地址内进行读写操作时始终保持在一个固定的电平值,例如固定是“1”或者“0”,即,所述第二控制器的输出信号中不会出现“1”到“0”或者“0”到“1”的这种变换情况。如果没有所述第三器件组,则当所述第二双口RAM的B1侧出现故障,例如所述第二双口RAM的B1侧的地址总线或者数据总线或者读写信号线短路到地,此时所述第二控制器、所述第一双口RAM的A2侧与所述第二双口RAM的B1侧是直连,也会导致所述第二控制器、所述第一双口RAM的A2的地址总线或者数据总线或者读写信号线短路到地。例如:假设所述第二双口RAM的B1侧数据线短路到地,则所述第二控制器准备向所述第一双口RAM写值0x55,其目的是将所述第一双口RAM的应答信号A1拉低一下,通知所述第一控制器所述第一双口RAM有数据更新,由于所述第二双口RAM的B1侧数据线短路到地,使得所述第二控制器写入到所述第一双口RAM的值为0x00,导致所述第一双口RAM的应答信号A1没有被拉低,进而导致所述第一控制器未接收到所述第二控制器发出的数据更新请求,即通讯请求,因此,当所述第二控制器被拉死时,会影响所述第二控制器与所述第一控制器之间的正常通讯。
当所述第三控制器与所述第二双口RAM通讯时,若诊断出所述第二双口RAM存在故障(比如采用该诊断方法时,即所述第三控制器向所述第二双口RAM的A地址写入数据A,当从A地址读回的数据不是数据A时,说明所述第二双口RAM故障,否则未出现故障),则所述第三控制器通过所述第四器件组,将所述第三控制器的地址总线、数据总线、读写信号线与所述第二双口RAM断开,避免了所述第二双口RAM的地址总线、数据总线、读写信号线出现粘连等故障时导致所述第三控制器的地址总线、数据总线和读写信号线被拉死而影响所述第三控制器与所述第一控制器之间的正常通讯。
其中,所述第三控制器被拉死是指:所述第三控制器的地址总线或者数据总线或者读写信号线在所述第二双口RAM全范围地址内进行读写操作时始终保持在一个固定的电平值,例如固定是“1”或者“0”,即,所述第三控制器的输出信号中不会出现“1”到“0”或者“0”到“1”的这种变换情况。如果没有所述第四器件组,则当所述第二双口RAM的B2侧出现故障,例如所述第二双口RAM的B2侧的地址总线或者数据总线或者读写信号线短路到地,此时所述第三控制器、所述第三双口RAM的C1侧与所述第二双口RAM的B2侧是直连,也会导致所述第三控制器、所述第三双口RAM的C1的地址总线或者数据总线或者读写信号线短路到地。例如:假设所述第二双口RAM的B2侧数据线短路到地,则所述第三控制器准备向所述第三双口RAM写值0x55,其目的是将所述第三双口RAM的应答信号C2拉低一下,通知所述第一控制器所述第三双口RAM有数据更新,由于所述第二双口RAM的B2侧数据线短路到地,使得所述第三控制器写入到所述第三双口RAM的值为0x00,导致所述第三双口RAM的应答信号C2没有被拉低,进而导致所述第一控制器未接收到所述第三控制器发出的数据更新请求,即通讯请求,因此,当所述第三控制器被拉死时,会影响所述第三控制器与所述第一控制器之间的正常通讯。
当所述第三控制器与所述第三双口RAM通讯时,若诊断出所述第三双口RAM存在故障(比如采用该诊断方法时,即所述第三控制器向所述第三双口RAM的A地址写入数据A,当从A地址读回的数据不是数据A时,说明所述第三双口RAM故障,否则未出现故障),则所述第三控制器通过所述第五器件组,将所述第三控制器的地址总线、数据总线、读写信号线与所述第三双口RAM断开,避免了所述第三双口RAM的地址总线、数据总线、读写信号线出现粘连等故障时导致所述第三控制器的地址总线、数据总线和读写信号线被拉死而影响所述第三控制器与所述第二控制器之间的正常通讯。
其中,所述第三控制器被拉死是指:所述第三控制器的地址总线或者数据总线或者读写信号线在所述第三双口RAM全范围地址内进行读写操作时始终保持在一个固定的电平值,例如固定是“1”或者“0”,即,所述第三控制器的输出信号中不会出现“1”到“0”或者“0”到“1”的这种变换情况。如果没有所述第五器件组,则当所述第三双口RAM的C1侧出现故障,例如所述第三双口RAM的C1侧的地址总线或者数据总线或者读写信号线短路到地,此时所述第三控制器、所述第二双口RAM的B2侧与所述第三双口RAM的C1侧是直连,也会导致所述第三控制器、所述第二双口RAM的B2的地址总线或者数据总线或者读写信号线短路到地。例如:假设所述第三双口RAM的C1侧数据线短路到地,则所述第三控制器准备向所述第二双口RAM写值0x55,其目的是将所述第二双口RAM的应答信号B1拉低一下,通知所述第二控制器所述第二双口RAM有数据更新,由于所述第三双口RAM的C1侧数据线短路到地,使得所述第三控制器写入到所述第二双口RAM的值为0x00,导致所述第二双口RAM的应答信号B1没有被拉低,进而导致所述第二控制器未接收到所述第三控制器发出的数据更新请求,即通讯请求,因此,当所述第三控制器被拉死时,会影响所述第三控制器与所述第二控制器之间的正常通讯。
综上,所述第一控制器,还用于当诊断出所述第一双口RAM故障时,通过所述第一器件组与所述第一双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第六器件组与所述第三双口RAM断开;所述第二控制器,还用于当诊断出所述第一双口RAM故障时,通过所述第二器件组与所述第一双口RAM断开,当诊断出所述第二双口RAM故障时,通过所述第三器件组与所述第二双口RAM断开;所述第三控制器,还用于当诊断出所述第二双口RAM故障时,通过所述第四器件组与所述第二双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第五器件组与所述第三双口RAM断开。
进一步地,所述第一电源管理模块(电源A)经过第一二极管D1以及所述第二电源管理模块(电源B)经过第一限流电阻R1,共同为所述第一双口RAM、所述第一器件组和所述第六器件组供电;所述第二电源管理模块(电源B)经过第二二极管D2以及所述第三电源管理模块(电源C)经过第二限流电阻R2,共同为所述第二双口RAM、所述第二器件组和所述第三器件组供电;所述第三电源管理模块(电源C)经过第三二极管D3以及所述第一电源管理模块(电源A)经过第三限流电阻R3,共同为所述第三双口RAM、所述第四器件组和所述第五器件组供电。
当某子系统的电源管理模块发生失电或者短路故障时,上述供电方式可保证各个子系统之间的正常通讯。具体工作原理如下:
如果电源A发生失电或者短路故障,则所述第二控制器的应答信号线、片选信号线、数据总线、地址总线、读写信号线上的电流会通过所述第一双口RAM漏到电源A上,从而导致所述第二控制器的应答信号线、片选信号线、数据总线、地址总线、读写信号线被拉成低电平,使所述第二控制器一直忙于处理所述第一双口RAM发送的应答事件,从而影响所述第二控制器与所述第三控制器之间的通讯。为了解决该技术问题,本发明实施例使电源A经过一个二极管D1之后和电源B经过一个电阻R1之后供电给所述第一双口RAM、所述第一器件组、所述第六器件组,利用二极管D1反向输入截止的原理,使从所述第二控制器端的应答信号线、片选信号线、数据总线、地址总线、读写信号漏过的电流无法流向电源A,从而保证所述第二控制器端的数据总线、地址总线、读写信号线保持为一个高电平,同时,电源B通过限流电阻R1继续给所述第一双口RAM供电,从而使所述第一双口RAM的应答信号A2维持为一个高电平,避免了所述第一双口RAM产生连续的应答信号,进而降低了所述第二控制器的开销。
如果电源B发生失电或者短路故障,则所述第三控制器的应答信号线、片选信号线、数据总线、地址总线、读写信号线上的电流会通过所述第二双口RAM漏到电源B上,从而导致所述第三控制器的应答信号线、片选信号线、数据总线、地址总线、读写信号线被拉成低电平,使所述第三控制器一直忙于处理所述第二双口RAM发送的应答事件,从而影响所述第三控制器与所述第一控制器之间的通讯。为了解决该技术问题,本发明实施例使电源B经过一个二极管D2之后和电源C经过一个电阻R2之后供电给所述第二双口RAM、所述第二器件组、所述第三器件组,利用二极管D2反向输入截止的原理,使从所述第三控制器端的应答信号线、片选信号线、数据总线、地址总线、读写信号漏过的电流无法流向电源B,从而保证所述第三控制器端的数据总线、地址总线、读写信号线保持为一个高电平,同时,电源C通过限流电阻R2继续给所述第二双口RAM供电,从而使所述第二双口RAM的应答信号B2维持为一个高电平,避免了所述第二双口RAM产生连续的应答信号,进而降低了所述第三控制器的开销。
如果电源C发生失电或者短路故障,则所述第一控制器的应答信号线、片选信号线、数据总线、地址总线、读写信号线上的电流会通过所述第三双口RAM漏到电源C上,从而导致所述第一控制器的应答信号线、片选信号线、数据总线、地址总线、读写信号线被拉成低电平,使所述第一控制器一直忙于处理所述第三双口RAM发送的应答事件,从而影响所述第一控制器与所述第二控制器之间的通讯。为了解决该技术问题,本发明实施例使电源C经过一个二极管D3之后和电源A经过一个电阻R3之后供电给所述第三双口RAM、所述第四器件组、所述第五器件组,利用二极管D3反向输入截止的原理,使从所述第一控制器端的应答信号线、片选信号线、数据总线、地址总线、读写信号漏过的电流无法流向电源C,从而保证所述第一控制器端的数据总线、地址总线、读写信号线保持为一个高电平,同时,电源A通过限流电阻R3继续给所述第三双口RAM供电,从而使所述第三双口RAM的应答信号C2维持为一个高电平,避免了所述第三双口RAM产生连续的应答信号,进而降低了所述第一控制器的开销。
可见,本发明实施例三重化系统中控制器与双口RAM采用上述方式连接,可避免以下几个问题:
双口RAM失效引起数据总线被拉死而引起控制器之间通讯故障;
双口RAM失效引起地址总线被拉死而引起控制器之间通讯故障;
双口RAM失效引起读写信号线被拉死而引起控制器之间通讯故障;
通过隔离二极管D1、限流电阻R1,保证电源A失电或者短路故障,不会引起所述第二控制器和所述第三控制器之间的通讯故障;
通过隔离二极管D2、限流电阻R2,保证电源B失电或者短路故障,不会引起所述第三控制器和所述第一控制器的通讯故障;
通过隔离二极管D3、限流电阻R3,保证电源C失电或者短路故障,不会引起所述第一控制器和所述第二控制器的通讯故障。
参见图4,为本发明实施例提供的三重化控制器通讯方法的流程示意图,所述方法应用于一种三重化控制器通讯系统,所述系统包括:第一子系统、第二子系统和第三子系统,所述第一子系统包括第一电源管理模块、第一控制器和第一双口RAM,所述第二子系统包括第二电源管理模块、第二控制器和第二双口RAM,所述第三子系统包括第三电源管理模块、第三控制器和第三双口RAM;所述第一电源管理模块为所述第一控制器和所述第一双口RAM提供其所需的电压和电流,所述第二电源管理模块为所述第二控制器和所述第二双口RAM提供其所需的电压和电流,所述第三电源管理模块为所述第三控制器和所述第三双口RAM提供其所需的电压和电流;所述第一控制器与所述第二控制器之间经过所述第一双口RAM连接通讯总线,所述第二控制器与所述第三控制器之间经过所述第二双口RAM连接通讯总线,所述第三控制器与所述第一控制器之间经过所述第三双口RAM连接通讯总线;所述方法包括:
步骤401:所述第一控制器、所述第二控制器和所述第三控制器分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果;
其中,所述第一控制器与所述第二控制器之间通过对所述第一双口RAM进行读写操作来实现二者之间的通讯;所述第二控制器和所述三控制器之间通过对所述第二双口RAM进行读写操作来实现二者之间的通讯;所述第三控制器和所述一控制器之间通过对所述第三双口RAM进行读写操作来实现二者之间的通讯。
在本发明实施例中,所述第一控制器与所述第一双口RAM之间通过第一器件组连接,所述第一双口RAM与所述第二控制器之间通过第二器件组连接,所述第二控制器与所述第二双口RAM之间通过第三器件组连接,所述第二双口RAM与所述第三控制器之间通过第四器件组连接,所述第三控制器与所述第三双口RAM之间通过第五器件组连接,所述第三双口RAM与所述第一控制器之间通过第六器件组连接;所述方法还包括:
所述第一控制器当诊断出所述第一双口RAM故障时,通过所述第一器件组与所述第一双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第六器件组与所述第三双口RAM断开;
所述第二控制器当诊断出所述第一双口RAM故障时,通过所述第二器件组与所述第一双口RAM断开,当诊断出所述第二双口RAM故障时,通过所述第三器件组与所述第二双口RAM断开;
所述第三控制器当诊断出所述第二双口RAM故障时,通过所述第四器件组与所述第二双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第五器件组与所述第三双口RAM断开。
在本发明实施例中,所述第一电源管理模块经过第一二极管以及所述第二电源管理模块经过第一限流电阻,共同为所述第一双口RAM、所述第一器件组和所述第六器件组供电;所述第二电源管理模块经过第二二极管以及所述第三电源管理模块经过第二限流电阻,共同为所述第二双口RAM、所述第二器件组和所述第三器件组供电;所述第三电源管理模块经过第三二极管以及所述第一电源管理模块经过第三限流电阻,共同为所述第三双口RAM、所述第四器件组和所述第五器件组供电。
在本发明实施例中,所述方法还包括:所述第一控制器、所述第二控制器和所述第三控制器分别接收并响应另外两个控制器发送的同步信息,以便在同步状态下分别对接收到的相同数据进行处理。
在本发明实施例中,所述第一控制器、所述第二控制器和所述第三控制器与表决器连接;所述方法还包括:所述表决器接收所述第一控制器、所述第二控制器和所述第三控制器输出的处理结果,如果存在两个一致的处理结果,则输出该处理结果。
需要说明的是,对于实施例公开的方法而言,由于其与实施例公开的系统相对应,所以描述的比较简单,相关之处参见系统部分说明即可。还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种三重化控制器通讯系统,其特征在于,包括:第一子系统、第二子系统和第三子系统,所述第一子系统包括第一电源管理模块、第一控制器和第一双口RAM,所述第二子系统包括第二电源管理模块、第二控制器和第二双口RAM,所述第三子系统包括第三电源管理模块、第三控制器和第三双口RAM;所述第一电源管理模块为所述第一控制器和所述第一双口RAM提供其所需的电压和电流,所述第二电源管理模块为所述第二控制器和所述第二双口RAM提供其所需的电压和电流,所述第三电源管理模块为所述第三控制器和所述第三双口RAM提供其所需的电压和电流;所述第一控制器与所述第二控制器之间经过所述第一双口RAM连接通讯总线,所述第二控制器与所述第三控制器之间经过所述第二双口RAM连接通讯总线,所述第三控制器与所述第一控制器之间经过所述第三双口RAM连接通讯总线;
所述第一控制器、所述第二控制器和所述第三控制器,用于分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果;
其中,所述第一控制器与所述第二控制器之间通过对所述第一双口RAM进行读写操作来实现二者之间的通讯;所述第二控制器和所述三控制器之间通过对所述第二双口RAM进行读写操作来实现二者之间的通讯;所述第三控制器和所述一控制器之间通过对所述第三双口RAM进行读写操作来实现二者之间的通讯。
2.根据权利要求1所述的系统,其特征在于,所述第一控制器与所述第一双口RAM之间通过第一器件组连接,所述第一双口RAM与所述第二控制器之间通过第二器件组连接,所述第二控制器与所述第二双口RAM之间通过第三器件组连接,所述第二双口RAM与所述第三控制器之间通过第四器件组连接,所述第三控制器与所述第三双口RAM之间通过第五器件组连接,所述第三双口RAM与所述第一控制器之间通过第六器件组连接;
所述第一控制器,还用于当诊断出所述第一双口RAM故障时,通过所述第一器件组与所述第一双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第六器件组与所述第三双口RAM断开;
所述第二控制器,还用于当诊断出所述第一双口RAM故障时,通过所述第二器件组与所述第一双口RAM断开,当诊断出所述第二双口RAM故障时,通过所述第三器件组与所述第二双口RAM断开;
所述第三控制器,还用于当诊断出所述第二双口RAM故障时,通过所述第四器件组与所述第二双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第五器件组与所述第三双口RAM断开。
3.根据权利要求2所述的系统,其特征在于,
所述第一电源管理模块经过第一二极管以及所述第二电源管理模块经过第一限流电阻,共同为所述第一双口RAM、所述第一器件组和所述第六器件组供电;
所述第二电源管理模块经过第二二极管以及所述第三电源管理模块经过第二限流电阻,共同为所述第二双口RAM、所述第二器件组和所述第三器件组供电;
所述第三电源管理模块经过第三二极管以及所述第一电源管理模块经过第三限流电阻,共同为所述第三双口RAM、所述第四器件组和所述第五器件组供电。
4.根据权利要求1所述的系统,其特征在于,
所述第一控制器、所述第二控制器和所述第三控制器,还用于分别接收并响应另外两个控制器发送的同步信息,以便在同步状态下分别对接收到的相同数据进行处理。
5.根据权利要求1至4任一项所述的系统,其特征在于,所述第一控制器、所述第二控制器和所述第三控制器与表决器连接;
所述表决器,用于接收所述第一控制器、所述第二控制器和所述第三控制器输出的处理结果,如果存在两个一致的处理结果,则输出该处理结果。
6.一种三重化控制器通讯方法,其特征在于,所述方法应用于一种三重化控制器通讯系统,所述系统包括:第一子系统、第二子系统和第三子系统,所述第一子系统包括第一电源管理模块、第一控制器和第一双口RAM,所述第二子系统包括第二电源管理模块、第二控制器和第二双口RAM,所述第三子系统包括第三电源管理模块、第三控制器和第三双口RAM;所述第一电源管理模块为所述第一控制器和所述第一双口RAM提供其所需的电压和电流,所述第二电源管理模块为所述第二控制器和所述第二双口RAM提供其所需的电压和电流,所述第三电源管理模块为所述第三控制器和所述第三双口RAM提供其所需的电压和电流;所述第一控制器与所述第二控制器之间经过所述第一双口RAM连接通讯总线,所述第二控制器与所述第三控制器之间经过所述第二双口RAM连接通讯总线,所述第三控制器与所述第一控制器之间经过所述第三双口RAM连接通讯总线;所述方法包括:
所述第一控制器、所述第二控制器和所述第三控制器分别对接收到的相同数据进行处理,并将处理结果与另外两个控制器的处理结果进行比较,如果存在两个一致的处理结果,则输出该处理结果;
其中,所述第一控制器与所述第二控制器之间通过对所述第一双口RAM进行读写操作来实现二者之间的通讯;所述第二控制器和所述三控制器之间通过对所述第二双口RAM进行读写操作来实现二者之间的通讯;所述第三控制器和所述一控制器之间通过对所述第三双口RAM进行读写操作来实现二者之间的通讯。
7.根据权利要求6所述的方法,其特征在于,所述第一控制器与所述第一双口RAM之间通过第一器件组连接,所述第一双口RAM与所述第二控制器之间通过第二器件组连接,所述第二控制器与所述第二双口RAM之间通过第三器件组连接,所述第二双口RAM与所述第三控制器之间通过第四器件组连接,所述第三控制器与所述第三双口RAM之间通过第五器件组连接,所述第三双口RAM与所述第一控制器之间通过第六器件组连接;所述方法还包括:
所述第一控制器当诊断出所述第一双口RAM故障时,通过所述第一器件组与所述第一双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第六器件组与所述第三双口RAM断开;
所述第二控制器当诊断出所述第一双口RAM故障时,通过所述第二器件组与所述第一双口RAM断开,当诊断出所述第二双口RAM故障时,通过所述第三器件组与所述第二双口RAM断开;
所述第三控制器当诊断出所述第二双口RAM故障时,通过所述第四器件组与所述第二双口RAM断开,当诊断出所述第三双口RAM故障时,通过所述第五器件组与所述第三双口RAM断开。
8.根据权利要求7所述的方法,其特征在于,
所述第一电源管理模块经过第一二极管以及所述第二电源管理模块经过第一限流电阻,共同为所述第一双口RAM、所述第一器件组和所述第六器件组供电;
所述第二电源管理模块经过第二二极管以及所述第三电源管理模块经过第二限流电阻,共同为所述第二双口RAM、所述第二器件组和所述第三器件组供电;
所述第三电源管理模块经过第三二极管以及所述第一电源管理模块经过第三限流电阻,共同为所述第三双口RAM、所述第四器件组和所述第五器件组供电。
9.根据权利要求6所述的方法,其特征在于,所述方法还包括:
所述第一控制器、所述第二控制器和所述第三控制器分别接收并响应另外两个控制器发送的同步信息,以便在同步状态下分别对接收到的相同数据进行处理。
10.根据权利要求6至9任一项所述的方法,其特征在于,所述第一控制器、所述第二控制器和所述第三控制器与表决器连接;所述方法还包括:
所述表决器接收所述第一控制器、所述第二控制器和所述第三控制器输出的处理结果,如果存在两个一致的处理结果,则输出该处理结果。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510974490.XA CN105527898B (zh) | 2015-12-21 | 2015-12-21 | 一种三重化控制器通讯系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510974490.XA CN105527898B (zh) | 2015-12-21 | 2015-12-21 | 一种三重化控制器通讯系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105527898A true CN105527898A (zh) | 2016-04-27 |
CN105527898B CN105527898B (zh) | 2018-09-18 |
Family
ID=55770190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510974490.XA Active CN105527898B (zh) | 2015-12-21 | 2015-12-21 | 一种三重化控制器通讯系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105527898B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106094629A (zh) * | 2016-06-28 | 2016-11-09 | 北京安控科技股份有限公司 | 一种二取一架构的功能安全控制器 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102130760A (zh) * | 2010-12-10 | 2011-07-20 | 南京科远自动化集团股份有限公司 | 一种12路eBus冗余总线通信装置 |
WO2012011820A1 (en) * | 2010-07-18 | 2012-01-26 | Marine Cybernetics | Method and system for testing a multiplexed bop control system |
CN102606331A (zh) * | 2012-03-20 | 2012-07-25 | 西安航天动力试验技术研究所 | 三冗余表决控制系统及方法 |
CN103293949A (zh) * | 2013-06-08 | 2013-09-11 | 杭州和利时自动化有限公司 | 开关量输出通道冗余容错控制方法及冗余开关量输出通道 |
CN103399546A (zh) * | 2013-07-26 | 2013-11-20 | 杭州和利时自动化有限公司 | 三冗余控制方法及系统 |
-
2015
- 2015-12-21 CN CN201510974490.XA patent/CN105527898B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012011820A1 (en) * | 2010-07-18 | 2012-01-26 | Marine Cybernetics | Method and system for testing a multiplexed bop control system |
CN102130760A (zh) * | 2010-12-10 | 2011-07-20 | 南京科远自动化集团股份有限公司 | 一种12路eBus冗余总线通信装置 |
CN102606331A (zh) * | 2012-03-20 | 2012-07-25 | 西安航天动力试验技术研究所 | 三冗余表决控制系统及方法 |
CN103293949A (zh) * | 2013-06-08 | 2013-09-11 | 杭州和利时自动化有限公司 | 开关量输出通道冗余容错控制方法及冗余开关量输出通道 |
CN103399546A (zh) * | 2013-07-26 | 2013-11-20 | 杭州和利时自动化有限公司 | 三冗余控制方法及系统 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106094629A (zh) * | 2016-06-28 | 2016-11-09 | 北京安控科技股份有限公司 | 一种二取一架构的功能安全控制器 |
Also Published As
Publication number | Publication date |
---|---|
CN105527898B (zh) | 2018-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110380514B (zh) | 一种智能变电站继电保护二次回路故障诊断方法 | |
CN102880990B (zh) | 故障处理系统 | |
CN104808572A (zh) | 基于功能安全的高完整性plc控制器 | |
CN102752145B (zh) | 一种新型的rs-485端口故障检测与隔离系统及其方法 | |
CN110347095B (zh) | 一种应用于航空电热控制系统的三余度切换电路 | |
CN107870584A (zh) | 一种业务板输入电源工作状态检测方法及机框式设备 | |
CN110794805A (zh) | 一种机器人安全电路及其控制方法 | |
CN104834246B (zh) | 汽车控制器和应用于汽车控制器的状态同步方法 | |
RU2011114637A (ru) | Микропроцессорная система централизации стрелок и сигналов | |
WO2020238747A1 (zh) | 串口输出路径切换方法、系统及装置和交换机 | |
CN101373381A (zh) | 与数值控制装置连接的io单元的断线和断电的检测方法 | |
CN105938356A (zh) | Dcs系统中控制模块的硬件冗余及运算节奏同步系统 | |
CN102957565B (zh) | 一种多主用设备冲突的处理方法和装置 | |
CN104795803A (zh) | 一种区域选择性互锁装置 | |
CN103186435B (zh) | 系统错误处理方法与使用该方法的服务器系统 | |
CN105527898A (zh) | 一种三重化控制器通讯系统及方法 | |
CN109074031B (zh) | 总线节点和总线节点的操作方法 | |
CN103828184A (zh) | 在没有任何辅助信号的情况下进行的多个不间断电源总线之间的基于电力线的协调信号的智能仲裁 | |
KR102066887B1 (ko) | 이중화된 보호제어모듈을 구비한 모터제어반용 시스템 | |
CN110247809B (zh) | 双环网控制系统的通信控制方法 | |
CN106452668B (zh) | 一种基于fpga的ied双通道数据传输和双逻辑校验系统及方法 | |
CN103927697A (zh) | 基于电网多环节灵敏度的电网调控方法和系统 | |
CN102769337A (zh) | 一种保护测控一体化装置 | |
CN203119929U (zh) | 具有路径切换的连网装置 | |
CN105182814B (zh) | 多余度电压控制指令表决装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |