CN105527564B - Fpga内部功能自诊断方法与系统 - Google Patents
Fpga内部功能自诊断方法与系统 Download PDFInfo
- Publication number
- CN105527564B CN105527564B CN201511006206.6A CN201511006206A CN105527564B CN 105527564 B CN105527564 B CN 105527564B CN 201511006206 A CN201511006206 A CN 201511006206A CN 105527564 B CN105527564 B CN 105527564B
- Authority
- CN
- China
- Prior art keywords
- fpga
- crc
- message
- error message
- crc error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000006870 function Effects 0.000 title claims abstract description 33
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000004092 self-diagnosis Methods 0.000 title abstract description 8
- 230000002159 abnormal effect Effects 0.000 claims abstract description 46
- 238000012937 correction Methods 0.000 claims description 24
- 238000012795 verification Methods 0.000 claims description 8
- 238000012360 testing method Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 230000002045 lasting effect Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 5
- 125000004122 cyclic group Chemical group 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3187—Built-in tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318516—Test of programmable logic devices [PLDs]
- G01R31/318519—Test of field programmable gate arrays [FPGA]
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
本发明提供一种FPGA内部功能自诊断方法与系统，对FPGA的输入报文添加CRC校验和，对FPGA的输出报文进行CRC校验，并计数FPGA的输出报文中CRC错误报文的数量，根据CRC错误报文的数量，并通过漏桶算法判断FPGA是否持续出现异常，当FPGA持续出现异常时，发出报警信号。整个过程中，采用CRC校验和漏桶算法，判断FPGA是否持续出现异常，当出现异常时发出告警信号，实现FPGA内部功能自诊断，有效提高FPGA的可靠性。
Description
技术领域
本发明涉及FPGA(Field-Programmable Gate Array，现场可编程门阵列)技术领域，特别是涉及FPGA内部功能自诊断方法与系统。
背景技术
FPGA即现场可编程门阵列，其作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
目前FPGA在各行各业得到广泛应用，随着继电保护技术发展，FPGA开始在继电保护系统大规模应用。继电保护对设备的可靠性要求非常高，由于FPGA基于SDRAM(Synchronous Dynamic Random Access Memory，同步动态随机存储器)架构，芯片的正常工作会收到外界干扰的影响，如何保证FPGA的可靠性成为一个关键问题。
目前更多的学者对FPGA主要研究如何提升其运行效率、处理能力以及二次开发等方面，对于如何实现FPGA内部功能自诊断，以提高其可靠性的方面目前尚无完整的技术方案。
发明内容
基于此，有必要针对目前尚无FPGA内部功能自诊断方案，以提高FPGA可靠性的问题，提供一种FPGA内部功能自诊断方法与系统，以提高FPGA的可靠性。
一种FPGA内部功能自诊断方法，包括步骤：
对所述FPGA的输入报文添加CRC(Cyclical Redundancy Check，循环冗余码)校验和，对所述FPGA的输出报文进行CRC校验，并计数所述FPGA的输出报文中CRC错误报文的数量；
根据所述CRC错误报文的数量，并通过漏桶算法判断所述FPGA是否持续出现异常；
当所述FPGA持续出现异常时，发出报警信号。
一种FPGA内部功能自诊断系统，包括：
校验模块，用于对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述FPGA的输出报文中CRC错误报文的数量；
异常判断模块，用于根据所述CRC错误报文的数量，并通过漏桶算法判断所述FPGA是否持续出现异常；
处理模块，用于当所述FPGA持续出现异常时，发出报警信号。
本发明FPGA内部功能自诊断方法与系统，对FPGA的输入报文添加CRC校验和，对FPGA的输出报文进行CRC校验，并计数FPGA的输出报文中CRC错误报文的数量，根据CRC错误报文的数量，并通过漏桶算法判断FPGA是否持续出现异常，当FPGA持续出现异常时，发出报警信号。整个过程中，采用CRC校验和漏桶算法，判断FPGA是否持续出现异常，当出现异常时发出告警信号，实现FPGA内部功能自诊断，有效提高FPGA的可靠性。
附图说明
图1为本发明FPGA内部功能自诊断方法第一个实施例的流程示意图；
图2为本发明FPGA内部功能自诊断方法第二个实施例的流程示意图；
图3为本发明FPGA内部功能自诊断系统第一个实施例的结构示意图；
图4为本发明FPGA内部功能自诊断系统第二个实施例的结构示意图。
具体实施方式
如图1、图2所示，一种FPGA内部功能自诊断方法，包括步骤：
S100：对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述FPGA的输出报文中CRC错误报文的数量。
CRC是利用除法及余数的原理来作错误侦测的，实际应用中，发送装置计算出CRC值并随数据一同发送给接收装置，接收装置对收到的数据重新计算CRC并与收到的CRC相比较，若两个CRC值不同，则说明数据通讯出现错误。具体来说，可以在FPGA入口处对输入报文尾添加CRC校验和在FPGA出口处对报文进行CRC校验，计数FPGA的输出报文中CRC错误报文的数量，同时非必要的，还可以计数FPGA的输出报文中CRC正确报文的数量。
S200：根据所述CRC错误报文的数量，并通过漏桶算法判断所述FPGA是否持续出现异常。
漏桶算法(Leaky Bucket)是目前在网络世界中流量整形或速率限制时经常使用的一种算法，它的主要目的是控制数据注入到网络的速率，平滑网络上的突发流量。漏桶算法提供了一种机制，通过它，突发流量可以被整形以便为网络提供一个稳定的流量。具体来说，漏桶可以看作是一个带有常量服务时间的单服务器队列，如果漏桶(包缓存)溢出，那么数据包会被丢弃，在网络中，漏桶算法可以控制端口的流量输出速率，平滑网络上的突发流量，实现流量整形，从而为网络提供一个稳定的流量。在本发明FPGA内部功能自诊断方法中根据CRC错误报文的数量，通过漏桶算法上述特性来判断FPGA是否持续出现异常。
为了更进一步详细解释漏桶算法的过程，下面将采用一实施例进行说明。
在其中一个实施例中，步骤S200具体包括：
S220：当所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作，其中，所述复位操作包括对所述CRC错误报文的数量归零。
S240：统计所述FPGA已复位次数。
S260：当所述FPGA已复位次数超过第二预设门限值时，判定所述FPGA持续出现异常。
假设CRC错误报文的数量为M，第一预设门限值为X，当M大于X时，判定FPGA已经出现异常，此时对FPGA进行复位操作，将CRC错误报文的数量归零。之后每当CRC错误报文的数量M大于第一预设门限值X，都对FPGA进行复位操作，将CRC错误报文的数量归零，并记录下FPGA已复位的次数N，当N大于第二预设门限值Y时，此时判定FPGA已经持续出现异常。
S300：当所述FPGA持续出现异常时，发出报警信号。
当FPGA持续出现异常时。发出告警信号，提示操作人员需要更换物理层。
本发明FPGA内部功能自诊断方法，对FPGA的输入报文添加CRC校验和，对FPGA的输出报文进行CRC校验，并计数FPGA的输出报文中CRC错误报文的数量，根据CRC错误报文的数量，并通过漏桶算法判断FPGA是否持续出现异常，当FPGA持续出现异常时，发出报警信号。整个过程中，采用CRC校验和漏桶算法，判断FPGA是否持续出现异常，当出现异常时发出告警信号，实现FPGA内部功能自诊断，有效提高FPGA的可靠性。
在其中一个实施例中，所述当所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作的步骤具体包括：
统计连续收到CRC正确报文的数量，当连续收到所述CRC正确报文的数量大于第三预设门限值时，将所述CRC错误报文的数量减去预设值，获得修正值，当所述修正值大于零时，修正所述CRC错误报文的数量为所述修正值，当所述修正值小于或等于零时，修正的所述CRC错误报文的数量为零；
当修正的所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作。
除了考虑CRC错误报文的数量之外还对CRC正确报文的数量进行考虑，以修正CRC错误报文的数量，实现FPGA出现异常情况的准确判断。具体来说，例如可以当连续收到3个CRC正确报文时，将CRC错误报文的数量减1，以修正CRC错误报文的数量。需要指出的是修正后的CRC错误报文的数量大于或等于零，假设当前CRC错误报文的数量为0，且目前已经连续收到3个CRC正确报文，此时将当前CRC错误报文的数量为0减去1，获得修正值为-1，此时,，修正后的CRC错误报文的数量计数为0。
在其中一个实施例中，所述对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数CRC错误报文的数量的步骤具体为：
对所述FPGA的输入报文的报文尾添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述CRC错误报文的数量。
具体来说，可以在FPGA的输入报文的报文尾添加CRC校验和。更具体来说，可以在FPGA的输入报文最后4位添加CRC校验和。
如图2所示，在其中一个实施例中，步骤S300之后还包括：
S400：记录所述CRC错误报文的内容和时间，并将所述CRC错误报文的内容和时间关联存储。
将CRC错误报文的内容和时间关联存储，便于对FPGA运行情况进行监控，也便于后期对FPGA运行情况进行深入了解和分析。
如图3所示，一种FPGA内部功能自诊断系统，包括：
校验模块100，用于对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述FPGA的输出报文中CRC错误报文的数量；
异常判断模块200，用于根据所述CRC错误报文的数量，并通过漏桶算法判断所述FPGA是否持续出现异常；
处理模块300，用于当所述FPGA持续出现异常时，发出报警信号。
本发明FPGA内部功能自诊断系统，校验模块100对FPGA的输入报文添加CRC校验和，对FPGA的输出报文进行CRC校验，并计数FPGA的输出报文中CRC错误报文的数量，异常判断模块200根据CRC错误报文的数量，并通过漏桶算法判断FPGA是否持续出现异常，处理模块300当FPGA持续出现异常时，发出报警信号。整个过程中，采用CRC校验和漏桶算法，判断FPGA是否持续出现异常，当出现异常时发出告警信号，实现FPGA内部功能自诊断，有效提高FPGA的可靠性。
如图4所示，在其中一个实施例中，所述异常判断模块200具体包括：
复位单元220，用于当所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作，其中，所述复位操作包括对所述CRC错误报文的数量归零；
复位次数统计单元240，用于统计所述FPGA已复位次数；
判定单元260，用于当所述FPGA已复位次数超过第二预设门限值时，判定所述FPGA持续出现异常。
在其中一个实施例中，所述复位单元220具体包括：
第一单元，用于统计连续收到CRC正确报文的数量，当连续收到所述CRC正确报文的数量大于第三预设门限值时，将所述CRC错误报文的数量减去预设值，获得修正值，当所述修正值大于零时，修正所述CRC错误报文的数量为所述修正值，当所述修正值小于或等于零时，修正的所述CRC错误报文的数量为零；
第二单元，用于当修正的所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作。
在其中一个实施例中，所述校验模块100具体用于对所述FPGA的输入报文的报文尾添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述CRC错误报文的数量。
如图4所示，在其中一个实施例中，所述FPGA内部功能自诊断系统还包括：
存储模块400，用于记录所述CRC错误报文的内容和时间，并将所述CRC错误报文的内容和时间关联存储。
为了更进一步详细解释本发明FPGA内部功能自诊断方法与系统的技术方案及其来的效果，下面将采用两个具体实例进行说明。
实施例一
在本具体实例中，将FPGA分别与CPU和PHY(物理层)芯片连接，PHY芯片与外部设备连接，通过高速接口把以太网数据送到FPGA，FPGA和CPU通过高速并行总线互联。
步骤一：PHY芯片发送数据到FPGA会在数据最后添加4字节CRC校验，FPGA可以通过CRC校验来判断报文在传输过程中是否出现异常。FPGA发送给CPU的报文也会添加CRC校验，CPU也可以通过CRC校验判断FPGA上送的报文是否出现异常。FPGA入口处对报文添加CRC校验和，在FPGA出口处对CRC校验和进行校验，通过CRC校验结果监视FPGA内部模块的工作状态。
步骤二：当上行和下行CRC校验模块发现CRC错误时，FPGA会对CRC错误计数进行加一，当FPGA连续收到多个(具体数值可以通过CPU配置，例如设为m)正确的CRC结果时，FPGA会对CRC错误计数进行减一，当错误计数到达设定门限(具体数值可以通过CPU配置，例如设为n)时，FPGA上报异常中断给CPU。
步骤三：当FPGA第三次上报异常中断时CPU发出告警，通知工作人员进行单板更换物理层。
上述操作的好处是当FPGA受到外部干扰出现可恢复性错误时不会引起CPU对FPGA不必要的复位或重加载操作，只有当FPGA内部持续出现不可恢复的异常，错误计数才会到达门限，CPU才会尝试对FPGA进行恢复操作。
实施例二
在本具体实施例中，假定第一预设门限值为X，第二预设门限值为Y，第三预设门限值为Z，CRC错误报文的数量为M，修正值为m，修正后的CRC错误报文的数量为a，连续CRC正确报文的数量P，预设值为1，FPGA已复位次数为N。
步骤一：在对在FPGA的输入报文最后4位添加CRC校验和，对FPGA的输出报文进行CRC校验，并计数FPGA的输出报文中CRC错误报文的数量为M，FPGA的输出报文中连续CRC正确报文的数量N。
步骤二：当CRC正确报文的数量P大于第三预设门限值为Z时，将CRC错误报文的数量减去1，获得修正值m，即m＝M-1。
步骤三：判断m是否大于零，当m大于零时，修正后的CRC错误报文的数量a＝m＝M-1，当m小于或等于零时，修正后的CRC错误报文的数量a＝0。
步骤四：当a大于第一预设门限值为X时，判定FPGA出现异常，对所述FPGA进行复位操作，将CRC错误报文的数量归零即a＝0。
步骤五：每当CRC错误报文的数量a超过所述第一预设门限值X时，对FPGA进行所述复位操作，并统计所述FPGA已复位次数N。
步骤六：当FPGA已复位次数N超过第二预设门限值Y时，判定FPGA持续出现异常。
步骤七：当FPGA持续出现异常时，发出报警信号，提示操作人员需要更换物理层。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种FPGA内部功能自诊断方法，其特征在于，包括步骤：
对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述FPGA的输出报文中CRC错误报文的数量；
根据所述CRC错误报文的数量，并通过漏桶算法判断所述FPGA是否持续出现异常；
当所述FPGA持续出现异常时，发出报警信号；
所述根据所述CRC错误报文的数量，并通过漏桶算法判断所述FPGA是否持续出现异常的步骤具体包括：
当所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作，其中，所述复位操作包括对所述CRC错误报文的数量归零；
统计所述FPGA已复位次数；
当所述FPGA已复位次数超过第二预设门限值时，判定所述FPGA持续出现异常。
2.根据权利要求1所述的FPGA内部功能自诊断方法，其特征在于，所述当所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作的步骤具体包括：
统计连续收到CRC正确报文的数量，当连续收到所述CRC正确报文的数量大于第三预设门限值时，将所述CRC错误报文的数量减去预设值，获得修正值，当所述修正值大于零时，修正所述CRC错误报文的数量为所述修正值，当所述修正值小于或等于零时，修正的所述CRC错误报文的数量为零；
当修正的所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作。
3.根据权利要求1或2所述的FPGA内部功能自诊断方法，其特征在于，所述对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数CRC错误报文的数量的步骤具体为：
对所述FPGA的输入报文的报文尾添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述CRC错误报文的数量。
4.根据权利要求1或2所述的FPGA内部功能自诊断方法，其特征在于，所述对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数CRC错误报文的数量的步骤之后还包括：
记录所述CRC错误报文的内容和时间，并将所述CRC错误报文的内容和时间关联存储。
5.一种FPGA内部功能自诊断系统，其特征在于，包括：
校验模块，用于对FPGA的输入报文添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述FPGA的输出报文中CRC错误报文的数量；
异常判断模块，用于根据所述CRC错误报文的数量，并通过漏桶算法判断所述FPGA是否持续出现异常；
处理模块，用于当所述FPGA持续出现异常时，发出报警信号；
所述异常判断模块具体包括：
复位单元，用于当所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作，其中，所述复位操作包括对所述CRC错误报文的数量归零；
复位次数统计单元，用于统计所述FPGA已复位次数；
判定单元，用于当所述FPGA已复位次数超过第二预设门限值时，判定所述FPGA持续出现异常。
6.根据权利要求5所述的FPGA内部功能自诊断系统，其特征在于，所述复位单元具体包括：
第一单元，用于统计连续收到CRC正确报文的数量，当连续收到所述CRC正确报文的数量大于第三预设门限值时，将所述CRC错误报文的数量减去预设值，获得修正值，当所述修正值大于零时，修正所述CRC错误报文的数量为所述修正值，当所述修正值小于或等于零时，修正的所述CRC错误报文的数量为零；
第二单元，用于当修正的所述CRC错误报文的数量超过第一预设门限值时，判定所述FPGA出现异常，对所述FPGA进行复位操作。
7.根据权利要求5或6所述的FPGA内部功能自诊断系统，其特征在于，所述校验模块具体用于对所述FPGA的输入报文的报文尾添加CRC校验和，对所述FPGA的输出报文进行CRC校验，并计数所述CRC错误报文的数量。
8.根据权利要求5或6所述的FPGA内部功能自诊断系统，其特征在于，还包括：
存储模块，用于记录所述CRC错误报文的内容和时间，并将所述CRC错误报文的内容和时间关联存储。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511006206.6A CN105527564B (zh) | 2015-12-25 | 2015-12-25 | Fpga内部功能自诊断方法与系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511006206.6A CN105527564B (zh) | 2015-12-25 | 2015-12-25 | Fpga内部功能自诊断方法与系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105527564A CN105527564A (zh) | 2016-04-27 |
| CN105527564B true CN105527564B (zh) | 2017-07-04 |
Family
ID=55769905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201511006206.6A Active CN105527564B (zh) | 2015-12-25 | 2015-12-25 | Fpga内部功能自诊断方法与系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105527564B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108267683A (zh) * | 2017-01-04 | 2018-07-10 | 中兴通讯股份有限公司 | 一种fpga自测的方法及装置 |
| CN110069366B (zh) * | 2018-01-24 | 2023-09-26 | 阿里巴巴集团控股有限公司 | 一种重加载方法、装置及服务器 |
| CN109597765A (zh) * | 2018-12-11 | 2019-04-09 | 郑州云海信息技术有限公司 | 一种fpga的处理器指令调试方法、装置及电子设备 |
| CN111896865B (zh) * | 2020-07-30 | 2021-06-25 | 电子科技大学 | 信号采集系统故障部位检测方法 |
| CN112199323A (zh) * | 2020-10-12 | 2021-01-08 | 南方电网数字电网研究院有限公司 | 电力系统继电保护SoC芯片 |
| CN114928465B (zh) * | 2022-03-22 | 2023-08-29 | 广州汽车集团股份有限公司 | 报文校验方法、装置、交通工具以及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6237124B1 (en) * | 1998-03-16 | 2001-05-22 | Actel Corporation | Methods for errors checking the configuration SRAM and user assignable SRAM data in a field programmable gate array |
| US6874107B2 (en) * | 2001-07-24 | 2005-03-29 | Xilinx, Inc. | Integrated testing of serializer/deserializer in FPGA |
| CN1536486A (zh) * | 2003-04-04 | 2004-10-13 | 上海华园微电子技术有限公司 | 可自测试的带微处理器的智能卡芯片 |
| US7409594B2 (en) * | 2004-07-06 | 2008-08-05 | Intel Corporation | System and method to detect errors and predict potential failures |
-
2015
- 2015-12-25 CN CN201511006206.6A patent/CN105527564B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN105527564A (zh) | 2016-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105527564B (zh) | Fpga内部功能自诊断方法与系统 | |
| JP7008100B2 (ja) | 不正対処方法、不正検知電子制御ユニットおよびネットワーク通信システム | |
| US11411681B2 (en) | In-vehicle information processing for unauthorized data | |
| US10432645B2 (en) | In-vehicle network system, fraud-detection electronic control unit, and fraud-detection method | |
| CN111510465B (zh) | 一种基于混合数据类型工业协议的拟态裁决方法及裁决器 | |
| US10728037B2 (en) | Method for authenticating a field device of automation technology | |
| EP3771981A1 (en) | Log output method, log output device, and program | |
| CN103051599B (zh) | 过程装置网络入侵检测和预防 | |
| EP3249855B1 (en) | Invalid frame handling method, invalidity detection electronic-control unit and vehicle-mounted network system | |
| CN109639503A (zh) | 一种基于变电站过程层网络设备的异常报文追溯实现方法 | |
| CN107038391A (zh) | 用于通过嵌入式系统保护数据完整性的方法和设备 | |
| US11694489B2 (en) | Message monitoring system, message transmission electronic control unit, and monitoring electronic control unit | |
| CN106372026B (zh) | 一种链路检测方法和接收设备 | |
| US10223319B2 (en) | Communication load determining apparatus | |
| US11777785B2 (en) | Alert throttling | |
| US20150258999A1 (en) | Method and apparatus for isolating a fault-active controller in a controller area network | |
| WO2016086638A1 (zh) | 一种实现链路检测的方法、装置及计算机存储介质 | |
| CN108234225B (zh) | 风力发电机组主从站间通信质量的监测方法和装置 | |
| CN115022078A (zh) | 一种控制器内建网络安全防护方法、装置及电子设备 | |
| CN114448689B (zh) | 工控网络的边界设备确定方法、装置、设备及存储介质 | |
| CN102571277B (zh) | 序号检测消息的发送方法及装置 | |
| CN104540161B (zh) | 一种节点状态检测方法和装置 | |
| KR20200124470A (ko) | 차량의 게이트웨이 장치, 그를 포함한 시스템 및 그 침입 탐지 방법 | |
| US20240086268A1 (en) | Method for decreasing probability of undetected errors on large messages over a black channel | |
| JP7175858B2 (ja) | 情報処理装置および正規通信判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210810 Address after: 510663 3 building, 3, 4, 5 and J1 building, 11 building, No. 11, Ke Xiang Road, Luogang District Science City, Guangzhou, Guangdong. Patentee after: China South Power Grid International Co.,Ltd. Patentee after: BEIJING SIFANG AUTOMATION Co.,Ltd. Patentee after: ELECTRIC POWER SCIENCE & RESEARCH INSTITUTE OF GUANGXI POWER GRID Corp. Patentee after: ELECTRIC POWER RESEARCH INSTITUTE, GUIZHOU POWER GRID Co.,Ltd. Address before: 13-21 / F, West Tower, Yuedian building, No.6 and 8 shuijungang, Dongfeng East Road, Yuexiu District, Guangzhou, Guangdong 510000 Patentee before: POWER GRID TECHNOLOGY RESEARCH CENTER. CHINA SOUTHERN POWER GRID Patentee before: China South Power Grid International Co.,Ltd. Patentee before: BEIJING SIFANG AUTOMATION Co.,Ltd. Patentee before: ELECTRIC POWER SCIENCE & RESEARCH INSTITUTE OF GUANGXI POWER GRID Corp. Patentee before: ELECTRIC POWER RESEARCH INSTITUTE, GUIZHOU POWER GRID Co.,Ltd. |