CN105515545A - 叠层式高通滤波器及其制备方法 - Google Patents

Abstract

一种叠层式高通滤波器，包括基体、设置在基体外侧的输入端电极、输出端电极以及接地端电极；基体包括依次叠设的：第一基板和设置于第一基板上的第一极板和第二极板；第二基板和设置于第二基板上的第三极板和第四极板；第三极板和第一极板构成第一电容；第四极板和第二极板构成第四电容；第三基板和设置于第三基板上的第五极板；第五极板与第三极板构成第二电容；第五极板与第四极板构成第三电容；第四基板和设置于第四基板上的第一平面螺旋电感和第三平面螺旋电感；以及第五基板和设置于第五基板上的第二平面螺旋电感。上述叠层式高通滤波器的电性能较好且制备工艺简单、体积较小。本发明还涉及一种叠层式高通滤波器的制备方法。

Description

叠层式高通滤波器及其制备方法

技术领域

本发明涉及电子器件技术领域，特别是涉及一种叠层式高通滤波器及其制备方法。

背景技术

在微波技术突飞猛进的发展中，微波滤波器已成为无源微波元件的主角之一，它是微波系统中用来分离或组合各种不同频率信号的重要元件。随着电子系统向小型化、轻量化和高性能方向不断发展，对器件的尺寸及性能要求提出更高的要求。传统的高通滤波器一般采用平面结构，把电容和电感等电抗元件焊接在PCB板上组成滤波器。这种滤波器占用面积较大，且在高频时会产生较大寄生电容或电感，不能满足射频电路的需求。为适应射频电路的需求，部分高通滤波器采用LTCC(LowTemperatureCo-firedCeramic、低温共烧陶瓷)技术将电感、电容元件集成在一个陶瓷基体内，形成独石结构。传统的LTCC技术制备的叠层式高通滤波器存在较大的寄生电感或电容，电性能较差，且制备工艺结构复杂且体积较大。

发明内容

基于此，有必要提供一种电性能较好且制备工艺简单、体积较小的叠层式高通滤波器及其制备方法。

一种叠层式高通滤波器，包括基体、设置在所述基体外侧的输入端电极、设置在所述基体外侧的输出端电极以及设置在所述基体外侧的接地端电极；所述基体为叠层式结构，包括依次叠设的：第一基板和设置于所述第一基板上的第一极板和第二极板；所述第一极板与所述第二极板相互绝缘；所述第一极板与所述输入端电极连接；所述第二极板与所述输出端电极连接；第二基板和设置于所述第二基板上的第三极板和第四极板；所述第三极板和所述第四极板相互绝缘；所述第三极板和所述第一极板构成第一电容；所述第四极板和所述第二极板构成第四电容；第三基板和设置于所述第三基板上的第五极板；所述第五极板与所述第三极板构成第二电容；所述第五极板与所述第四极板构成第三电容；第四基板和设置于所述第四基板上的第一平面螺旋电感和第三平面螺旋电感；所述第一平面螺旋电感和所述第三平面螺旋电感相互绝缘；所述第一平面螺旋电感一端与所述接地端连接，另一端通过第一通孔电极与所述第三极板连接；所述第三平面螺旋电感一端与所述接地端电极连接，另一端通过第三通孔电极与所述第四极板连接；以及第五基板和设置于所述第五基板上的第二平面螺旋电感；所述第二平面螺旋电感一端与所述接地端电极连接，另一端通过第二通孔电极与所述第五极板连接。

在其中一个实施例中，所述基体为长方体结构，以所述基体上经过所述基体的中心且垂直于所述基体的长度方向的面为对称面；所述输入端电极和输出端电极关于所述对称面对称分布于基体的两端；所述第一极板和所述第二极板关于所述对称面对称分布于第一基板上；所述第三极板和所述第四极板关于所述对称面对称分布于第二基板上；所述第一平面螺旋电感和所述第三平面螺旋电感关于所述第四基板的中心呈中心对称分布。

在其中一个实施例中，所述接地端电极包括第一接地端电极和第二接地端电极；所述第一接地端电极和所述第二接地端电极对称分布于所述基体上的两侧面的中间位置；所述第一平面螺旋电感与所述第二接地端电极连接；所述第二平面螺旋电感、所述第三平面螺旋电感分别与所述第一接地端电极连接。

在其中一个实施例中，还包括标识部；所述标识部设置于所述基体的外表面，用于标识所述基体上的输入端电极或者输出端电极所在位置。

在其中一个实施例中，所述基体内的基板为由低温共烧陶瓷材料形成的陶瓷基板。

在其中一个实施例中，所述陶瓷基板为由相对介电常数在6～9且介质损耗因数小于等于0.002的陶瓷材料形成的陶瓷基板。

在其中一个实施例中，所述陶瓷基板为由相对介电常数在6.7～7.7且介质损耗因数小于等于0.001的陶瓷材料形成的陶瓷基板。

在其中一个实施例中，所述输入端电极、所述输出端电极以及所述接地端电极均为三层结构端电极；所述三层结构端电极包括与基体接触的银层、设置于中间层的镍层以及设置于最外层的锡层。

在其中一个实施例中，所述第一平面螺旋电感、所述第二平面螺旋电感以及所述第三平面螺旋电感上与接地端电极连接的一端的宽度大于平面螺旋电感上其他位置处的宽度。

一种叠层式高通滤波器的制备方法，包括：通过制浆、流延、裁切和打孔步骤分别制备得到空白介质膜和带孔介质膜；叠压空白介质膜，并在空白介质膜表面印制第二平面螺旋电感；印制第二平面螺旋电感的空白介质膜为第五基板；在所述第五基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔；在带孔介质膜表面印制相互绝缘的第一平面螺旋电感和第三平面螺旋电感；印制有第一平面螺旋电感和第三平面螺旋电感的带孔介质膜为第四基板；在所述第四基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔；在带孔介质膜表面印制第五极板；印制第五极板的带孔介质膜为第三基板；在所述第三基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔；在带孔介质膜表面印制相互绝缘的第三极板和第四极板；印制第三极板和第四极板的带孔介质膜为第二基板；在所述第二基板表面叠压空白介质膜；在空白介质膜表面印制相互绝缘的第一极板和第二极板；印制第一极板和第二极板的空白介质膜为第一基板；在所述第一基板表面叠压空白介质膜完成基体的制备；对所述基体进行烧结；以及在所述基体外侧制备输入端电极、输出端电极以及接地端电极；所述第三极板和所述第一极板构成第一电容；所述第四极板和所述第二极板构成第四电容；所述第五极板与所述第三极板构成第二电容；所述第五极板与所述第四极板构成第三电容。

上述叠层式高通滤波器，由三个平面螺旋电感和四个电容构成。其中，三个平面螺旋电感分别布置在两个平面上，四个电容布置在三个平面上，可减少纵向空间占用层数，使得成型工艺简单化并实现滤波器的小型化。同时，采用平面螺旋电感在高频时可减小电感的寄生电容；采用两个相对平面形成电容，可减小电容的寄生参数，从而使得滤波器在高频时具有优异的电性能。

附图说明

图1为一实施例中的叠层式高通滤波器的等效电路图；

图2为一实施例中的叠片式高通滤波器的外部结构示意图；

图3为图2所示的叠片式高通滤波器的内部结构示意图；

图4为图3中的第一基板示意图；

图5为图3中的第二基板示意图；

图6为图3中的第三基板示意图；

图7为图3中的第四基板示意图；

图8为图3中的第五基板示意图；

图9为一实施例中的叠层式高通滤波器的插入损耗曲线图；

图10为一实施例中的叠层式高通滤波器的驻波性能曲线图；

图11为一实施例中的叠层式高通滤波器的制备方法的流程图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

一种叠层式高通滤波器，采用集总参数设计的特殊结构，将三个平面螺旋电感和四个单层电容组成七阶滤波器，利用LTCC成型技术集成在一个陶瓷基体内，形成独石结构，不仅可以大大缩小滤波器的体积，还可以提高滤波器的集成度和可靠性，提高滤波器的使用频率。

图1为一实施例中的叠层式高通滤波器的等效电路图，该等效电路图为左右对称结构。参见图1，本实施例中，第一电容C1、第二电容C2、第三电容C3以及第四电容C4依次串联在输入端和输出端之间。第一电感L1的一端连接于第一电容C1和第二电容C2之间，另一端接地。第二电感L2的一端连接于第二电容C2和第三电容C3之间，另一端接地。第三电感L3的一端连接于第三电容C3和第四电容C4之间，另一端接地。其中，第一电容C1和第四电容C4对称设置，第二电容C2和第三电容C3对称设置，第一电感L1和第三电感L3对称设置，第二电感L2则设置于电路中间位置，从而使得整个电路呈左右对称结构。

图2为一实施例中的叠层式高通滤波器的外部结构示意图，其包括基体100、设置于基体100外侧的输入端电极210、设置于基体100外侧的输出端电极220以及设置于基体100外侧的接地端电极230。在本实施例中，基体100为长方体，基体100上经过基体100的中心且垂直于基体100的长度方向的面为对称面。叠层式高通滤波器关于对称面呈左右对称结构。叠片式高通滤波器中的三个平面螺旋电感和四个单层电容封装在尺寸为3.2mm*1.6mm*0.9mm(长*宽*高，公差±0.1mm)的基体100内。在其他的实施例中，基体100也可以为正方体结构。基体100为低温共烧陶瓷基体，由低温共烧陶瓷粉料制成。烧结温度小于等于900℃，优选的烧结温度为880℃±10℃。陶瓷粉料的相对介电常数在6～9，介质损耗因数tanα小于等于0.002。优选的，陶瓷粉料的相对介电常数在7.2±0.5，介质损耗因数tanα小于等于0.001。

输入端电极210和输出端电极220分别设置于基体100的长度方向的两端上，并且关于对称面对称分布。接地端电极230则设置于基体100的长度方向的侧面上。在本实施例中，接地端电极230包括第一接地端电极232和第二接地端电极234。第一接地端电极232和第二接地端电极234对称分布于基体100的两侧面的中间位置。具体地，第一接地端电极232和第二接地端电极234的对称轴位于对称面上。输入端电极210、输出端电极220以及接地端电极230均为滤波器的端电极。在本实施例中，端电极均由三层金属浆料制成，最内层(与基体100接触的一层)为银浆，银浆含量为60％±20％，银浆烧结温度小于等于800℃，中间层为镍层，最外层为锡层。三层结构端电极可以保证滤波器焊接的可靠性。叠层式高通滤波器还包括设置于基体100外侧的标识部240。标识部240设置于基体100的外表面，用于标识基体100的输入端电极210或者输出端电极220所在位置。在本实施例中，标识部240由能与基体100共烧且带有颜色的陶瓷浆料印制而成，其设置于基体100上靠近输入端电极210的一端。

图3为图2中的叠片式高通滤波器的内部结构示意图，图4～图8则为基体100内各基板示意图。下面结合图3～图8对本实施例中的叠层式高通滤波器的内部结构做详细说明。基体100为叠层式结构，通过多层介质膜叠压形成。基体100包括依次由上至下叠设的第一基板110、第二基板120、第三基板130、第四基板140以及第五基板150。可以理解，在各基板之间叠压有多层的介质膜。

参见图4，第一基板110上设置有用于形成电容的第一极板112和第二极板114。第一极板112和第二极板114相互绝缘设置，且关于对称面(或者第一基板110在长度方向的对称轴)左右对称分布于第一基板110上。第一极板112上远离第二极板114的一端与输入端电极210进行电连接。第二极板114上远离第一极板112的一端与输出端电极220进行电连接。其中，第一极板112作为第一电容C1的上极板，第二极板114则作为第四电容C4的上极板。在本实施例中，第一极板112和第二极板114为长方体结构，其体积大小为1.45mm*0.85mm*0.01mm。

参见图5，第二基板120上设置有用于形成电容的第三极板122和第四极板124。第三极板122和第四极板124相互绝缘设置，且关于对称面左右对称分布于第二基板120上。其中，第三极板122作为第一电容C1的下级板，第四极板124则作为第四电容C4的下级板，从而使得第三极板122和第一电极112构成第一电容C1，第四极板124和第二极板114构成第四电容C4。在本实施例中，第三极板122同时作为第二电容C2的上极板，第四极板124同时作为第三电容C3的上极板。第三极板122和第四极板124为长方体结构，其体积大小为1.3mm*0.90mm*0.01mm。

参见图6，第三基板130上设置用于形成电容的第五极板132。第五极板132位于第三基板130的中间位置，且关于对称面左右对称分布。第五极板132同时作为第二电容C2和第三电容C3的下级板，从而使得第五极板132和第三极板122构成第二电容C2，与第四极板124构成第三电容C3。在本实施例中，第五极板132为长方体结构，其体积大小为1.0mm*0.85mm*0.01mm

参见图7，第四基板140上设置有第一平面螺旋电感L1和第三平面螺旋电感L3。第一平面螺旋电感L1和第三平面螺旋电感L3相互绝缘设置，并且第一平面螺旋电感L1和第三平面螺旋电感L3关于第四基板140的中心呈中心对称分布。第一平面螺旋电感L1的一端通过基体100内的第一通孔电极162与第三极板122电连接，另一端作为接地端142与第二接地端电极234进行电连接。第三平面螺旋电感L3的一端通过基体100内的第三通孔电极166与第四极板124电连接，另一端作为接地端144与第一接地端电极232进行电连接。

参见图8，第五基板150上设置有第二平面螺旋电感L2。第二平面螺旋电感L2设置于第五基板150的中间位置。第二平面螺旋电感L2一端通过第二通孔电极164与第五极板132电连接，另一端作为接地端152与第一接地端电极232电连接。在本实施例中，第一通孔电极162、第二通孔电极164和第三通孔电极166的通孔直径为0.16mm。第一平面螺旋电感L1、第二平面螺旋电感L2以及第三平面螺旋电感L3的线径为95μm。并且，平面螺旋电感的接地端的引出时线条宽度变宽，宽度范围在0.25mm～0.5mm。变宽的引出端可以保证滤波器内电极和端电极连接的可靠性。

在本实施例中，第一极板112、第二极板114、第三极板122、第四极板124、第五极板132、第一平面螺旋电感L1、第二平面螺旋电感L2以及第三平面螺旋电感L3构成滤波器的内电极。内电极均由低温银浆制成，银浆烧结温度880℃±10℃，银浆含银量85％±10％，银层厚度10μm±3μm。

上述叠层式高通滤波器，由三个平面螺旋电感和四个电容构成。其中，三个平面螺旋电感分别布置在两个平面上，四个电容布置在三个平面上，可减少纵向空间占用层数，减小成型过程所需网版，使得成型工艺简单化并实现滤波器的小型化。同时，采用平面螺旋电感在高频时可减小电感的寄生电容；采用两个相对平面形成电容，可减小电容的寄生参数，从而使得滤波器在高频时具有优异的电性能。上述叠层式高通滤波器的截止频率在1000MHz～1810MHz。上述层叠式高通滤波器具有体积小、通带内插入损耗小、带外抑制高、温度性好的特点，并且加工成本低，因此拥有广阔的应用前景，可以适用于谐波抑制器、微波发射器/接收器、直流电路板中的射频抑制、DC-DC模块中的数模转化器中，并可以应用于微波通信、雷达导航、卫星通信、汽车电子、电子对抗等技术领域。

图9为上述叠层式高通滤波器的插入损耗曲线图，其横坐标为频率，单位为Hz，其纵坐标为插入损耗，单位为dB。从图9就可以看出，该叠层式高通滤波器的截止频率为1560MHz，通带1950MHz～4000MHz内的插入损耗小于等于1.3dB；阻带抑制DC～1290MHz内的插入损耗大于等于20dB，DC～1090MHz内则大于等于40dB。图10为上述叠层式高通滤波器的驻波性能曲线图，其横坐标为频率，单位为Hz，其纵坐标为驻波比，单位为1。从图10中可以看出，其通带1700MHz～4000MHz内的驻波比小于等于1.6。综上，上述叠层式高通滤波器具有较小的通带插入损耗以及通带驻波比，即其具有较好的电性能。

本发明还提供了一种叠层式高通滤波器的制备方法，其流程图如图11所示。该叠层式高通滤波器的制备方法包括以下步骤：

S102，通过制浆、流延、裁切和打孔步骤分别制备得到空白介质膜和带孔介质膜。

上述工序为LTCC工艺中的常用工序。其中，空白介质膜是指介质膜上无需打孔的介质膜。

S104，叠压空白介质膜，并在空白介质膜表面印制第二平面螺旋电感；印制第二平面螺旋电感的空白介质膜为第五基板。

在叠压成型过程中从下至上进行制作。叠压空白介质膜的膜层数可以根据需要进行设定。印制第二平面螺旋电感采用网版进行印制。

S106，在第五基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔。

填印的金属孔用于形成通孔电极以实现电感和电容之间的电连接。

S108，在带孔介质膜表面印制相互绝缘的第一平面螺旋电感和第三平面螺旋电感；印制有第一平面螺旋电感和第三平面螺旋电感的带孔介质膜为第四基板。

S110，在第四基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔。

S112，在带孔介质膜表面印制第五极板；印制第五极板的带孔介质膜为第三基板。

S114，在第三基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔。

S116，在带孔介质膜表面印制相互绝缘的第三极板和第四极板；印制第三极板和第四极板的带孔介质膜为第二基板.

S118，在所述第二基板表面叠压空白介质膜。

S120，在空白介质膜表面印制相互绝缘的第一极板和第二极板；印制第一极板和第二极板的空白介质膜为第一基板；

S122，在第一基板表面叠压空白介质膜完成基体的制备。

S124，对基体进行烧结。

对基体进行切割、排胶以及烧结，并进行倒角处理。

S126，在基体外侧制备输入端电极、输出端电极以及接地端电极。

在本实施例中，在步骤S124完成之后还包括在基体表面印制标识部的步骤。并且，最后叠加的空白介质膜的厚度为30μm±5μm，以方便印制切割线。在本实施例中，第一极板、第二极板、第三极板、第四极板、第五极板、第一平面螺旋电感、第二平面螺旋电感以及第三平面螺旋电感均采用网版进行印制。

上述方法制备得到的叠层式高通滤波器，由三个平面螺旋电感和四个电容构成。其中，三个平面螺旋电感分别布置在两个平面上，四个电容布置在三个平面上，可减少纵向空间占用层数，减小成型过程所需网版，使得成型工艺简单化并实现滤波器的小型化。同时，采用平面螺旋电感在高频时可减小电感的寄生电容；采用两个相对平面形成电容，可减小电容的寄生参数，从而使得滤波器在高频时具有优异的电性能。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种叠层式高通滤波器，包括基体、设置在所述基体外侧的输入端电极、设置在所述基体外侧的输出端电极以及设置在所述基体外侧的接地端电极；其特征在于，所述基体为叠层式结构，包括依次叠设的：

第一基板和设置于所述第一基板上的第一极板和第二极板；所述第一极板与所述第二极板相互绝缘；所述第一极板与所述输入端电极连接；所述第二极板与所述输出端电极连接；

第二基板和设置于所述第二基板上的第三极板和第四极板；所述第三极板和所述第四极板相互绝缘；所述第三极板和所述第一极板构成第一电容；所述第四极板和所述第二极板构成第四电容；

第三基板和设置于所述第三基板上的第五极板；所述第五极板与所述第三极板构成第二电容；所述第五极板与所述第四极板构成第三电容；

第四基板和设置于所述第四基板上的第一平面螺旋电感和第三平面螺旋电感；所述第一平面螺旋电感和所述第三平面螺旋电感相互绝缘；所述第一平面螺旋电感一端与所述接地端连接，另一端通过第一通孔电极与所述第三极板连接；所述第三平面螺旋电感一端与所述接地端电极连接，另一端通过第三通孔电极与所述第四极板连接；以及

第五基板和设置于所述第五基板上的第二平面螺旋电感；所述第二平面螺旋电感一端与所述接地端电极连接，另一端通过第二通孔电极与所述第五极板连接。

2.根据权利要求1所述的叠层式高通滤波器，其特征在于，所述基体为长方体结构，以所述基体上经过所述基体的中心且垂直于所述基体的长度方向的面为对称面；

所述输入端电极和输出端电极关于所述对称面对称分布于基体的两端；

所述第一极板和所述第二极板关于所述对称面对称分布于第一基板上；

所述第三极板和所述第四极板关于所述对称面对称分布于第二基板上；

所述第一平面螺旋电感和所述第三平面螺旋电感关于所述第四基板的中心呈中心对称分布。

3.根据权利要求1所述的叠层式高通滤波器，其特征在于，所述接地端电极包括第一接地端电极和第二接地端电极；所述第一接地端电极和所述第二接地端电极对称分布于所述基体上的两侧面的中间位置；所述第一平面螺旋电感与所述第二接地端电极连接；所述第二平面螺旋电感、所述第三平面螺旋电感分别与所述第一接地端电极连接。

4.根据权利要求1所述的叠层式高通滤波器，其特征在于，还包括标识部；所述标识部设置于所述基体的外表面，用于标识所述基体上的输入端电极或者输出端电极所在位置。

5.根据权利要求1所述的叠层式高通滤波器，其特征在于，所述基体内的基板为由低温共烧陶瓷材料形成的陶瓷基板。

6.根据权利要求5所述的叠层式高通滤波器，其特征在于，所述陶瓷基板为由相对介电常数在6～9且介质损耗因数小于等于0.002的陶瓷材料形成的陶瓷基板。

7.根据权利要求6所述的叠层式高通滤波器，其特征在于，所述陶瓷基板为由相对介电常数在6.7～7.7且介质损耗因数小于等于0.001的陶瓷材料形成的陶瓷基板。

8.根据权利要求1所述的叠层式高通滤波器，其特征在于，所述输入端电极、所述输出端电极以及所述接地端电极均为三层结构端电极；所述三层结构端电极包括与基体接触的银层、设置于中间层的镍层以及设置于最外层的锡层。

9.根据权利要求1所述的叠层式高通滤波器，其特征在于，所述第一平面螺旋电感、所述第二平面螺旋电感以及所述第三平面螺旋电感上与接地端电极连接的一端的宽度大于平面螺旋电感上其他位置处的宽度。

10.一种叠层式高通滤波器的制备方法，包括：

通过制浆、流延、裁切和打孔步骤分别制备得到空白介质膜和带孔介质膜；

叠压空白介质膜，并在空白介质膜表面印制第二平面螺旋电感；印制第二平面螺旋电感的空白介质膜为第五基板；

在所述第五基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔；

在带孔介质膜表面印制相互绝缘的第一平面螺旋电感和第三平面螺旋电感；印制有第一平面螺旋电感和第三平面螺旋电感的带孔介质膜为第四基板；

在所述第四基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔；

在带孔介质膜表面印制第五极板；印制第五极板的带孔介质膜为第三基板；

在所述第三基板表面叠压带孔介质膜，并在每叠压一张带孔介质膜后填印金属孔；

在带孔介质膜表面印制相互绝缘的第三极板和第四极板；印制第三极板和第四极板的带孔介质膜为第二基板；

在所述第二基板表面叠压空白介质膜；

在空白介质膜表面印制相互绝缘的第一极板和第二极板；印制第一极板和第二极板的空白介质膜为第一基板；

在所述第一基板表面叠压空白介质膜完成基体的制备；

对所述基体进行烧结；以及

在所述基体外侧制备输入端电极、输出端电极以及接地端电极；所述第三极板和所述第一极板构成第一电容；所述第四极板和所述第二极板构成第四电容；所述第五极板与所述第三极板构成第二电容；所述第五极板与所述第四极板构成第三电容。