CN105493192B - Dram中增加的刷新间隔和能量效率 - Google Patents

Abstract

本文描述的技术一般地包括与具有显著降低的刷新能量使用的DRAM设备的设计和操作有关的方法和系统。用于设计DRAM的方法基于所述DRAM中的存储器单元的测定或预测的故障概率来针对能量效率优化或以其他方式改进DRAM。DRAM可被配置为以增加后刷新间隔工作，从而降低DRAM刷新能量，但是导致DRAM中的存储器单元的可预测部分过快泄漏电能而不能保持数据。DRAM被进一步配置由选定数量的备用存储器单元，用于替代“泄漏的”存储器单元，从而DRAM以增加后刷新间隔工作可以实现DRAM容量极小减少或者无减少。

Description

DRAM中增加的刷新间隔和能量效率

技术领域

本公开涉及动态随机存取存储器(DRAM)中增加的刷新间隔和能量效率。

背景技术

除非在此处进行说明，否则该部分所描述的材料不是本申请权利要求的现有技术并且不因包含在该部分中而承认是现有技术。

存在趋向包括相对大量处理器核的大规模芯片多处理器的趋势，在不久的将来预计核计数高达数百或数千。对于具有高并行性级的应用而言，诸如其中同时执行多个计算或者彼此并行地执行多个计算的应用，这些处理器能够大幅减少处理时间。然而，随着该趋势继续，在高核计数芯片多处理器中全部处理器核的高效使用会变得更难，因为在不使得由于芯片多处理器中的泄漏电流导致的静态功耗成指数增加的情况下不再能使得阈值电压按比例下调。结果，在每一未来一代的技术中，可供高核计数芯片多处理器中的每个核使用的功率预算被设计成降低。该情形导致称为“功率墙”、“效用墙”或“暗硅”的现象，其中高核计数芯片多处理器的越来越多的部分不能以全频率被供电或者根本不能被供电。因此，这种芯片多处理器中的性能改进主要依能量效率而定，例如，性能/瓦特或运转/焦耳。

发明内容

根据本公开的至少一些实施例，设计存储器芯片的方法包括：确定易失性存储器阵列的部分的故障概率，所述部分包括多个存储器单元。该方法可以进一步包括：基于故障概率，确定易失性存储器阵列的改进的能量使用和存储器容量开销，以及基于改进的存储器容量开销且根据基于所述改进的能量使用的易失性存储器阵列的刷新间隔来确定包含在易失性存储器阵列中的备用存储器单元的数量。

根据本公开的至少一些实施例，一种改进包括易失性存储器单元的存储器芯片的性能的方法包括：将所述存储器芯片的操作刷新间隔改成增加的刷新间隔，所述增加的刷新间隔的持续时间比所述操作刷新间隔长，将所述存储器芯片中包括以增加的刷新间隔不能操作的至少一个存储器单元的易失性存储器单元组的数量量化，以及基于存储器芯片中的可用备用存储器单元组的数量以及基于量化的数量来选择所述存储器芯片的特定刷新间隔。

根据本公开的至少一些实施例，一种装置包括存储器单元阵列和存储器控制器。存储器单元被布置到多组存储器单元中，多组包括至少一组备用存储器单元。存储器控制器与多组耦合且被配置为识别所述多组中包括以第一刷新间隔能操作且以第二刷新间隔不能操作的存储器单元的至少一组存储器单元，所述第二刷新间隔的持续时间比第一刷新间隔长。存储器控制器被进一步配置为将识别的至少一组标记为有故障且用至少一组备用存储器单元替代标记的至少一组以便以第二刷新间隔操作。

前面的概述仅仅是示例性的，而不意在以任何方式进行限制。通过参考附图以及下面的详细说明，除了上文所描述的示例性的方案、实施例和特征之外，另外的方案、实施例和特征将变得清晰可见。

附图说明

通过下面结合附图给出的详细说明和随附的权利要求，本公开的前述特征以及其它特征将变得更加清晰。这些附图仅描绘了依照本公开的多个实施例，因此，不应视为对本发明范围的限制。将通过利用附图结合附加的具体描述和细节对本公开进行说明。

图1示出了本公开的一些实施例的示例的动态随机存取存储器(DRAM)的示意图；

图2示出了受刷新间隔影响的示例DRAM存储器单元故障概率；

图3是示出用于具有单元故障概率的DRAM设计构造的以毫秒计各种字大小对刷新间隔的示例的能量-容量开销的图；

图4阐述了设计存储器芯片的示例方法的流程图；

图5阐述了提高包括DRAM存储器单元的存储器芯片的性能的示例方法的流程图；

图6是实现用于设计存储器芯片或者用于提高包括易失性存储器单元的存储器芯片的性能的方法的计算机程序产品的框图；以及

图7是示出可以执行本文所述的公开实施例的示例计算设备的框图，全部是按照本公开的至少一些实施例。

具体实施方式

在下面的详细说明中，将参考附图，附图构成了详细说明的一部分。在附图中，除非上下文指出，否则相似的符号通常表示相似的部件。在详细说明、附图和权利要求中所描述的示例性实施例不意在限制。可以使用其它实施例，并且可以做出其它改变，而不偏离本文呈现的主题的精神或范围。将易于理解的是，如本文大致描述且如图中所图示的，本公开的方案能够以各种不同配置来布置、替代、组合、分离和设计，所有这些都在本文中明确地构思出。

根据本公开的实施例，提供了利于显著降低动态随机存取存储器(DRAM)所使用的刷新能量的系统和方法。当该DRAM与例如L3高速缓存的芯片多处理器联合使用时，与当使用常规的DRAM时相比，实质上更多的能量可供芯片多处理器使用。在一些实施例中，用于设计DRAM的方法基于测定或预测或以其它方式确定的DRAM中的存储器单元的故障概率来针对能量效率优化或以其它方式改进DRAM。具体地，DRAM可被配置为以增加的刷新间隔操作从而减少DRAM刷新能量，但是导致DRAM中的存储器单元的可预测部分过快地泄漏电能而不能保持数据。DRAM可进一步配置有选定数量的备用存储器单元，用于替代“泄漏的”存储器单元(其将被标记为“有缺陷的”并且因此不使用)，从而DRAM以增加的刷新间隔的操作(现利用备用存储器单元来操作)使得DRAM的容量减少得极少或者无减少。在其它实施例中，提供了用于为DRAM选择增加的刷新间隔的方法，从而减少DRAM刷新能量且使用已经存在于DRAM中的未使用的备用存储器单元。

一般地，DRAM可由备用存储器单元行、备用存储器单元列以及甚至备用存储器单元块(bank)制造，使得能够容易地屏蔽且替代有缺陷的存储器单元行、存储器单元列或存储器单元块。虽然在DRAM中实施这种备用件的成本可能是DRAM存储容量的减少，但是DRAM芯片产量能够得以提高，因为DRAM芯片的缺陷性可基于在操作期间DRAM芯片的总容量，而不是基于在芯片中有多少单个的存储器单元是有故障的。换言之，只要有缺陷存储器单元例如行、列或块的数量小于内置到DRAM中的可用备用存储器单元的数量，DRAM就具有规定的容量并且可不认为有缺陷。

诸如芯片多处理器等多核管芯上的末级高速缓存可以在DRAM中实施，而不是静态随机存取存储器(SRAM)中。虽然SRAM显示出数据残留，并且因此不是周期性刷新，但是DRAM能够比SRAM密集6-8倍，并且因此具有比SRAM高的容量。除了DRAM集成作为多核管芯中的主存储器的部分之外，DRAM芯片在单个芯片封装中的三维层叠可允许分离的DRAM芯片层叠在逻辑管芯或处理器管芯上，诸如芯片多处理器，从而利于布置在处理器附近的极大的DRAM存储。此外，虽然DRAM可具有相比于与SRAM相关联的访问时间更长的访问时间，但是该相对于SRAM的延时的增加一般不显著地影响性能，因为在这些应用中，该DRAM的使用是作为末级高速缓存，例如，L-3高速缓存。

图1示出了本公开一些实施例的示例DRAM 100的示意图。DRAM 100可构造为用于逻辑或处理器管芯的主存储器或高速缓存。例如，在一个实施例中，DRAM 100可以是用于经历所谓的“功率墙”的高核计数芯片多处理器的L-3高速缓存。在该实施c例中，多处理器的每个核可用的功率预算会限制多处理器的性能，并且DRAM 100的功率使用的任何减少都显著地增强了多处理器性能。

DRAM 100可以包括布置在块101中的控制器105和多个存储器单元110。块101可构造有四列112以及八行113。为清晰和简要起见，DRAM 100可包括单个块101，其可以包括相对少量的列112和行113。实践中，DRAM 100一般可以包括大量的块101，并且每个块101可以包括大量的列112和行113。例如，示例的行113可以包括512个、1024个或2048个存储器单元110。控制器105在正常操作中控制DRAM 100的各个组件，并且可配置为逻辑电路，该逻辑电路形成为DRAM 100的部分或形成为与DRAM 100耦合的外部芯片或电路系统。

块101可以包括译码器102和用于从特定行113例如行113A-113F中的一行读取数据的行缓冲器103。DRAM 100的各个组件可以适当地且可操作地彼此耦合。在典型的操作中，可以通过首先将目标存储器单元110所在的整行113读入行缓冲器103来从存储器单元110读数据。即使当并非给定行113中的全部存储器单元110都包含待读数据时，这种情况也可以发生。结果，当甚至特定行113中的单个存储器单元被判定为有故障时，例如，不能保持数据，包括故障存储器单元的行113通常也可以被指定为有故障。

为了在即使除了行113A-113F之外还存在这些故障行的情况下也维持DRAM 100的额定存储容量，块101可以包括替代被指定为故障行113A-113F中任一个的替代行113X和113Y。例如，在图1中，在DRAM 100制造后，存储器单元110C可被判定为有故障，并且因此所有包含存储器单元110C的行(在该情况下为整行113C)被处理为有故障。然后，可以使用替代行113X或113Y中的一个来替代被指定/处理为有故障的行113C。因此，替代行113X和113Y可以形成为块101的部分，用作“备用”行。同理，在一些实施例中，DRAM 100还可以包括备用列和/或替代块，用于维持DRAM 100的额定存储容量。在该实施例中，替代列和/或替代块可以用于替代包含有缺点的存储器单元110的列112或块101。

除了一些存储器单元110有故障并且因此不可操作或者操作性差之外，DRAM 100还可以包括一个或多个“泄漏的”存储器单元110。泄漏的存储器单元是那些虽然可操作且因此不是真正地“有故障”但是具有高于最优泄漏电流的那些存储器单元，具有高于最优泄漏电流等同于具有低于最优数据保持时间。虽然DRAM 100中的全部存储器单元110具有一定程度的泄漏电流，但是由于微电子设备的微制造中固有的变化，对于存储器单元110总体的数据保持时间通常会以对数正态分布而变化。换言之，保持时间的对数会遵从正态分布，少量的存储器单元具有短的保持时间，近似等量的存储器单元具有长的保持时间，并且大多数存储器单元具有对于所讨论的存储器单元总体不远离平均保持时间的保持时间。

在常规的DRAM设计中，泄漏存储器元件，例如存储器单元的行、列或块通常不被标记为有缺陷的/不可操作的，因为这种DRAM设计中的大多数存储器单元具有足以长达超过刷新时间的保持时间。这是因为，这种作为典型商品的DRAM设计被进行容量优化，其中产量被定义为在制造后具有规定容量的DRAM芯片的百分比。因为备用存储器单元的存在减少了总有效容量，所以常规的DRAM设计被配置为具有最少量的这种备用存储器单元，其中备用存储器单元的数量被选定为足以替代预测数量的有缺陷的或有故障的存储器单元。通过这种方式，当DRAM设计被制造时，实现了特定的产量。换言之，在这种DRAM设计中备用存储器单元的数量是基于DRAM设计中的存储器单元的故障概率来选定的，并且通常不包括预测数量的泄漏存储器单元。

泄漏存储器单元在这种DRAM设计中通常不需要替代，因为刷新间隔被选为与统计上推导的“最大泄漏”存储器单元相同。例如，可假设最大泄漏存储器单元具有等于存储器单元总体的保持时间分布的均值减去保持时间分布的标准差的六倍的保持时间。该方法确保了DRAM设备中的实际上没有一个存储器单元因不足的保持时间而被视为有故障，从而提高了产量并且减少了包含在特定DRAM设备中的备用存储器单元的数量。然而，该方法导致使用比DRAM设备中的大多数存储器单元所要求的最小刷新间隔显著短的相对短的刷新间隔，例如64ms。结果，为确保DRAM设备中基本上全部存储器单元都不会由于短的保持时间而被视为有故障，典型的DRAM设备中的大多数存储器单元以高得多的频率刷新并且使用比正确操作所必需的刷新能量成比例地多的刷新能量。

根据本公开的实施例，不是如传统DRAM设计中那样针对总容量来优化DRAM设计，DRAM可被设计成显著减少DRAM刷新能量。DRAM设计可以基于较低的DRAM刷新率，并且可以包括用于替代被预测为过于泄漏而不能以较低DRAM刷新率使用的一定量的存储器单元的足够的备用存储器单元(诸如行、列、块等)。在制造后，过于泄漏而不能以较低DRAM刷新率使用的存储器单元可以被识别且标记为有缺陷，即使所识别的存储器元件在其他功能方面工作适当。被识别为有缺陷的存储器元件然后由备用存储器元件替代而用于操作。虽然在这种DRAM设计中使用增加数量的备用存储器元件最终会减少DRAM存储容量，但是较低的DRAM刷新率显著减少了DRAM刷新能量。如上所述，减少的DRAM刷新能量可以尤其有益于嵌入的DRAM以及DRAM芯片以逻辑过程实施的其它应用，因为更多的功率可供相关联的处理器使用。

为了优化或以其它方式改进高DRAM容量与降低的DRAM刷新能量之间的权衡，可以引入适当的度量，本文称为能量-容量开销(ECO)乘积。最小化或以其它方式减少DRAM设计中的ECO乘积降低了DRAM的刷新能量使用，而基本上不会增大越过特定阈值的容量开销，其中容量开销可被定义为由于包含了用于替代在制造后过于泄漏而不能用于DRAM芯片的存储器元件的备用存储器元件而导致DRAM设计的总容量的减低。因此，当与较低DRAM刷新率相关联的能量减少调整使得所得到容量开销增加(例如，增加了备用存储器元件)时，ECO乘积通常可以降低。换言之，通过最小化或以其它方式降低ECO，能量效率的益处胜过额外容量开销的成本。

图2示出了受刷新间隔影响的示例DRAM存储器单元故障概率，其中DRAM存储器单元的“故障”可被定义为刷新间隔超过DRAM存储器单元的保持时间。如图所示，对于特定的DRAM构造，DRAM存储器单元故障概率(y轴)可以是刷新间隔的持续时间(x轴)的函数。因此，在更长的刷新间隔处，由于刷新间隔超过给定DRAM存储器单元的保持时间，给定的DRAM存储器单元不能正确操作的概率增大，则在长的刷新间隔处概率增加。因此，图2示出了DRAM存储器单元总体的保持时间的对数正态分布的直接结果。值得注意的是，图2所示的DRAM存储器单元故障概率是DRAM设计的一个实例，换言之，针对由特定制造过程且按特定设计规则形成的特定DRAM构造。然而，对于任意DRAM单元总体，图2中的DRAM存储器单元故障概率曲线通常适用(可能具有一些名义上的变化)。

通常，用诸如图1中的块101的备用件扩增DRAM块可以在存储器元件级而不是在存储器单元级执行。由于每个存储器单元110已经分组成存储器元件，诸如包括在1千字节或kB至4kB的数据之间的行(有时称为“页”)，在一些实施例中，可以在存储器元件基础上而不是在存储器单元基础上计算故障概率。因此，对于给定的刷新间隔T，以及单元故障概率f(T)，在一组N个字中具有k个泄漏存储器单元的概率可以是等式1中阐述的泊松概率：

当k＝0时，是指在特定行中存在零个泄漏单元，则对于刷新间隔T具有良好行的概率是P(k,T,N)＝e^-f(T)N。因此，可以将容量开销(产生一个单位的正确运作DRAM容量的总DRAM容量的量)计算为P(0,T,N)^-1。总刷新能量(E)可以与刷新间隔T的倒数成比例，即E(T)＝c/T，其中c是某常数。因此，在一些实施例中，能量-容量开销(ECO)度量可以由等式2表达如下：

图3是示出对于具有已知单元故障概率f(T)的DRAM设计构造、以毫秒计的各种字大小对刷新间隔(x轴)的示例ECO(y轴)的图。可以由已经制造出的类似DRAM、通过计算机仿真或这两个的组合凭经验来确定单元故障概率。对于每个刷新间隔，ECO被指示有用于DRAM设计构造的三组条：一个代表N＝256字节的字大小，一个代表1kB的字大小，一个代表4kB的字大小。图3示出了对于256字节的行大小ECO可以在近似1024ms的刷新间隔下达到最小值，其对应于相对于近似64ms的刷新间隔的近似94％的刷新能量减少。对于较大的行尺寸，诸如1kB和4kB，ECO可以在近似512ms的刷新间隔下达到最小值，其对应于相对于近似64ms的刷新间隔的近似87.5％的刷新能量减少。在这些值处，容量开销比可以在大约1-4％之间，是指预期DRAM行中近似1-4％不能以在ECO最小值处指示的显著增加的刷新间隔正常地工作。然而，近似1-4％的容量减少对应于刷新间隔的显著增加，例如从近似64ms至近似512ms，或者从近似64ms至近似1024ms，从而产生刷新能量的显著减少。由于64ms下的刷新能量会占总的DRAM能量的近似20-40％之间，在总的DRAM能量使用方面的减少会至少为大约17.5-18.8％。

图4阐述了根据本公开的一个或多个实施例的设计存储器芯片的示例的方法400的流程图。方法400可以包括如框401、402、403和/或404中的一个或多个所示的一个或多个操作、功能或动作。虽然按顺序的次序示出，这些框还可以并行地执行，和/或按照不同于本文所述的次序来执行。而且，各个框可以组合成较少的框，划分成额外的框，和/或基于特定实现方式而去除。可以提供代表其它操作、功能或动作的额外的框。虽然结合图1的DRAM100描述了方法400，但是任何适合的DRAM设备可以使用且受益于方法400的性能。

方法400可以开始于框401，“确定单元故障概率”。框401之后可以是框402，“确定DRAM存储器元件的故障概率”，框402之后可以是框403，“确定对于最优或以其它方式改进的能量-容量开销的刷新间隔”，框403之后可以是框404，“选择弥补由于刷新间隔导致的故障的备用存储器元件的数量”。

在框401中，可以针对在由规定制造工艺制造的特定DRAM设计中的存储器单元确定存储器单元故障概率。如图2所示，存储器单元故障概率可以是刷新间隔的函数。该故障概率函数能够由与通过相同的制造工艺制作的相似或相同DRAM设计相关联的经验制作和/或运算数据构成。可选地或者另外地，仿真能够用于估计框401中的这种故障概率函数。其它技术可用于框401中的判定。在一些实施例中，存储器单元故障概率可以部分地基于相关联的处理器核或芯片多处理器的操作温度范围。这是因为，存储器单元的泄漏率可以随温度而显著变化，并且嵌入的DRAM设备通常可以在与相关联的处理器或芯片多处理器相同的温度下工作。

在框402中，可以确定一个或多个特定存储器元件粒度(granularity)的故障概率。例如，当存储器单元行和/或列用于替代DRAM中的泄漏存储器单元时，可以针对由适当数量的字节例如256字节、1kB、4kB等配置的适合的存储器单元行或列确定在框402中计算的故障概率。该字节数可对应于等式1和2中的N。在一些实施例中，可以针对存储器元件的各种粒度确定故障概率。例如，还可以确定存储器单元块的故障概率，诸如图1中的块101。

在框403中，选择优化或以其它方式改进/减少能量-容量开销(ECO)的刷新间隔。例如，类似图3的图的构造能够用于实现框403中的这种选择。

在框404中，基于在框403中选定的刷新间隔，可以选择弥补DRAM中由于在框403中选定的刷新间隔而导致的存储器单元故障的备用存储器元件的数量。在一些实施例中，可以选择备用存储器元件的数量，以实现最小化的或以其它方式减少的DRAM容量，即使预期DRAM设计中的一定百分比的存储器单元不能在框403中选定的刷新间隔下正确地运作。

在一些实施例中，可以选择增加的刷新间隔，以减少已经制造的DRAM设备的刷新能量。具体地，可以在DRAM设备中使用未使用的备用存储器单元来替代在增加的刷新间隔下不能正确操作且将被标记为“有故障”的泄漏存储器单元。下面结合图5描述一个这样的实施例。

图5阐述了根据本公开的一个或多个实施例的改进包括DRAM存储器单元的存储器芯片的性能的示例方法500的流程图。方法500可以包括如框501、502、503、504、505和/或506中的一个或多个所示的一个或多个操作、功能或动作。虽然按顺序的次序示出，这些框还可以并行地执行，和/或按照不同于本文所述的次序来执行。而且，各个框可以组合成较少的框，划分成额外的框，和/或基于特定实现方式而去除。可以提供代表其它操作、功能或动作的额外的框。虽然结合图1的DRAM 100描述了方法500，但是任何适合的DRAM设备可以使用且受益于方法500的性能。

用于方法500的算法可通过存储器控制器来执行，存储器控制器被配置为逻辑电路，该逻辑电路形成为DRAM 100的部分或者形成为与DRAM 100耦合的外部芯片或电路系统，诸如图1中的控制器105。一般地，方法500可以在无论何种与DRAM设备相关联的处理器的初始启动之前在DRAM设备上执行。在一些实施例中，执行方法500的存储器或其它控制器可被配置为作为与DRAM设备相关联的处理器的初始启动的部分执行方法500。

方法500可以开始于框501，“有可用的备用存储器元件吗？”。框501之后可以是框502，“增加刷新间隔”，框502之后可以是框503，“在增加的刷新间隔下测试存储器元件”，框503之后可以是框504，“故障存储器元件的数量<备用存储器元件的数量？”，框504之后可以是框505“保持增加的刷新间隔”或框506“返回先前刷新间隔”。

在框501中，可以确定在适当配置的DRAM设备中的可用备用存储器元件的数量。备用存储器元件的类型可以包括存储器元件行、存储器元件列、存储器元件块等中的一个或多个。因为在框501之前已经制造了DRAM设备，所以包含在DRAM设备中的一些备用存储器元件可能已经用于替代包含一个或多个故障存储器单元的存储器元件。不需要替换故障存储器元件的其余备用存储器元件典型地在DRAM设备的使用寿命内仍不使用。然而，在框501中，这些未使用备用存储器元件的数量可被量化且可以被选择以用于方法500的后续框作为替代泄漏存储器元件的实际操作存储器元件。如果存在框501中被判定为可用的备用存储器元件，则方法500进行到框502。如果不存在框501中被判定为可用的备用存储器元件，则方法500进行到框506。

在框502中，DRAM设备的刷新间隔可以增加到较长持续时间的刷新间隔。在一些实施例中，可以通过将DRAM设备的先前刷新间隔的持续时间按特定因子(例如先前刷新间隔加倍、三倍等)增加来确定该较长的刷新间隔。在其它实施例中，先前刷新间隔可以按特定量增长，例如，通过在先前刷新间隔的持续时间上增加10ms、20ms、30ms或某其它时间量。

在框503中，可以在该较长刷新间隔下测试DRAM设备的存储器元件，诸如图1中的行113中的每一行。例如，在一些实施例中，控制器105可以将数据模式写入或者使其写入DRAM设备的特定行，并且在该较长刷新间隔已经经过之后，可以从该行读回该数据模式并且检查该数据模式的精度。通过该方式，可以在较长的刷新间隔下测试DRAM设备的每个存储器元件的操作。

在框504中，可以将在该较长刷新间隔下不能操作的存储器元件的数量与在框501中被判定为可用的备用存储器元件的数量相比较。当可用备用存储器元件的数量等于或大于在该较长刷新间隔下不能操作的存储器元件的数量时，方法500进行到框505。当可用备用存储器元件的数量小于在该较长刷新间隔下不能操作的存储器元件的数量时，方法500进行到框506。

在框505中，该较长刷新间隔可以保持为DRAM设备的刷新间隔。因此，在正常操作中，DRAM设备可以使用该较长刷新间隔以刷新其存储器元件。在将该较长刷新间隔设定为当前刷新间隔之后，方法500进行到框501以在适当情况下重复该过程。

在框506中，其中或者在DRAM设备中没有可用的未使用存储器元件，或者是过多的存储器元件不能在该较长刷新间隔下操作，先前刷新间隔可设定为DRAM设备的刷新间隔，方法500结束。在一些实施例中，DRAM设备中的条件可以改变，因此，方法500可以重复而不是终止，从而判定刷新间隔是否能改变。

图6是实现用于设计存储器芯片或者用于改进包括易失性存储器单元的存储器芯片的性能的方法的计算机程序产品600的说明性实施例的框图。计算机程序产品600可以包括信号承载介质604。信号承载介质604可以包括一组或多组可执行指令602，当通过例如计算设备的处理器执行时，这些可执行指令可以至少提供如上文参考图1-5所描述的功能。

在一些实现方式中，信号承载介质604可以包含计算机可读介质608，诸如但不限于硬盘驱动器、压缩盘(CD)、数字视频盘(DVD)、数字磁带、存储器等。在一些实施方式中，信号承载介质604可以包含可记录介质610，诸如但不限于存储器、读/写(R/W)CD、R/W DVD，等等。在一些实施方式中，信号承载介质604可以包含通信介质606，诸如但不限于数字和/或模拟通信介质(例如，光纤电缆、波导、有线通信链路、无线通信链路等)。计算机程序产品600可以记录在非暂态计算机可读介质608或另一类似可记录介质610上。

图7是依照本公开的至少一些实施例布置的可以执行本文描述的公开的实施例的示例计算设备700的框图。在非常基本的配置702中，计算设备700通常包括一个或多个处理器704以及系统存储器706。存储器总线708可用于处理器704与系统存储器706之间的通信。

取决于所期望的配置，处理器704可以是任意类型，包括但不限于微处理器(μP)、微控制器(μC)、数字信号处理器(DSP)或其任意组合。处理器704可以包括诸如一级高速缓存710和二级高速缓存712的一级或多级高速缓存、处理器核714和寄存器716。示例的处理器核714可以包括算术逻辑单元(ALU)、浮点单元(FPU)、数字信号处理核(DSP Core)或其任意组合。示例的存储器控制器718还能够与处理器704一起使用，或者在一些实现方式中，存储器控制器718可以是处理器704的内部部件。

根据所需的配置，系统存储器706可以是任意类型，包括但不限于易失性存储器(诸如RAM)、非易失性存储器(诸如ROM、闪速存储器等)或其任意组合。系统存储器706可以包括操作系统720、一个或多个应用722以及程序数据724。应用722可以包括被布置成至少执行如结合图4的方法400和/或图5的方法500所描述的功能的算法。程序数据724可以用于由如本文所述的应用722来操作。例如，应用722可以执行诸如确定可用备用存储器元件的数量、识别泄漏和/或实际上有故障的存储器单元和/或存储器元件，识别将被标记为有缺陷的存储器元件而由备用存储器元件替代操作的泄漏存储器元件，和/或本文所述的其它各种操作的操作。程序数据724可以包括例如可用备用存储器元件的数量和/或可由应用722使用的其它数据。在一些实施例中，应用722可布置成在操作系统720上利用程序数据724操作。该所描述的基本配置702通过内虚线框内的那些组件图示于图7中。

计算设备700可具有附加的特征或功能以及附加的接口以便于基本配置702与任何所需的设备和接口之间的通信。例如，总线/接口控制器730可用于利于基本配置702与一个或多个数据存储设备732之间经由存储接口总线734的通信。数据存储设备732可以是可移除存储设备736、非可移除存储设备738或者其组合。可移除存储设备和非可移除存储设备的示例包括诸如软盘驱动器和硬盘驱动器(HDD)的磁盘设备、诸如压缩盘(CD)驱动器或数字多功能盘(DVD)驱动器的光盘驱动器、固态驱动器(SSD)和磁带驱动器，仅列举了几个。示例的计算机存储介质可以包括以用于诸如计算机可读指令、数据结构、程序模块或其它数据的信息的存储的任何方法或技术实现的易失性和非易失性的介质以及可移除和非可移除的介质。

系统存储器706、可移除存储设备736和非可移除存储设备738是计算机存储介质的示例。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪速存储器(flash memory)或其它存储器技术、CD-ROM、数字多功能盘(DVD)或其它光学存储设备、磁盒、磁带、磁盘存储设备或其它磁存储设备、或者可用于存储所需信息并且可由计算设备700访问的任何其它介质。任意这样的计算机存储介质可以是计算设备700的部件。

计算设备700还可以包括接口总线740，该接口总线用于方便从各接口设备(例如，输出设备742、外围设备接口744和通信设备746)经由总线/接口控制器730到基本配置702的通信。示例的输出设备742包括图形处理单元748和音频处理单元750，其可配置为经由一个或多个A/V端口752与诸如显示器或扬声器的各外部设备通信。示例的外围设备接口744包括串行接口控制器754或并行接口控制器756，其可配置为经由一个或多个I/O端口758与诸如输入设备(例如，键盘、鼠标、笔、语音输入设备、触摸输入设备等)或其它外围设备(例如，打印机、扫描仪等)的外部设备通信。示例的通信设备746包括网络控制器760，其可布置成便于经由一个或多个通信端口764通过网络通信链路与一个或多个其他计算设备762的通信，诸如但不限于光纤、长期演进(LTE)、3G、WiMax。

网络通信链路可以是通信介质的一个示例。通信介质通常可通过计算机可读指令、数据结构、程序模块或诸如载波或其它传输机制的调制数据信号中的其它数据来具体化，并且可以包括任何信息输送介质。“调制数据信号”可以是使得其特性中的一个或多个以将信号中的信息编码的方式设定或改变的信号。通过举例而不是限制的方式，通信介质可以包括诸如有线网络或直接线连接的有线介质，以及诸如声波、射频(RF)、微波、红外(IR)和其它无线介质的无线介质。如本文所使用的术语计算机可读介质可以包括存储介质和通信介质两者。

计算设备700可实现为诸如蜂窝电话、个人数据助理(PDA)、个人媒体播放器设备、无线网页监视设备(wireless web-watch device)、个人头戴式受话器设备、专用设备或包括上述功能中的任一种的混合设备的小型化便携式(或移动)电子设备的一部分。计算设备700还可实现为包括膝上型计算机和非膝上型计算机配置两者的个人计算机。

本公开的实施例使能实现设计和操作具有显著降低的刷新能量使用的DRAM设备的方法。考虑到能量效率可能是现代处理器和芯片多处理器的性能上的局限的事实，该存储器设备会尤其有用。此外，由于DRAM越来越多地并入处理器管芯上，所以有限的功率预算可由处理器和DRAM来共享，更加能量高效的DRAM因此是有用的。而且，尤其当在处理器管芯的高温环境下使用时以及当针对更小的存储器单元使用高刷新率时，与DRAM刷新相关联的DRAM能量使用的部分快速增加。因此，相对于常规DRAM设备，具有减少的刷新能量的DRAM设备尤其有用。

在系统方案的硬件实现和软件实现之间保留了极小的区别；硬件或软件的使用通常是(但并不总是，因为在一些背景下硬件和软件之间的选择会变得重要)表示成本相对于效率权衡的设计选择。存在各种可以实现(例如，硬件、软件和/或固件)本文所描述的过程和/或系统和/或其它技术的媒介物，并且优选的媒介物将随着部署过程和/或系统和/或其它技术的背景而变化。例如，如果实施者判定速度和精度重要，则实施者可以选择主硬件和/或固件媒介物；如果灵活性重要，则实施者可以选择主软件实现；或者，另外可选地，实施者可以选择硬件、软件和/或固件的一些组合。

前面的详细说明已经通过框图、流程图和/或示例阐述了设备和/或过程的各个实施例。在这些框图、流程图和/或示例包含一项或多项功能和/或操作的程度上，本领域技术人员将理解的是可以通过各种各样的硬件、软件、固件或几乎其任意组合来单独地和/或统一地实现这些框图、流程图或示例内的每项功能和/或操作。在一个实施例中，本文所描述的主题的多个部分可经由专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)或其它集成格式来实现。然而，本领域技术人员将离解的是，在本文公开的实施例的一些方案可以整体地或部分地等同地实现为集成电路、在一个或多个计算机上运行的一个或多个计算机程序(例如，实现为在一个或多个计算机系统上运行的一个或多个程序)、在一个或多个处理器上运行的一个或多个程序(例如，实现为在一个或多个微处理器上运行的一个或多个程序)、固件、或几乎任何组合，并且根据本公开的内容，设计电路和/或编写用于软件和/或固件的代码将在本领域技术人员的技能范围内。另外，本领域技术人员将理解的是，本文所描述的主题的机制能够以各种形式分布为程序产品，并且本文所描述的主题的示例性实施例适用，无论实际上用于实施分布的特定类型的信号承载介质如何。信号承载介质的示例包括但不限于以下：可记录型介质，诸如软盘、硬盘驱动器、压缩盘(CD)、数字多功能盘(DVD)、数字带、计算机存储器等；以及传输型介质，诸如数字和/或模拟通信介质(例如，光纤电缆、波导、有线通信链路、无线通信链路等)。

本领域技术人员将理解的是，在本领域内常见的是以本文阐述的方式来描述设备和/或过程，此后利用工程实践将这些所描述的设备和/或过程集成到数据处理系统中。也即，本文所描述的设备和/或过程的至少一部分可以通过合理量的实验集成到数据处理系统中。本领域技术人员将理解的是，典型的数据处理系统通常包括如下中的一种或多种：系统单元壳体、视频显示设备、诸如易失性和非易失性存储器的存储器、诸如微处理器和数字信号处理器的处理器、诸如操作系统的计算实体、驱动器、图形用户接口、和应用程序、诸如触摸板或触摸屏的一个或多个交互设备、和/或包括反馈环和控制电动机(例如，用于感测位置和/或速度的反馈；用于移动和/或调整部件和/或量的控制电动机)的控制系统。典型的数据处理系统可利用任何适合的商业上提供的部件来实现，诸如在数据计算/通信和/或网络计算/通信系统中常见的部件。

本文所描述的主题有时说明了包含在不同的其它部件内的不同部件或与不同的其它部件连接的不同部件。应理解的是，这些所描绘的体系结构仅是示例性的，并且实际上可以实施实现相同功能的许多其它体系结构。在概念意义上，实现相同功能的任何部件的布置有效地“关联”，使得实现期望功能。因此，在此处组合以实现特定功能的任何两个部件可视为彼此“关联”，使得实现期望功能，无论体系结构或中间部件如何。同样，任意两个如此关联的部件还可视为彼此“可操作地连接”、或“可操作地耦合”以实现期望的功能，并且能够如此关联的任意两个部件还可视为彼此“能够可操作地耦合”以实现期望功能。能够可操作耦合的具体示例包括但不限于能够物理上连接和/或物理交互的部件和/或能够无线交互和/或无线交互的部件和/或逻辑上交互和/或能够逻辑上交互的部件。

关于本文中基本上任何复数和/或单数术语的使用，本领域技术人员能够根据上下文和/或应用适当地从复数变换成单数和/或从单数变换成复数。为了清晰的目的，本文中明确地阐明了各单数/复数的置换。

本领域技术人员将理解，一般地，本文所使用的术语，尤其是随附权利要求(例如，随附权利要求的主体)中所使用的术语，通常意在为“开放式”术语(例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应解释为“至少具有”，术语“包括”应解释为“包括但不限于”，等等)。本领域技术人员还理解，如果意图表达引导性权利要求记述项的具体数量，该意图将明确地记述在权利要求中，并且在不存在这种记述的情况下，不存在这样的意图。例如，为辅助理解，下面的随附权利要求可能包含了引导性短语“至少一个”和“一个或多个”的使用以引导权利要求记述项。然而，这种短语的使用不应解释为暗示不定冠词“一”或“一个”引导权利要求记述项将包含该所引导的权利要求记述项的任何特定权利要求局限于仅包含一个该记述项的实施例，即使当同一权利要求包括了引导性短语“一个或多个”或“至少一个”以及诸如不定冠词“一”或“一个”的(例如，“一”和/或“一个”应当解释为表示“至少一个”或“一个或多个”)；这同样适用于对于用于引导权利要求记述项的定冠词的使用。另外，即使明确地记述了被引导的权利要求记述项的具体数量，本领域技术人员将理解到这些记述项应当解释为至少表示所记述的数量(例如，没有其它修饰语的裸记述“两个记述项”表示至少两个记述项或两个以上的记述项)。此外，在使用类似于“A、B和C等中的至少一个”的惯用法的那些实例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B和C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。在使用类似于“A、B或C等中的至少一个”的惯用法的那些实例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B或C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。本领域技术人员将进一步理解，呈现两个以上可选项的几乎任何分离词和/或短语，无论是在说明书、权利要求或附图中，都应理解为设想包括一项、任一项或两项的可能性。例如，术语“A或B”将理解为包括“A”或“B”或“A和B”的可能性。

虽然本文公开了各个方案和实施例，但是其它的方案和实施例对于本领域技术人员而言将是显而易见的。因此，本文所公开的各个方案和实施例是为了示例的目的而不意在限制，真正的范围和精神是通过随附的权利要求表示的。

Claims (22)

1.一种设计存储器芯片的方法，所述方法包括：

确定易失性存储器阵列的部分的故障概率，所述部分包括多个存储器单元；

基于所确定的故障概率，确定所述易失性存储器阵列的改进的能量使用和存储器容量开销；以及

基于所述改进的存储器容量开销以及根据基于所述改进的能量使用的所述易失性存储器阵列的刷新间隔来确定包含在所述易失性存储器阵列中的备用存储器单元的数量。

2.如权利要求1所述的方法，其中确定所述易失性存储器阵列的改进的能量使用和存储器容量开销包括：基于为所述易失性存储器阵列计算的能量-容量开销乘积来确定所述易失性存储器阵列的刷新间隔。

3.如权利要求2所述的方法，其中所述能量-容量开销乘积基于所述存储器阵列的所述部分中的存储器单元的数量。

4.如权利要求2所述的方法，其中所述能量-容量开销乘积基于(1)所述易失性存储器阵列的所述部分不包括在所述易失性存储器阵列的建议刷新间隔下不能操作的存储器单元的概率，以及(2)所述易失性存储器阵列的所述刷新间隔。

5.如权利要求4所述的方法，其中所述能量-容量开销乘积基于(1)以及(2)包括所述能量-容量开销乘积与(1)和(2)的乘积成反比。

6.如权利要求2所述的方法，其中确定所述易失性存储器阵列的刷新间隔包括：确定所述易失性存储器阵列的最大刷新间隔，所述最大刷新间隔基于为所述能量-容量开销乘积确定的最小值。

7.如权利要求2所述的方法，其中确定所述易失性存储器阵列的所述部分的故障概率基于如下至少之一：所述存储器阵列的所述部分中的单个存储器单元的故障概率；所述存储器阵列的所述部分的存储器单元的数量；以及所述易失性存储器阵列的刷新间隔。

8.如权利要求1所述的方法，其中所述易失性存储器阵列的所述部分包括动态随机存取存储器单元。

9.如权利要求1所述的方法，其中所述易失性存储器阵列的所述部分包括存储器单元行、存储器单元列和存储器单元块中的至少一个。

10.如权利要求1所述的方法，其中确定改进的能量使用包括确定所述易失性存储器阵列的减少的刷新能量。

11.如权利要求1所述的方法，其中确定所述易失性存储器阵列的改进的能量使用和存储器容量开销包括最小化为所述易失性存储器阵列计算的能量-容量开销乘积。

12.一种改进包括易失性存储器单元的存储器芯片的性能的方法，所述方法包括：

将所述存储器芯片的操作刷新间隔改变成增加的刷新间隔，所述增加的刷新间隔的持续时间比所述操作刷新间隔长；

将所述存储器芯片中包括在所述增加的刷新间隔下不能操作的至少一个存储器单元的易失性存储器单元组的数量量化；以及

基于所述存储器芯片中的可用备用存储器单元组的数量以及基于量化的数量来选择所述存储器芯片的特定刷新间隔；

其中选择所述存储器芯片的特定刷新间隔包括：当所述存储器芯片中的可用备用存储器单元组的数量等于或大于包括在所述增加的刷新间隔下不能操作的至少一个存储器单元的易失性存储器单元组的量化数量时，选择所述增加的刷新间隔。

13.如权利要求12所述的方法，其中所述易失性存储器单元组包括存储器单元行、存储器单元列和存储器单元块中的至少一个。

14.如权利要求12所述的方法，其中选择所述存储器芯片的特定刷新间隔包括：当所述存储器芯片中的可用备用存储器单元组的数量小于包括在所述增加的刷新间隔下不能操作的至少一个存储器单元的易失性存储器单元组的量化数量时，选择操作刷新间隔。

15.如权利要求12所述的方法，其中量化所述存储器芯片中包括在所述增加的刷新间隔下不能操作的至少一个存储器单元的易失性存储器单元组的数量包括：在所述存储器芯片以所述增加的刷新间隔操作的同时，测试至少部分的所述存储器芯片的所述易失性存储器单元的数据保持。

16.如权利要求15所述的方法，其中测试所述存储器芯片的所述易失性存储器单元的至少部分的数据保持包括：在所述存储器芯片以所述增加的刷新间隔操作的同时，测试所述存储器芯片的基本上全部的易失性存储器单元。

17.如权利要求12所述的方法，进一步包括：在将所述存储器芯片的操作刷新间隔改成所述增加的刷新间隔之前，判定所述存储器芯片是否包括可用备用存储器单元组。

18.如权利要求12所述的方法，其中所述易失性存储器单元包括动态随机存取存储器单元。

19.如权利要求12所述的方法，其中所述增加的刷新间隔包括第一增加的刷新间隔，所述方法进一步包括：在基于所述存储器芯片中的可用备用存储器单元组的数量以及基于所述量化数量来选择所述存储器芯片的特定刷新间隔之后，将所述存储器芯片的操作刷新间隔改成第二增加的刷新间隔，所述第二增加的刷新间隔的持续时间比所述增加的刷新间隔长。

20.一种存储器装置，包括：

存储器单元阵列，其被布置到多组存储器单元中，所述多组包括至少一组备用存储器单元；以及

存储器控制器，其与所述多组耦合且被配置为识别所述多组中包括在第一刷新间隔下能操作且在第二刷新间隔下不能操作的存储器单元的至少一组存储器单元，所述第二刷新间隔的持续时间比所述第一刷新间隔长，

其中所述存储器控制器被进一步配置为

将所识别的至少一组标记为有故障且用所述至少一组备用存储器单元替代所标记的至少一组用于在在所述第二刷新间隔下操作；

量化所述多组中的包括在所述第一刷新间隔下能操作且在所述第二刷新间隔下不能操作的存储器单元的存储器单元组的数量；以及

基于所量化的数量将所述第一刷新间隔选为所述存储器单元阵列的操作刷新间隔。

21.如权利要求20所述的装置，其中所述存储器单元阵列包括DRAM单元阵列。

22.如权利要求20所述的装置，其中所述多组存储器单元包括存储器单元行、存储器单元列或存储器单元块中的至少一个。