CN105472398B - 一种视频环内滤波解码方法和装置 - Google Patents

一种视频环内滤波解码方法和装置 Download PDF

Info

Publication number
CN105472398B
CN105472398B CN201510899738.0A CN201510899738A CN105472398B CN 105472398 B CN105472398 B CN 105472398B CN 201510899738 A CN201510899738 A CN 201510899738A CN 105472398 B CN105472398 B CN 105472398B
Authority
CN
China
Prior art keywords
module
data
parameter
parsing
cache
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510899738.0A
Other languages
English (en)
Other versions
CN105472398A (zh
Inventor
张明懿
陈亮
周为
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Fuzhou Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuzhou Rockchip Electronics Co Ltd filed Critical Fuzhou Rockchip Electronics Co Ltd
Priority to CN201510899738.0A priority Critical patent/CN105472398B/zh
Publication of CN105472398A publication Critical patent/CN105472398A/zh
Application granted granted Critical
Publication of CN105472398B publication Critical patent/CN105472398B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

本发明公开了一种视频环内滤波解码方法和装置,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块。通过配置当前装置的解码模式,进而根据所配置的解码模式对应的协议对码流数据进行环内滤波解码操作,从而实现了采用一种硬件架构兼容对HEVC、H264和VP9三套协议的码流数据进行环内滤波处理的技术方案,硬件复用率高,从而大大减少了硬件设计时的面积,降低了功耗、节约了硬件成本,因而在计算机芯片领域具有广阔的市场前景。

Description

一种视频环内滤波解码方法和装置
技术领域
本发明涉及计算机芯片领域,尤其涉及一种视频环内滤波解码方法和装置。
背景技术
随着科学技术的发展,高清甚至是超高清的视频解码越来越得到普遍的应用,而高分辩率的视频通常要求的码率较高,因而高效的视频解码设计成为视频解码设计中需要特别关注的问题。而环内滤波又是视频解码必不可少的一环,环内滤波是对视频图像上的像素点进行滤波处理,以便消除图像存在的块效应现象。
H264、VP9和HEVC为目前主流的视频编解码技术,由于这3种解码技术分别基于三种不同的协议,因而这3种解码技术对应的解码器都是分开设计的。也就是说,需要采用3套解码器硬件电路才可分别对3种不同协议的码流数据进行环内滤波,导致消耗硬件面积大、硬件成本高、功耗大等问题。
发明内容
为此,需要提供一种可以兼容H264、VP9和HEVC的视频环内滤波解码架构,用以解决针对不同协议的解码技术需要设计不同的环内滤波解码装置,导致硬件面积大、硬件成本高、功耗大等问题。
为实现上述目的,发明人提供了一种视频环内滤波解码装置,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块;所述获取模块包括第一参数获取模块、第二参数获取模块和码流控制命令获取模块;所述第一参数获取模块与解析模块连接,所述第二参数获取模块与解析模块连接,所述码流控制命令获取模块与解析模块连接;所述解析模块与控制模块连接,所述控制模块与存储模块连接,所述控制模块与滤波模块连接,所述滤波模块与SAO计算模块连接,所述控制模块与输出模块连接;
所述解码模式确认模块用于确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式;
所述第一参数获取模块用于获取第一参数,所述第二参数获取模块用于获取第二参数,所述码流控制命令获取模块用于获取码流控制命令;
所述解析模块用于根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据;
所述控制模块用于从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块;
所述滤波模块用于对解析数据和重构数据进行滤波处理,得到滤波数据;
若当前所述装置的解码模式为HEVC模式,则SAO计算模块用于对滤波数据进行SAO处理,得到SAO计算数据;所述控制模块还用于将所述SAO计算数据发送至输出模块,所述输出模块用于将SAO数据传输至总线模块;
若当前所述装置的解码模式为H264模式或VP9模式,则所述控制模块还用于将滤波数据发送至输出模块,所述输出模块用于将滤波数据传输至总线模块。
进一步地,所述装置还包括缓存模块,所述缓存模块包括第一缓存模块、第二缓存模块以及第三缓存模块;所述第一缓存模块用于存储第一参数,所述第二缓存模块用于存储第二参数,所述第三缓存模块用于存储码流控制命令;则所述第一参数获取模块用于从所述第一缓存模块中获取第一参数,所述第二参数获取模块用于从所述第二缓存模块中获取第二参数,所述码流控制命令获取模块用于从所述第三缓存模块中获取码流控制命令。
进一步地,所述第一参数为反变换计算出的边界强度值,所述第二参数为帧间预测的边界强度值。
进一步地,所述装置还包括解析数据缓存单元,所述解析数据缓存单元用于对解析数据进行缓存。
进一步地,所述存储模块包括多个存储子模块,所述存储子模块用于存储重构数据。
发明人还提供了一种视频环内滤波解码方法,所述方法应用于视频环内滤波解码装置,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块;所述获取模块包括第一参数获取模块、第二参数获取模块和码流控制命令获取模块;所述第一参数获取模块与解析模块连接,所述第二参数获取模块与解析模块连接,所述码流控制命令获取模块与解析模块连接;所述解析模块与控制模块连接,所述控制模块与存储模块连接,所述控制模块与滤波模块连接,所述滤波模块与SAO计算模块连接,所述控制模块与输出模块连接;则所述方法包括以下步骤:
解码模式确认模块确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式;
第一参数获取模块获取第一参数,第二参数获取模块获取第二参数,码流控制命令获取模块获取码流控制命令;
解析模块根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据;
控制模块从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块;
滤波模块对解析数据和重构数据进行滤波处理,得到滤波数据;
若当前所述装置的解码模式为HEVC模式,则SAO计算模块对滤波数据进行SAO处理,得到SAO计算数据;控制模块将所述SAO计算数据发送至输出模块,输出模块将SAO数据传输至总线模块;
若当前所述装置的解码模式为H264模式或VP9模式,控制模块将滤波数据发送至输出模块,输出模块将滤波数据传输至总线模块。
进一步地,所述装置还包括缓存模块,所述缓存模块包括第一缓存模块、第二缓存模块以及第三缓存模块;所述第一缓存模块用于存储第一参数,所述第二缓存模块用于存储第二参数,所述第三缓存模块用于存储码流控制命令;则所述方法包括:
第一参数获取模块从所述第一缓存模块中获取第一参数,第二参数获取模块从所述第二缓存模块中获取第二参数,码流控制命令获取模块从所述第三缓存模块中获取码流控制命令。
进一步地,所述第一参数为反变换计算出的边界强度值,所述第二参数为帧间预测的边界强度值。
进一步地,所述装置还包括解析数据缓存单元,所述方法包括:
解析数据缓存单元对解析数据进行缓存。
进一步地,所述存储模块包括多个存储子模块,所述方法包括:存储子模块存储重构数据。
上述技术方案所述的视频环内滤波解码方法和装置,所述方法应用于视频环内滤波解码装置,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块;所述方法包括以下步骤:首先解码模式确认模块确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式;而后第一参数获取模块获取第一参数,第二参数获取模块获取第二参数,码流控制命令获取模块获取码流控制命令;而后解析模块根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据;而后控制模块从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块;而后滤波模块对解析数据和重构数据进行滤波处理,得到滤波数据。若当前所述装置的解码模式为HEVC模式,则SAO计算模块对滤波数据进行SAO处理,得到SAO计算数据;控制模块将所述SAO计算数据发送至输出模块,输出模块将SAO数据传输至总线模块;若当前所述装置的解码模式为H264模式或VP9模式,控制模块将滤波数据发送至输出模块,输出模块将滤波数据传输至总线模块。上述硬件架构兼容HEVC、H264和VP9解码模式,在解析对不同解码模式的码流数据,只需配置当前装置的解码模式,而后装置会根据当前所配置的解码模式对应的协议规定对码流数据进行环内滤波操作,从而实现了采用一种硬件架构兼容解析HEVC、H264和VP9三套协议的码流数据的技术方案,硬件复用率高,从而大大减少了硬件设计时的面积,降低了功耗、节约了硬件成本,因而在计算机芯片领域具有广阔的市场前景。
附图说明
图1为本发明一实施方式涉及的视频环内滤波解码装置的示意图;
图2为本发明一实施方式涉及的视频环内滤波解码方法的流程图;
附图标记说明:
101、获取模块;111、第一参数获取模块;121、第二参数获取模块;
131、码流控制命令获取模块;
102、解析模块;
103、控制模块;
104、存储模块;
105、滤波模块;
106、SAO计算模块;
107、输出模块;
108、总线模块;
109、解码模式确认模块。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果,以下结合具体实施例并配合附图详予说明。
请参阅图1,为本发明一实施方式涉及的视频环内滤波解码装置的示意图。所述装置与总线模块108连接,所述装置包括解码模式确定模块109、获取模块101、解析模块102、控制模块103、存储模块104、滤波模块105、SAO计算模块106、输出模块107;所述获取模块101包括第一参数获取模块111、第二参数获取模块121和码流控制命令获取模块131;所述第一参数获取模块111与解析模块102连接,所述第二参数获取模块121与解析模块102连接,所述码流控制命令获取模块131与解析模块102连接;所述解析模块102与控制模块103连接,所述控制模块103与存储模块104连接,所述控制模块103与滤波模块105连接,所述滤波模块105与SAO计算模块106连接,所述控制模块103与输出模块107连接;
所述解码模式确认模块109用于确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式;
所述第一参数获取模块111用于获取第一参数,所述第二参数获取模块121用于获取第二参数,所述码流控制命令获取模块131用于获取码流控制命令;
所述解析模块102用于根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据;
所述控制模块103用于从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块;
所述滤波模块105用于对解析数据和重构数据进行滤波处理,得到滤波数据;
若当前所述装置的解码模式为HEVC模式,则SAO计算模块106用于对滤波数据进行SAO处理,得到SAO计算数据;所述控制模块103还用于将所述SAO计算数据发送至输出模块107,所述输出模块107用于将SAO数据传输至总线模块108;
若当前所述装置的解码模式为H264模式或VP9模式,则所述控制模块103还用于将滤波数据发送至输出模块107,所述输出模块用于将滤波数据传输至总线模块108。
在使用视频环内滤波装置进行视频图像环内滤波操作时,首先解码模式确认模块确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式。解码模式确认模块可以为通过硬件实现,也可以通过软件实现。在本实施方式中,解码模式确认模块可以通过以下方式实现:寄存器发送一指示信号至控制模块,所述指示信号中包含了当前视频码流数据的解码模式对应的标识信息,所述标识信息可以是数字等。
而后所述第一参数获取模块获取第一参数,所述第二参数获取模块获取第二参数,所述码流控制命令获取模块获取码流控制命令。在本实施方式中,所述第一参数为反变换计算出的边界强度值,所述第二参数为帧间预测的边界强度值。所述装置还包括缓存模块,所述缓存模块包括第一缓存模块、第二缓存模块以及第三缓存模块;所述第一缓存模块用于存储第一参数,所述第二缓存模块用于存储第二参数,所述第三缓存模块用于存储码流控制命令;则所述第一参数获取模块用于从所述第一缓存模块中获取第一参数,所述第二参数获取模块用于从所述第二缓存模块中获取第二参数,所述码流控制命令获取模块用于从所述第三缓存模块中获取码流控制命令。优选的,所述缓存模块为FIFO缓存模块。这样,解析模块可以从缓存模块中直接提取第一参数、第二参数、码流控制命令,而无需再从外部总线模块上读取,有利于提高解码效率。
而后解析模块根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据。由于解析后的数据在执行滤波操作时是分批次进行的,因而所述装置还包括解析数据缓存单元,所述解析数据缓存单元用于对解析数据进行缓存,从而保证解析数据不丢失。而后控制模块从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块。所述数据为帧间预测数据与残差数据相加后得到的数据,可以预先存储于存储模块中。在本实施方式中,所述存储模块包括多个存储子模块,所述存储子模块用于存储重构数据。这样,控制模块读取某一存储子模块中的重构数据时,其余存储子模块可以写入重构数据,以便下一次解码调用,使得整个解码过程乒乓流水作业,有利于提供环内滤波解码效率。
而后滤波模块对解析数据和重构数据进行滤波处理,得到滤波数据。解析数据和重构数据为需要进行滤波处理的数据,具体的滤波算法不同协议(HEVC\VP9\H264)有所差异,具体根据当前码流信息所属的解码模式,依据相关协议进行滤波处理。滤波处理是为了消除图像上的块效应。
若当前所述装置的解码模式为HEVC模式,则SAO计算模块对滤波数据进行SAO处理,得到SAO计算数据;控制模块将所述SAO计算数据发送至输出模块,输出模块将SAO数据传输至总线模块。在HEVC模式中,除了对解析数据和重构数据进行滤波处理外,还需要对滤波后的数据进行SAO处理,SAO计算模块主要是对滤波后的数据进行自适应补偿计算,依据HEVC协议进行计算。所得到的SAO计算数据即为需要输出的数据,因而输出模块将SAO数据传输至总线模块。优选的,所述装置还包括输出数据缓存模块,所述输出数据缓存模块包括多个缓存子模块,所述缓存子模块用于缓存输出数据。这样,输出模块输出某一缓存子模块中的数据时,其余存储子模块可以写入待输出的数据(即SAO计算数据),使得整个输出数据过程乒乓流水作业,有利于提供环内滤波解码效率。
若当前所述装置的解码模式为H264模式或VP9模式,控制模块将滤波数据发送至输出模块,输出模块将滤波数据传输至总线模块。在H264模式或VP9模式中,无需进行自适应补偿操作,因而滤波数据即为需要输出的数据。优选的,所述装置还包括输出数据缓存模块,所述输出数据缓存模块包括多个缓存子模块,所述缓存子模块用于缓存输出数据。这样,输出模块输出某一缓存子模块中的数据时,其余存储子模块可以写入待输出的数据(即滤波数据),使得整个输出数据过程乒乓流水作业,有利于提供环内滤波解码效率。
请参阅图2,为本发明一实施方式涉及的视频环内滤波解码方法的流程图,所述方法应用于视频环内滤波解码装置,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块;所述获取模块包括第一参数获取模块、第二参数获取模块和码流控制命令获取模块;所述第一参数获取模块与解析模块连接,所述第二参数获取模块与解析模块连接,所述码流控制命令获取模块与解析模块连接;所述解析模块与控制模块连接,所述控制模块与存储模块连接,所述控制模块与滤波模块连接,所述滤波模块与SAO计算模块连接,所述控制模块与输出模块连接;则所述方法包括以下步骤:
首先进入步骤S201解码模式确认模块确认当前所述装置的解码模式。所述解码模式包括HEVC模式、H264模式和VP9模式。解码模式确认模块可以为通过硬件实现,也可以通过软件实现。在本实施方式中,解码模式确认模块可以通过以下方式实现:寄存器发送一指示信号至控制模块,所述指示信号中包含了当前视频码流数据的解码模式对应的标识信息,所述标识信息可以是数字等。
而后进入步骤S202所述第一参数获取模块获取第一参数,所述第二参数获取模块获取第二参数,所述码流控制命令获取模块获取码流控制命令。在本实施方式中,所述第一参数为反变换计算出的边界强度值,所述第二参数为帧间预测的边界强度值。所述装置还包括缓存模块,所述缓存模块包括第一缓存模块、第二缓存模块以及第三缓存模块;所述第一缓存模块用于存储第一参数,所述第二缓存模块用于存储第二参数,所述第三缓存模块用于存储码流控制命令;则所述第一参数获取模块用于从所述第一缓存模块中获取第一参数,所述第二参数获取模块用于从所述第二缓存模块中获取第二参数,所述码流控制命令获取模块用于从所述第三缓存模块中获取码流控制命令。优选的,所述缓存模块为FIFO缓存模块。这样,解析模块可以从缓存模块中直接提取第一参数、第二参数、码流控制命令,而无需再从外部总线模块上读取,有利于提高解码效率。
而后进入步骤S203解析模块根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据。由于解析后的数据在执行滤波操作时是分批次进行的,因而所述装置还包括解析数据缓存单元,所述解析数据缓存单元用于对解析数据进行缓存,从而保证解析数据不丢失。而后控制模块从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块。所述数据为帧间预测数据与残差数据相加后得到的数据,可以预先存储于存储模块中。在本实施方式中,所述存储模块包括多个存储子模块,所述存储子模块用于存储重构数据。这样,控制模块读取某一存储子模块中的重构数据时,其余存储子模块可以写入重构数据,以便下一次解码调用,使得整个解码过程乒乓流水作业,有利于提供环内滤波解码效率。
而后进入步骤S204滤波模块对解析数据和重构数据进行滤波处理,得到滤波数据。解析数据和重构数据为需要进行滤波处理的数据,具体的滤波算法不同协议(HEVC\VP9\H264)有所差异,具体根据当前码流信息所属的解码模式,依据相关协议进行滤波处理。滤波处理是为了消除图像上的块效应。
而后进入步骤S205当前所述装置的解码模式为HEVC模式,则SAO计算模块对滤波数据进行SAO处理,得到SAO计算数据。而后进入步骤S206控制模块将所述SAO计算数据发送至输出模块,输出模块将SAO数据传输至总线模块。在HEVC模式中,除了对解析数据和重构数据进行滤波处理外,还需要对滤波后的数据进行SAO处理,SAO计算模块主要是对滤波后的数据进行自适应补偿计算,依据HEVC协议进行计算。所得到的SAO计算数据即为需要输出的数据,因而输出模块将SAO数据传输至总线模块。优选的,所述装置还包括输出数据缓存模块,所述输出数据缓存模块包括多个缓存子模块,所述缓存子模块用于缓存输出数据。这样,输出模块输出某一缓存子模块中的数据时,其余存储子模块可以写入待输出的数据(即SAO计算数据),使得整个输出数据过程乒乓流水作业,有利于提供环内滤波解码效率。
或者,进入步骤S207当前所述装置的解码模式为H264模式或VP9模式,控制模块将滤波数据发送至输出模块,输出模块将滤波数据传输至总线模块。在H264模式或VP9模式中,无需进行自适应补偿操作,因而滤波数据即为需要输出的数据。优选的,所述装置还包括输出数据缓存模块,所述输出数据缓存模块包括多个缓存子模块,所述缓存子模块用于缓存输出数据。这样,输出模块输出某一缓存子模块中的数据时,其余存储子模块可以写入待输出的数据(即滤波数据),使得整个输出数据过程乒乓流水作业,有利于提供环内滤波解码效率。
上述技术方案所述的视频环内滤波解码方法和装置,所述方法应用于视频环内滤波解码装置,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块;所述方法包括以下步骤:首先解码模式确认模块确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式;而后第一参数获取模块获取第一参数,第二参数获取模块获取第二参数,码流控制命令获取模块获取码流控制命令;而后解析模块根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据;而后控制模块从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块;而后滤波模块对解析数据和重构数据进行滤波处理,得到滤波数据。若当前所述装置的解码模式为HEVC模式,则SAO计算模块对滤波数据进行SAO处理,得到SAO计算数据;控制模块将所述SAO计算数据发送至输出模块,输出模块将SAO数据传输至总线模块;若当前所述装置的解码模式为H264模式或VP9模式,控制模块将滤波数据发送至输出模块,输出模块将滤波数据传输至总线模块。上述硬件架构兼容HEVC、H264和VP9解码模式,在解析对不同解码模式的码流数据,只需配置当前装置的解码模式,而后装置会根据当前所配置的解码模式对应的协议规定对码流数据进行环内滤波操作,从而实现了采用一种硬件架构兼容解析HEVC、H264和VP9三套协议的码流数据的技术方案,硬件复用率高,从而大大减少了硬件设计时的面积,降低了功耗、节约了硬件成本,因而在计算机芯片领域具有广阔的市场前景。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括……”或“包含……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的要素。此外,在本文中,“大于”、“小于”、“超过”等理解为不包括本数;“以上”、“以下”、“以内”等理解为包括本数。
尽管已经对上述各实施例进行了描述,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例做出另外的变更和修改,所以以上所述仅为本发明的实施例,并非因此限制本发明的专利保护范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围之内。

Claims (8)

1.一种视频环内滤波解码装置,其特征在于,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块;所述获取模块包括第一参数获取模块、第二参数获取模块和码流控制命令获取模块;所述第一参数获取模块与解析模块连接,所述第二参数获取模块与解析模块连接,所述码流控制命令获取模块与解析模块连接;所述解析模块与控制模块连接,所述控制模块与存储模块连接,所述控制模块与滤波模块连接,所述滤波模块与SAO计算模块连接,所述控制模块与输出模块连接;
所述解码模式确认模块用于确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式;
所述第一参数获取模块用于获取第一参数,所述第二参数获取模块用于获取第二参数,所述码流控制命令获取模块用于获取码流控制命令;所述第一参数为反变换计算出的边界强度值,所述第二参数为帧间预测的边界强度值;
所述解析模块用于根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据;
所述控制模块用于从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块;
所述滤波模块用于对解析数据和重构数据进行滤波处理,得到滤波数据;
若当前所述装置的解码模式为HEVC模式,则SAO计算模块用于对滤波数据进行SAO处理,得到SAO计算数据;所述控制模块还用于将所述SAO计算数据发送至输出模块,所述输出模块用于将SAO数据传输至总线模块;
若当前所述装置的解码模式为H264模式或VP9模式,则所述控制模块还用于将滤波数据发送至输出模块,所述输出模块用于将滤波数据传输至总线模块。
2.如权利要求1所述的视频环内滤波解码装置,其特征在于,所述装置还包括缓存模块,所述缓存模块包括第一缓存模块、第二缓存模块以及第三缓存模块;所述第一缓存模块用于存储第一参数,所述第二缓存模块用于存储第二参数,所述第三缓存模块用于存储码流控制命令;则所述第一参数获取模块用于从所述第一缓存模块中获取第一参数,所述第二参数获取模块用于从所述第二缓存模块中获取第二参数,所述码流控制命令获取模块用于从所述第三缓存模块中获取码流控制命令。
3.如权利要求1所述的视频环内滤波解码装置,其特征在于,所述装置还包括解析数据缓存单元,所述解析数据缓存单元用于对解析数据进行缓存。
4.如权利要求1所述的视频环内滤波解码装置,其特征在于,所述存储模块包括多个存储子模块,所述存储子模块用于存储重构数据。
5.一种视频环内滤波解码方法,其特征在于,所述方法应用于视频环内滤波解码装置,所述装置与总线模块连接,所述装置包括解码模式确定模块、获取模块、解析模块、控制模块、存储模块、滤波模块、SAO计算模块、输出模块;所述获取模块包括第一参数获取模块、第二参数获取模块和码流控制命令获取模块;所述第一参数获取模块与解析模块连接,所述第二参数获取模块与解析模块连接,所述码流控制命令获取模块与解析模块连接;所述解析模块与控制模块连接,所述控制模块与存储模块连接,所述控制模块与滤波模块连接,所述滤波模块与SAO计算模块连接,所述控制模块与输出模块连接;则所述方法包括以下步骤:
解码模式确认模块确认当前所述装置的解码模式,所述解码模式包括HEVC模式、H264模式和VP9模式;
第一参数获取模块获取第一参数,第二参数获取模块获取第二参数,码流控制命令获取模块获取码流控制命令;所述第一参数为反变换计算出的边界强度值,所述第二参数为帧间预测的边界强度值;
解析模块根据码流控制命令对所获取的第一参数和第二参数进行解析,得到解析数据;
控制模块从存储模块中读取重构数据,并将解析数据和重构数据发送至滤波模块;
滤波模块对解析数据和重构数据进行滤波处理,得到滤波数据;
若当前所述装置的解码模式为HEVC模式,则SAO计算模块对滤波数据进行SAO处理,得到SAO计算数据;控制模块将所述SAO计算数据发送至输出模块,输出模块将SAO数据传输至总线模块;
若当前所述装置的解码模式为H264模式或VP9模式,控制模块将滤波数据发送至输出模块,输出模块将滤波数据传输至总线模块。
6.如权利要求5所述的视频环内滤波解码方法,其特征在于,所述装置还包括缓存模块,所述缓存模块包括第一缓存模块、第二缓存模块以及第三缓存模块;所述第一缓存模块用于存储第一参数,所述第二缓存模块用于存储第二参数,所述第三缓存模块用于存储码流控制命令;则所述方法包括:
第一参数获取模块从所述第一缓存模块中获取第一参数,第二参数获取模块从所述第二缓存模块中获取第二参数,码流控制命令获取模块从所述第三缓存模块中获取码流控制命令。
7.如权利要求5所述的视频环内滤波解码方法,其特征在于,所述装置还包括解析数据缓存单元,所述方法包括:
解析数据缓存单元对解析数据进行缓存。
8.如权利要求5所述的视频环内滤波解码方法,其特征在于,所述存储模块包括多个存储子模块,所述方法包括:存储子模块存储重构数据。
CN201510899738.0A 2015-12-08 2015-12-08 一种视频环内滤波解码方法和装置 Active CN105472398B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510899738.0A CN105472398B (zh) 2015-12-08 2015-12-08 一种视频环内滤波解码方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510899738.0A CN105472398B (zh) 2015-12-08 2015-12-08 一种视频环内滤波解码方法和装置

Publications (2)

Publication Number Publication Date
CN105472398A CN105472398A (zh) 2016-04-06
CN105472398B true CN105472398B (zh) 2018-05-25

Family

ID=55609612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510899738.0A Active CN105472398B (zh) 2015-12-08 2015-12-08 一种视频环内滤波解码方法和装置

Country Status (1)

Country Link
CN (1) CN105472398B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112511289B (zh) * 2020-12-08 2022-05-27 中国科学院计算技术研究所数字经济产业研究院 支持一线通通讯及射频硬件解码装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201345710Y (zh) * 2008-12-31 2009-11-11 暨南大学 一种适用于视频解码的环路滤波器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8045615B2 (en) * 2005-05-25 2011-10-25 Qualcomm Incorporated Deblock filtering techniques for video coding according to multiple video standards

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201345710Y (zh) * 2008-12-31 2009-11-11 暨南大学 一种适用于视频解码的环路滤波器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《适于H.264和AVS标准视频编解码的环路滤波器设计与实现》;蒋雯丽;《万方数据知识服务平台》;20091231;1-107 *

Also Published As

Publication number Publication date
CN105472398A (zh) 2016-04-06

Similar Documents

Publication Publication Date Title
CN112822491B (zh) 一种图像数据的编码、解码方法及装置
CN105681807B (zh) 一种基于h264协议的分像素运动矢量计算方法和装置
US11328450B2 (en) Point cloud encoding method, point cloud decoding method, encoder, and decoder
CN109120276B (zh) 信息处理的方法、通信装置
CN100499380C (zh) 交织编解码的装置和方法
KR102381999B1 (ko) 가변 길이 코딩된 입력을 디코딩하는 방법 및 시스템, 그리고 코드북을 변경하는 방법
CN105472398B (zh) 一种视频环内滤波解码方法和装置
CN104937942B (zh) 用于视频序列编码的解码器、编码器和方法
CN110191447A (zh) 一种esl中蓝牙广播包的过滤方法及相关装置
CN104581075A (zh) 基于异构平台的全景视频处理系统及方法
CN102664948A (zh) 一种跨网关数据存储的系统及方法
CN105072058B (zh) 一种基于光纤传输的数据正反相位编码方法及数据传输方法
CN102724553A (zh) 图像编码方法、图像解码方法及图像编码器和图像解码器
CN102831232A (zh) 字符串的匹配方法及装置
CN108765503B (zh) 一种肤色检测方法、装置及终端
CN104079941B (zh) 一种深度信息编解码方法、装置及视频处理播放设备
KR100474722B1 (ko) 디지털 통신시스템에서 데이터 프레임을 동기화하는 방법
CN108667824A (zh) Pcs协议复用芯片和方法
CN102298782A (zh) 用于无损视频压缩的参数估计的系统、方法和计算机程序产品
CN105430414A (zh) 一种帧间预测解码方法和装置
CN104426712A (zh) 一种流量统计方法、装置及网络设备
CN103888761A (zh) 一种增强图像质量的解码器
CN106817583A (zh) 一种hevc sao计算方法和装置
CN215835411U (zh) 一种can转4g物联网模块设备
TWI463876B (zh) 影像壓縮方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee after: Ruixin Microelectronics Co., Ltd

Address before: 350003 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China

Patentee before: Fuzhou Rockchips Electronics Co.,Ltd.