CN105453053B - 存储器系统 - Google Patents

存储器系统 Download PDF

Info

Publication number
CN105453053B
CN105453053B CN201380078743.4A CN201380078743A CN105453053B CN 105453053 B CN105453053 B CN 105453053B CN 201380078743 A CN201380078743 A CN 201380078743A CN 105453053 B CN105453053 B CN 105453053B
Authority
CN
China
Prior art keywords
reading
storage
threshold voltage
memory
page
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201380078743.4A
Other languages
English (en)
Other versions
CN105453053A (zh
Inventor
李炯坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Empire Technology Development LLC
Original Assignee
Empire Technology Development LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Empire Technology Development LLC filed Critical Empire Technology Development LLC
Publication of CN105453053A publication Critical patent/CN105453053A/zh
Application granted granted Critical
Publication of CN105453053B publication Critical patent/CN105453053B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0608—Saving storage space on storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

一般地描述了用于存储器系统的技术，该存储器系统可以是固态驱动器。该存储器系统可以包括存储器块，其中每个存储器块可以具有多个存储器页，并且每个存储器页可以具有多个存储器单元。存储器单元可以具有多个编程状态。在各个示例中，控制存储器系统的方法可以包括：确定待分析的一个或多个存储器页；识别与待分析的存储器页相关联的每个存储器单元的读阈值电压；对识别的读阈值电压执行统计分析；以及至少部分地基于统计分析来确定读阈值电压的分布。

Description

存储器系统
技术领域
本公开内容涉及存储器系统。
背景技术
除非在此处进行说明，否则此处所描述的材料不是本申请权利要求的现有技术并且不因包含在该部分中而承认是现有技术。
固态驱动器(SSD)通常可描述为使用集成电路组件的数据存储设备。虽然早期的SSD使用诸如动态随机存取存储器(DRAM)的易失性存储器，但是现在SSD越来越多地使用非易失性NAND闪存，因为与DRAM相比非易失性NAND闪存具有较低的成本。
多级单元(MLC)通常可以描述为能够存储多于单比特信息的存储器元件。示例的MLC NAND闪存在每个单元中具有多个电压电平/状态而允许使用与单级单元(SLC)NAND闪存一样数量的晶体管来存储多个比特。例如，在每个单元能够存储两比特信息的MLC NAND闪存中，四个电压电平/状态(例如，V0代表“00”，V1代表“01”，V2代表“11”，V3代表“10”)用于存储所需的数据。
发明内容
本文描述的技术一般地涉及存储器系统中的控制。
本文描述的各个示例性的存储器系统可以包括存储器块。每个存储器块可以具有存储器页，并且每个存储器页可以具有存储器单元。在一些示例中，控制存储器系统的方法可以包括：确定要分析的一个或多个存储器页；识别与待分析的存储器页相关联的每个存储器单元的读阈值电压；对识别的读阈值电压执行统计分析；以及至少部分地基于所述统计分析来确定所述读阈值电压的分布。
在一些示例中，描述了控制存储器系统的方法。示例的方法可以包括：无效存储器系统的每个选定存储器块的每个存储器页；识别与每个选定存储器块的每个存储器页的每个存储器单元相关联的读阈值电压；将每个存储器单元的识别的读阈值电压存储在存储器系统的预定存储器部分中；擦除每个选定存储器块；以及确定与存储器系统相关联的读阈值电压的分布。
在各个示例中，存储器系统可以包括与存储器系统相关联的多个存储器块以及与所述多个存储器块耦合的存储器控制器。存储器控制器可以被配置为识别待擦除的一个或多个存储器块；识别每个识别的存储器块的每个存储器页的每个存储器单元的读阈值电压；对识别的读阈值电压执行统计分析以确定读阈值电压的分布；以及至少部分地基于所确定的读阈值电压的分布来对存储在多个存储器块中的数据进行解码。
前面的概述仅仅是示例性的，而不意在以任何方式进行限制。通过参考附图以及下面的详细说明，除了上文所描述的示例性的方案、实施例和特征之外，另外的方案、实施例和特征将变得清晰可见。
附图说明
通过下面结合附图给出的详细说明和随附的权利要求，本公开的前述特征以及其它特征将变得更加清晰。应理解的是，这些附图仅描绘了依照本公开的多个实施例，因此，不应视为对本发明范围的限制，将通过利用附图结合附加的具体描述和细节对本公开进行说明，在附图中：
图1示意性地示出了例示的示例存储器系统的框图；
图2A-2C示意性地示出了与存储器系统相关联的读阈值电压的例示的示例分布；
图3示意性地示出了例示的示例存储器控制器的框图；
图4示意性地示出了用于控制存储器系统的方法的示例流程图；以及
图5示意性地示出了用于控制存储器系统的方法的另一示例流程图，
所有均依照本文所描述的至少一些实施例来布置。
具体实施方式
在下面的详细说明中，将参考附图，附图构成了详细说明的一部分。在附图中，除非上下文指出，否则相似的符号通常表示相似的部件。在详细说明、附图和权利要求中所描述的示例性实施例不意在限制。可以使用其它实施例，并且可以做出其它改变，而不偏离本文呈现的主题的精神或范围。将易于理解的是，如本文大致描述且如图中所图示的，本公开的方案能够以各种不同配置来布置、替代、组合、分离和设计，所有这些都在本文中明确地构思出。
本公开大体尤其涉及与包括存储器阵列的存储器系统的控制有关的方法、装置、系统、设备和/或计算机程序产品。
简言之，一般地描述了用于可以为固态驱动器的存储器系统的技术。该存储器系统可以包括多个存储器块，其中每个存储器块可以具有多个存储器页，每个存储器页可以具有多个存储器单元。存储器单元可以具有多个编程状态。
在各个示例中，存储器系统可被配置为通过将数据写入或编程到一个或多个存储器单元中来存储数据。例如，存储器控制器可被配置为将数据转换成模拟存储值，并且将模拟存储值写入一个或多个存储器单元。当从存储器单元取回数据时，存储器控制器可被配置为基于存储器单元的读阈值电压将模拟存储值转换成数字量。存储器单元的读阈值电压可适于将多个编程状态彼此区分。读阈值电压可受多种因素影响。示例的因素可以包括存储器单元的磨损、存储器系统的功率状况、读/写干扰(例如，由于相邻单元或页中的读和写活动而导致的错误)，等等。
在一些实施例中，存储器控制器可被配置为动态地改变读阈值电压。在一些示例的实施例中，存储器控制器可适于识别待擦除的每个存储器块的每个存储器页的每个存储器单元的读阈值电压，并且还适于对识别的读阈值电压执行统计分析以确定读阈值电压的分布。然后，存储器控制器可被配置为至少部分地基于所确定的读阈值电压的分布来对存储在存储器块中的数据解码。
图1示意性地示出了依照本文所描述的至少一些实施例布置的例示的示例存储器系统100的框图。
如图所示，存储器系统100可以包括存储器阵列110、读/写(R/W)单元120和存储器控制器130。主机设备140可以被动态地配置为与存储器控制器130交互以经由R/W单元120将数据存储在存储器阵列110中和/或从存储器阵列110取回数据。虽然图示为离散的组件，在公开主题的范围内构思的同时，各组件可以分成额外的组件，组合成较少的组件，或者去除。
存储器阵列110可以被组织为多个存储器块，每个存储器块可以被组织为多个存储器页，每个存储器页可以被组织为多个存储器单元。每个存储器页中的存储器单元可以基本同时进行读操作和写操作(例如，同时的读/写操作或者重叠的读/写操作)。而且，每个存储器块中的存储器单元可以基本同时进行擦除操作(例如，同时的擦除操作，或者时间上重叠的擦除操作)。通过示例而不限制的方式，在存储器系统100是2千兆比特NAND闪速存储器设备的情况下，存储器系统100可以具有2048个存储器块，每个存储器块有64个存储器页，每个存储器页可以有2112个比特，由2048字节的数据区域和64字节的备用区域构成，备用区域可用于错误纠正、磨损均衡(wear-leveling)以及其他软件开销功能。
R/W单元120可被配置为充当存储器阵列110与存储器控制器130之间的接口，用于辅助写操作和/或读操作。在一些示例的写操作中，R/W单元120可被配置为从存储器控制器130接收编码的数字量，将数字量转换成模拟量，并且通过对存储器单元的栅极施加对应的电压电平来将模拟量写入存储器阵列110的至少一个存储器单元中。在一些示例的读操作中，R/W单元120可被配置为从存储器阵列110的存储器单元中读出模拟量，取得模拟量的数字样本，并且将数字样本发送到存储器控制器130，使得存储器控制器130可以基于预定的读阈值电压对数字样本进行解码。
存储器控制器130可被配置为管理和/或控制存储器系统100的操作。本领域普通技术人员将理解，存储器控制器130的各功能和/或操作可以通过各种各样的硬件、软件、固件或实际上它们的任意组合来单独地和/或统一地实现。
在一些实施例中，存储器控制器130可被配置为与主机设备140配合地管理和/或控制存储器系统100的读操作和写操作。也即，存储器控制器130可以被配置为从主机设备140接收待存储数据，和/或将从存储器系统100取回的数据发送到主机设备140。
在一些实施例中，存储器控制器130可被配置为对要写入存储器阵列110的数据进行编码，和/或对经由R/W单元120从存储器阵列110接收到的数字样本进行解码。存储器控制器130还可以被配置为管理和/或控制每个存储器块的擦除和/或每个存储器页的无效。
在一些实施例中，存储器控制器130可被配置为动态地改变用于对数字样本进行解码的读阈值电压。在一些实施例中，存储器控制器130可被配置为确定待分析的一个或多个存储器页，识别每个存储器页的每个存储器单元的读阈值电压，并且对识别的读阈值电压进行统计分析以确定读阈值电压的分布。然后，存储器控制器130可被配置为至少部分地基于所确定的读阈值电压的分布来执行解码操作。
在一些实施例中，存储器控制器130可被配置为以预定时间间隔识别待分析的每个存储器页。在一些其他实施例中，存储器控制器130可被配置为在每个存储器页无效之后识别待分析的每个存储器页。在另外的一些实施例中，存储器控制器130可被配置为当包括存储器页的存储器块待被擦除时识别对应的待分析的每个存储器页。在一些又另外的实施例中，存储器控制器130可被配置为在预定访问次数之后识别待分析的每个存储器页。
通过示例而不是限制的方式，可以假设主机设备140将指令发送到存储器控制器130。指令可以指示删除存储在由页1至N构成的一个存储器块即块Q的页K中的数据。当存储器控制器130接收到删除存储在页K中的数据的指令时，页K可以由存储器控制器130来无效，而页1至(K-1)和(K+1)至N中的每个可以活跃，直到存储器控制器130接收到删除对应存储器页的其他指令。块Q的活跃页仍可被访问，直到块Q的全部页(即，页1至N)被无效。然后，当块Q的全部页被无效时，存储器控制器130可以识别页1至N的相应读计数。然后，存储器控制器130可以计算页1至N的相应的读干扰计数。页K的读干扰计数可定义如下：
然后，存储器控制器130可以识别页1至N中的每个的每个存储器单元的读阈值电压，并且关于读干扰计数对所识别的读阈值电压执行统计分析，以确定读阈值电压的分布。通过示例而不是限制的方式，存储器控制器130可以被配置为确定分布模型和分布模型的至少一个关联参数。
在图2A-2C中示出了统计分析的示例结果。在图2A-2C所示的示例实施例中，假设存储器阵列110的存储器单元的参考电压为0V、1V、2V和3V。在图2A-2C中的每一个中，水平轴指示以伏特(V)计的电压，曲线图指示读阈值电压的分布。
通过示例而不是限制的方式，对于具有值低于100的读干扰计数的页，存储器控制器130可将读阈值电压的分布评估为正态分布，如图2A所示。分布f1(μ,σ)(x)可以表达如下：
其中μ(均值)对应于相应的参考电压(即，0V、1V、2V和3V)，σ(标准偏差)对应于0.2V。
通过示例而不是限制的方式，对于具有值在100与10,000之间的范围内的读干扰计数的页，存储器控制器130可以将读阈值电压的分布评估为如图2B所示的Gumbel分布。分布f2(μ,σ)(x)可以表达如下：
其中μ对应于相应的参考电压(即，0V、1V、2V和3V)，σ对应于0.1V。
通过示例而不是限制的方式，对于具有值大于10,000的读干扰计数的页，存储器控制器130可以也将读阈值电压的分布评估为如图2C所示的Gumbel分布。在该情况下，μ对应于比相应的参考电压高0.05V(即，0.05V、1.05V、2.05V和3.05V)的电压，σ对应于0.1V。如图所示，随着读干扰计数增加，读阈值电压的分布可以变成非对称的。
虽然读阈值电压的分布被图示为图2B-2C的Gumbel分布，但是本领域技术人员将认识到，任何类型的非对称分布可用来描绘读阈值电压的分布。
返回参考图1，在一些实施例中，存储器系统100可被配置为将每个存储器单元的识别的读阈值电压和为包括对应存储器单元的存储器页计算的读干扰计数，和/或所确定的读阈值电压的分布，存储在存储器系统100的预定的存储器部分中。通过示例而不是限制的方式，存储器系统100的预定的存储器部分可以是存储器块的包括对应存储器单元的部分，存储器块的不同于包括对应存储器单元的存储器块的部分、或可以可选地并入存储器系统100的随机存取存储器(未示出)，取决于所期望的实现方式。
在一些实施例中，存储器控制器130可被配置为至少部分地基于所确定的读阈值电压的分布来对写在存储器阵列100的至少一个存储器页上的数据解码。通过示例而不是限制的方式，可以假设主机设备140向存储器控制器130发送取回存储在同样由N页构成的块R的页J的存储器单元中的数据的指令。在该情况下，存储器控制器130可被配置为计算页J的目标读干扰计数如下：
也即，存储器控制器130可被配置为通过计算块R中除页J之外的所有其他页的读计数和来计算块R的页J的目标读干扰计数。
然后，存储器控制器130可以确定可与目标读干扰计数相关联的读阈值电压的目标分布。
通过示例而不是限制的方式，当存储器控制器130计算页J的目标读干扰计数为50时，存储器控制器130可以确定读阈值电压的目标分布为f1(μ,σ)(x)，其中μ＝0V,1V,2V或3V,且σ＝0.2V，如图2A所示。在该情况下，存储器控制器130可以利用读阈值电压的目标分布f1(μ,σ)(x)对写在页J的存储器单元上的数据进行解码，其中μ＝0V,1V,2V或3V,且σ＝0.2V。例如，当使用硬判决硬判决错误纠正码(ECC)解码方案时，存储器控制器130可以对写在页J的存储器单元上的数据进行解码，如下表1所示。
读阈值电压 解码结果
～0.5V 对应于0V的数据
0.5V～1.5V 对应于1V的数据
1.5V～2.5V 对应于2V的数据
2.5V～ 对应于3V的数据
表1
上表1中的左栏中指示的值0.5V、1.5V和2.5V可以分别被确定为满足f1(μ＝0,σ＝0.2)(x)＝f1(μ＝1,σ＝0.2)(x),f1(μ＝1,σ＝0.2)(x)＝f1(μ＝2,σ＝0.2)(x),且f1(μ＝2,σ＝0.2)(x)＝f1(μ＝3,σ＝0.2)(x)的值。
通过另一示例而非限制的方式，当存储器控制器130计算页J的目标读干扰计数的值为5,000时，存储器控制器130可以确定读阈值电压的目标分布为f2(μ,σ)(x)，其中μ＝0V,1V,2V或3V,且σ＝0.1V，如图2B所示。在该情况下，存储器控制器130可以利用读阈值电压的目标分布f2(μ,σ)(x)对写在页J的存储器单元上的数据进行解码，其中μ＝0V,1V,2V或3V,且σ＝0.1V。例如，当使用硬判决ECC解码方案时，存储器控制器130可以对写在页J的存储器单元上的数据进行解码，如下表2所示。
读阈值电压 解码结果
～0.77V 对应于0V的数据
0.77V～1.77V 对应于1V的数据
1.77V～2.77V 对应于2V的数据
2.77V～ 对应于3V的数据
在上表2的左栏指示的值0.77V、1.77V和2.77V分别被确定为满足f2(μ＝0,σ＝0.1)(x)＝f2(μ＝1,σ＝0.1)(x),f2(μ＝1,σ＝0.1)(x)＝f2(μ＝2,σ＝0.1)(x),且f2(μ＝2,σ＝0.1)(x)＝f2(μ＝3,σ＝0.1)(x)的值。
通过又一示例而非限制的方式，当存储器控制器130计算页J的目标读干扰计数的值为20,000时，存储器控制器130可以确定读阈值电压的目标分布为f2(μ,σ)(x)，其中μ＝0.05V,1.05V,2.05V或3.05V,且σ＝0.1V，如图2C所示。在该情况下，存储器控制器130可以利用读阈值电压的目标分布f2(μ,σ)(x)对写在页J的存储器单元上的数据进行解码，其中μ＝0.05V,1.05V,2.05V或3.05V,且σ＝0.1V。例如，当使用软判决ECC解码方案时，存储器控制器130可以利用对数似然比(LLR)值对写在页J的存储器单元上的数据进行解码，计算如下：
其中，Vref指的是参考电压，Vthd指的是读阈值电压。
图3示意性地示出了依照本文描述的至少一些实施例布置的例示的示例存储器控制器130的框图。
如所描绘的，存储器控制器130可以包括接口单元310、处理器单元320、读计数器单元330和输入/输出(I/O)单元340。虽然图示为离散的组件，在公开的主题的范围内构思的同时，各组件可以分成额外的组件，组合成较少的组件，或者消除。本领域技术人员将理解，组件的各功能和/或操作可以通过各种各样的硬件、软件、固件或实际上它们的任意组合来单独地和/或统一地实现。
接口单元310可被配置为与R/W单元120通信。也即，接口单元310可以辅助处理器单元320与R/W单元120之间的数据传递。
处理器单元320可被配置为执行将数据存储在存储器阵列110中和/或从存储器阵列110取回数据的操作。在一些实施例中，处理器单元320可被配置为对待写入存储器阵列110的数据进行编码，和/或对可以经由R/W单元120和接口单元310从存储器阵列110接收到的数字样本进行解码。
在一些实施例中，处理器单元320还可以被配置为动态地改变用于对数字样本进行解码的读阈值电压。处理器单元320可以确定待分析的一个或多个存储器页，识别每个存储器页的每个存储器单元的读阈值电压，并且对识别的读阈值电压执行统计分析以确定读阈值电压的分布。
读计数器单元330可配置为识别存储器页的读计数。在一些实施例中，处理器单元320可以基于由读计数器单元330识别的读计数来计算相应的存储器页的相应的读干扰计数。然后，处理器单元320可以参考计算的读干扰计数来确定读阈值电压的分布。此外，在一些实施例中，处理器单元320还可以基于由读计数器单元330识别的读计数来计算目标读干扰计数，以确定读阈值电压的目标分布以用于对写在存储器阵列110的给定存储器页上的数据进行解码。
I/O单元340可被配置为辅助与主机设备140通信。在一些实施例中，I/O单元340可以被配置为从主机设备140接收待存储的数据，和/或将从存储器阵列110取回的数据发送到主机设备140。
因此，通过利用与读干扰计数相关联的读阈值电压的统计，可以在硬判决ECC解码中使用更精确的判决阈值，并且可以在软判决ECC解码中使用更精确的LLR值，从而可以提高ECC性能。而且，在诸如低密奇偶校验(LDPC)解码的迭代解码中，可以期望减少用于误差校正的迭代量，从而减少总功耗。而且，因为可以降低用于读干扰管理的在新的页中传递/写数据的频率，所以可以增强存储器系统的寿命期望。
图4示意性地示出了依照本文描述的至少一些实施例布置的用于控制存储器系统的方法400的示例的流程图。
方法400可以实现于存储器系统中，诸如存储器系统100包括存储器阵列110、R/W单元120和存储器控制器130，或者可以实现于诸如包括接口单元310、处理器单元320、读计数器单元330和I/O单元340的存储器控制器130的存储器控制器中。方法400可以包括如框410、420、430和/或440中的一个或多个所示的一个或多个操作、动作或功能。虽然图示为离散的块，但是各块可以分成额外的框、组合成较少的框，或者去除，取决于期望的实现方式。在一些另外的示例中，各个描述的框可以实现为并行处理，而不是顺序处理，或者实现为它们的组合。方法400可以开始于框410，“确定待分析的一个或多个存储器页”。
在框410中，存储器系统或存储器控制器可适于确定待分析的一个或多个存储器页。在一些实施例中，存储器系统或存储器控制器可以按预定时间间隔来识别待分析的每个存储器页。在一些其他实施例中，存储器系统或存储器控制器可以在每个存储器页被无效之后识别待分析的每个存储器页。在一些另外的其他实施例中，存储器系统或存储器控制器可以在包括存储器页的存储器块被擦除时识别对应的待分析的每个存储器页。在又有一些其他实施例中，存储器系统或存储器控制器可以在预定访问次数之后识别待分析的每个存储器页。框410之后可以是框420，“识别与待分析的存储器页相关联的每个存储器单元的读阈值电压”。
在框420中，存储器系统或存储器控制器可适于识别与待分析的存储器页相关联的每个存储器单元的读阈值电压。框420之后可以是框430，“对识别的读阈值电压执行统计分析”。
在框430中，存储器系统或存储器控制器可以适于对识别的读阈值电压执行统计分析。在一些实施例中，存储器系统或存储器控制器可以对于待分析的相应存储器页计算读干扰计数，并且对与读干扰计数相关联的识别的读阈值电压进行统计分析。框430之后可以是框440，“至少部分地基于统计分析来确定读阈值电压的分布”。
在框440中，存储器系统或存储器控制器可适于至少部分地基于统计分析来确定读阈值电压的分布(例如，分布模型和分布模型的至少一个关联参数)。在一些实施例中，读阈值电压的分布可以根据读干扰计数而变化。所确定的读阈值电压的分布可以用于对写在存储器系统的至少一个存储器页上的数据解码。
图5示意性地示出了依照本文描述的至少一些实施例布置的用于控制存储器系统的方法500的另一示例流程图。
方法500可以实现在存储器系统中，诸如包括存储器阵列110、R/W单元120和存储器控制器130的存储器系统100，或者可以实现在诸如包括接口单元310、处理器单元320、读计数器单元330和I/O单元340的存储器控制器130的存储器控制器中。方法500可以包括如框510、520、530、540和/或550中的一个或多个所示的一个或多个操作、动作或功能。虽然图示为离散的块，但是各块可以分成额外的框、组合成较少的框，或者去除，取决于期望的实现方式。在一些另外的示例中，各个描述的框可以实现为并行处理，而不是顺序处理，或者实现为它们的组合。方法500可以开始于框510，“无效存储器系统的每个选定存储器块的每个存储器页”。
在框510中，存储器系统或存储器控制器可适于无效存储器系统的每个选定存储器块的每个存储器页。框510之后可以是框520，“识别与每个存储器块的每个存储器页的每个存储器单元相关联的读阈值电压”。
在框520中，存储器系统或存储器控制器可适于识别与每个选定存储器块的每个存储器页的每个存储器单元相关联的读阈值电压。框520之后可以是框530，“将每个存储器单元的识别的读阈值电压存储在存储器系统的预定存储器部分中”。
在框530中，存储器系统或存储器控制器可适于将每个存储器单元的识别的读阈值电压存储在存储器系统的预定存储器部分中。通过示例而非限制的方式，存储器系统的预定存储器部分可以是存储器块的包括对应存储器单元的部分、存储器块的不同于包括对应存储器单元的存储器块的部分、或可以可选地并入存储器系统中的随机存取存储器，取决于期望的实现方式。框530之后是框540，“擦除每个选定的存储器块”。
在框540中，存储器系统或存储器控制器可以适于擦除每个选定的存储器块。框540之后可以是框550，“确定与存储器系统相关联的读阈值电压的分布”。
在框550中，存储器系统或存储器控制器可以适于确定与存储器系统相关联的读阈值电压的分布，其可用于对写在存储器系统的至少一个存储器页上的数据解码。在一些实施例中，存储器系统或存储器控制器可以对于每个选定存储器块的每个存储器页计算读干扰计数，并且对与读干扰计数相关联的识别的读阈值电压进行统计分析。
本领域技术人员将意识到，对于本文公开的这些方法以及其他方法，在方法中执行的功能可以按不同的顺序来实现。此外，所概括的步骤和操作仅作为示例而提供，一些步骤和操作可以是任选的，组合成较少的步骤和操作，或者扩展成额外的步骤和操作，而不偏离公开的实施例的实质。
本公开不受在本申请中所描述的特定实施例限制，这些特定实施例意在为各个方案的示例。本领域技术人员显而易见的是，能够进行各种改进和变型，而不偏离其精神和范围。根据前面的说明，除了本文列举的那些之外，在本公开范围内的功能上等同的方法和装置对于本领域技术人员而言将是显而易见的。旨在这些改进方案和变型例落在随附权利要求书的范围内。连同这些权利要求书所给予权利的等同方案的整个范围内，本公开仅受随附权利要求书限制。将理解的是，本公开不限于特定的方法、试剂、化合物组成或生物系统，当然这些可以变化。还应理解的是，本文所使用的术语仅是为了描述特定实施例的目的，而不意在限制
本文所描述的主题有时说明了包含在不同的其它部件内的不同部件或与不同的其它部件连接的不同部件。应理解的是，这些所描绘的体系结构仅是示例性的，并且实际上可以实施实现相同功能的许多其它体系结构。在概念意义上，实现相同功能的任何部件的布置有效地“关联”，使得实现期望功能。因此，在此处组合以实现特定功能的任何两个部件可视为彼此“关联”，使得实现期望功能，无论体系结构或中间部件如何。同样，任意两个如此关联的部件还可视为彼此“可操作地连接”、或“可操作地耦合”以实现期望的功能，并且能够如此关联的任意两个部件还可视为彼此“能够可操作地耦合”以实现期望功能。能够可操作耦合的具体示例包括但不限于能够物理上可配合和/或物理交互的部件和/或能够无线交互和/或无线交互的部件和/或逻辑上交互和/或能够逻辑上交互的部件。
关于本文中基本上任何复数和/或单数术语的使用，本领域技术人员能够根据上下文和/或应用适当地从复数变换成单数和/或从单数变换成复数。为了清晰的目的，本文中明确地阐明了各单数/复数的置换。
本领域技术人员将理解，一般地，本文所使用的术语，尤其是随附权利要求(例如，随附权利要求的主体)中所使用的术语，通常意在为“开放式”术语(例如，术语“包括”应当解释为“包括但不限于”，术语“具有”应解释为“至少具有”，术语“包括”应解释为“包括但不限于”，等等)。本领域技术人员还理解，如果意图表达引导性权利要求记述项的具体数量，该意图将明确地记述在权利要求中，并且在不存在这种记述的情况下，不存在这样的意图。例如，为辅助理解，下面的随附权利要求可能包含了引导性短语“至少一个”和“一个或多个”的使用以引导权利要求记述项。然而，这种短语的使用不应解释为暗示不定冠词“一”或“一个”引导权利要求记述项将包含该所引导的权利要求记述项的任何特定权利要求局限于仅包含一个该记述项的实施例，即使当同一权利要求包括了引导性短语“一个或多个”或“至少一个”以及诸如不定冠词“一”或“一个”的(例如，“一”和/或“一个”应当解释为表示“至少一个”或“一个或多个”)；这同样适用于对于用于引导权利要求记述项的定冠词的使用。另外，即使明确地记述了被引导的权利要求记述项的具体数量，本领域技术人员将理解到这些记述项应当解释为至少表示所记述的数量(例如，没有其它修饰语的裸记述“两个记述项”表示至少两个记述项或两个以上的记述项)。此外，在使用类似于“A、B和C等中的至少一个”的惯用法的那些实例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B和C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。在使用类似于“A、B或C等中的至少一个”的惯用法的那些实例中，通常这样的构造旨在表达本领域技术人员理解该惯用法的含义(例如，“具有A、B或C中的至少一个的系统”将包括但不限于仅具有A、仅具有B、仅具有C、具有A和B、具有A和C、具有B和C、和/或具有A、B和C等等的系统)。本领域技术人员将进一步理解，呈现两个以上可选项的几乎任何分离词和/或短语，无论是在说明书、权利要求或附图中，都应理解为设想包括一项、任一项或两项的可能性。例如，术语“A或B”将理解为包括“A”或“B”或“A和B”的可能性。
另外，在根据马库什组(Markush group)描述本公开的特征或方案的情况下，本领域技术人员将理解的是本公开也因此以马库什组的任何独立成员或成员的子组来描述。
本领域技术人员将理解的是，为了任何以及全部的目的，诸如在提供所撰写的说明书方面，本文所公开的全部范围也涵盖了任何和全部的可能的子范围及其子范围的组合。能够容易地认识到任何所列范围都充分地描述了同一范围并且使同一范围分解成至少均等的一半、三分之一、四分之一、五分之一、十分之一等等。作为非限制示例，本文所论述的每个范围能够容易地分解成下三分之一、中三分之一和上三分之一，等等。本领域技术人员还将理解的是，诸如“多达”、“至少”等所有的语言包括所记述的数量并且是指如上文所论述的随后能够分解成子范围的范围。最后，本领域技术人员将理解的是，范围包括每个独立的成员。因此，例如，具有1-3个单元的组是指具有1个、2个或3个单元的组。类似地，具有1-5个单元的组是指具有1个、2个、3个、4个、或5个单元的组，等等。
通过前面的论述，将理解到本文已经为了示例的目的描述了本公开的各实施例，并且可以在不偏离本公开的范围和精神的情况下进行各种改进。因此，本文所公开的各个实施例不意在限制，真正的范围和精神是通过随附的权利要求表示的。

Claims (24)

1.一种控制存储器系统的方法，所述存储器系统包括存储器块，其中每个存储器块具有存储器页，并且每个存储器页具有存储器单元，所述控制存储器系统的方法包括：
确定待分析的一个或多个存储器页；
识别与待分析的存储器页相关联的每个存储器单元的读阈值电压；
对于所确定的一个或多个存储器页中的相应一个，计算读干扰计数，其中所识别的读阈值电压与所述读干扰计数相关联；
对与所述读干扰计数相关联的所识别的读阈值电压执行统计分析；以及
至少部分地基于所述统计分析来确定与所述读干扰计数相关联的所识别的读阈值电压的分布。
2.如权利要求1所述的方法，其中所述确定待分析的一个或多个存储器页包括，以预定时间间隔来识别待分析的每个存储器页。
3.如权利要求1所述的方法，其中所述确定待分析的一个或多个存储器页包括，在每个存储器页无效后识别待分析的每个存储器页。
4.如权利要求1所述的方法，其中所述确定待分析的一个或多个存储器页包括，当包含所述存储器页的所述存储器块要被擦除时，识别待分析的每个存储器页。
5.如权利要求1所述的方法，其中所述确定待分析的一个或多个存储器页包括，在预定访问次数之后，识别待分析的每个存储器页。
6.如权利要求1所述的方法，进一步包括：
至少部分地基于所确定的读阈值电压的分布来对写到所述存储器系统的至少一个存储器页上的数据进行解码。
7.如权利要求1所述的方法，其中所述确定所述读阈值电压的分布包括，确定分布模型以及所述分布模型的至少一个关联参数。
8.如权利要求1所述的方法，进一步包括：
对于所确定的一个或多个存储器页中的相应一个，将读干扰计数计算为与包括所述相应一个存储器页的存储器块相关联的其它存储器页的读计数总和，
其中执行统计分析包括对与所述读干扰计数相关联的所述识别的读阈值电压进行统计分析，以及
其中确定所述读阈值电压的分布包括评估与所述读干扰计数相关联的所述读阈值电压的分布。
9.如权利要求8所述的方法，进一步包括：
读取写在所述存储器系统的一个所述存储器页上的数据；
对于写入了所述数据的所述存储器页，将目标读干扰计数计算为与包括写入了所述数据的所述存储器页的所述存储器块相关联的其它存储器页的读计数总和；
至少部分地基于所述评估来确定与所述目标读干扰计数相关联的所述读阈值电压的目标分布；以及
至少部分地基于所确定的目标分布来对所述数据解码。
10.如权利要求8所述的方法，其中确定所述读阈值电压的分布包括，根据所述读干扰计数来改变所述读阈值电压的分布。
11.如权利要求10所述的方法，其中改变所述读阈值电压的分布包括，随着所述读干扰计数增加将所述读阈值电压的分布修改为非对称。
12.一种控制存储器系统的方法，所述存储器系统包括存储器块，其中每个存储器块具有存储器页，并且每个存储器页具有存储器单元，所述控制存储器系统的方法包括：
无效所述存储器系统的每个选定存储器块的每个存储器页；
识别与每个选定存储器块的每个存储器页的每个存储器单元相关联的读阈值电压；
将每个存储器单元的所识别的读阈值电压存储在所述存储器系统的预定存储器部分中；
擦除每个选定存储器块；以及
确定与所述存储器系统相关联的所述读阈值电压的分布。
13.如权利要求12所述的方法，进一步包括：
至少部分地基于所确定的读阈值电压的分布来对写在所述存储器系统的至少一个存储器页上的数据进行解码。
14.如权利要求12所述的方法，其中确定所述读阈值电压的分布包括，确定分布模型以及所述分布模型的至少一个关联参数。
15.如权利要求12所述的方法，其中将每个存储器单元的所述识别的读阈值电压存储在所述存储器系统的预定存储器部分中包括，将每个存储器单元的所述识别的读阈值电压存储在所述存储器系统中的随机存取存储器中。
16.如权利要求12所述的方法，进一步包括：
在擦除每个选定存储器块之前，对于每个选定存储器块的每个存储器页将读干扰计数计算为每个选定存储器块的其它存储器页的读计数总和。
17.如权利要求16所述的方法，进一步包括：
将每个存储器单元的所述识别的读阈值电压与对于包括每个存储器单元的存储器页计算的所述读干扰计数相关联，
其中所述存储包括将每个存储器单元的所述识别的读阈值电压连同关联的读干扰计数一起存储。
18.如权利要求17所述的方法，进一步包括：
至少部分地基于所述识别的读阈值电压与所述读干扰计数之间的关联对写在一个所述存储器页上的数据进行解码。
19.如权利要求18所述的方法，其中所述解码包括：
对于写入了所述数据的所述存储器页，将目标读干扰计数计算为包括写入了所述数据的所述存储器页的所述存储器块的其它存储器页的读计数总和；
确定与所述目标读干扰计数相关联的所述读阈值电压的目标分布；以及
至少部分地基于所确定的目标分布来对所述数据进行解码。
20.如权利要求17所述的方法，其中确定所述读阈值电压的分布包括，确定分布模型和所述分布模型的至少一个关联参数，并且所述关联包括根据所述读干扰计数来改变所述分布模型和所述至少一个关联参数。
21.如权利要求20所述的方法，其中改变所述分布模型包括，随着所述读干扰计数增加将所述分布模型修改为非对称。
22.一种存储器系统，包括：
与所述存储器系统相关联的多个存储器块，其中每个存储器块包括存储器页，并且每个存储器页包括存储器单元；以及
存储器控制器，其与所述多个存储器块耦合，其中所述存储器控制器被配置为：
识别待擦除的一个或多个存储器块；
识别每个识别的存储器块的每个存储器页的每个存储器单元的读阈值电压；
对于每个识别的存储器块的每个存储器页，计算读干扰计数，其中所识别的读阈值电压与所述读干扰计数相关联；
对与所述读干扰计数相关联的所识别的读阈值电压执行统计分析以确定读阈值电压的分布；以及
至少部分地基于所确定的读阈值电压的分布来对存储在所述多个存储器块中的数据进行解码。
23.如权利要求22所述的存储器系统，其中所述存储器控制器被进一步配置为：
对于每个识别的存储器块的每个存储器页，将读干扰计数计算为包括每个存储器页的所述存储器块的其它存储器页的读计数总和；
对与所述读干扰计数相关联的所述识别的读阈值电压进行统计分析；以及
评估与所述读干扰计数相关联的所述读阈值电压的分布。
24.如权利要求22所述的存储器系统，其中所述存储器系统包括固态驱动器。
CN201380078743.4A 2013-08-13 2013-08-13 存储器系统 Expired - Fee Related CN105453053B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2013/054672 WO2015023259A1 (en) 2013-08-13 2013-08-13 Memory systems

Publications (2)

Publication Number Publication Date
CN105453053A CN105453053A (zh) 2016-03-30
CN105453053B true CN105453053B (zh) 2018-10-09

Family

ID=52468527

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380078743.4A Expired - Fee Related CN105453053B (zh) 2013-08-13 2013-08-13 存储器系统

Country Status (4)

Country Link
US (1) US9747993B2 (zh)
CN (1) CN105453053B (zh)
TW (1) TWI550401B (zh)
WO (1) WO2015023259A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728278B2 (en) * 2014-10-24 2017-08-08 Micron Technology, Inc. Threshold voltage margin analysis
US10474366B2 (en) * 2016-12-28 2019-11-12 Sandisk Technologies Llc Non-volatile storage system with in-drive data analytics
US10347344B2 (en) 2017-08-29 2019-07-09 Micron Technology, Inc. Read voltage calibration based on host IO operations
US10140042B1 (en) 2017-09-13 2018-11-27 Toshiba Memory Corporation Deterministic read disturb counter-based data checking for NAND flash
CN109710173B (zh) * 2017-10-26 2021-12-03 旺宏电子股份有限公司 存储器装置及应用于其上的数据管理方法
KR102617350B1 (ko) 2018-03-14 2023-12-26 삼성전자주식회사 메모리 컨트롤러, 그것의 동작 방법 및 그것을 포함하는 저장 장치
TWI780967B (zh) * 2021-10-28 2022-10-11 旺宏電子股份有限公司 記憶體裝置及記憶體操作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290802A (zh) * 2007-03-29 2008-10-22 弗拉什西利康股份有限公司 自适应和自校准的多级非易失性存储器
CN101715595A (zh) * 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3974778B2 (ja) 2001-12-26 2007-09-12 シャープ株式会社 不揮発性半導体メモリ装置およびそのデータ消去方法
US7372731B2 (en) * 2003-06-17 2008-05-13 Sandisk Il Ltd. Flash memories with adaptive reference voltages
US7706182B2 (en) 2006-12-03 2010-04-27 Anobit Technologies Ltd. Adaptive programming of analog memory cells using statistical characteristics
JP2008287404A (ja) 2007-05-16 2008-11-27 Hitachi Ltd 読み出しによる非アクセスメモリセルのデータ破壊を検出及び回復する装置、及びその方法
TWI375953B (en) 2008-02-21 2012-11-01 Phison Electronics Corp Data reading method for flash memory, controller and system therof
TWI375962B (en) 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
US8159881B2 (en) 2009-06-03 2012-04-17 Marvell World Trade Ltd. Reference voltage optimization for flash memory
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
US8402217B2 (en) 2009-09-15 2013-03-19 Marvell International Ltd. Implementing RAID in solid state memory
US8724387B2 (en) * 2009-10-22 2014-05-13 Densbits Technologies Ltd. Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages
US8607124B2 (en) * 2009-12-24 2013-12-10 Densbits Technologies Ltd. System and method for setting a flash memory cell read threshold
US8775868B2 (en) 2010-09-28 2014-07-08 Pure Storage, Inc. Adaptive RAID for an SSD environment
KR20120064462A (ko) 2010-12-09 2012-06-19 삼성전자주식회사 메모리 컨트롤러, 이의 오류정정 방법, 및 이를 포함하는 메모리 시스템
US8681547B2 (en) * 2011-08-23 2014-03-25 Micron Technology, Inc. Memory cell coupling compensation
US20140136884A1 (en) * 2012-11-15 2014-05-15 Lsi Corporation Read disturb handling for non-volatile solid state media
US8930778B2 (en) * 2012-11-15 2015-01-06 Seagate Technology Llc Read disturb effect determination
US9122588B1 (en) * 2013-03-15 2015-09-01 Virident Systems Inc. Managing asymmetric memory system as a cache device
US10073626B2 (en) * 2013-03-15 2018-09-11 Virident Systems, Llc Managing the write performance of an asymmetric memory system

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101715595A (zh) * 2007-03-12 2010-05-26 爱诺彼得技术有限责任公司 存储器单元读取阈的自适应估计
CN101290802A (zh) * 2007-03-29 2008-10-22 弗拉什西利康股份有限公司 自适应和自校准的多级非易失性存储器

Also Published As

Publication number Publication date
US9747993B2 (en) 2017-08-29
WO2015023259A1 (en) 2015-02-19
TWI550401B (zh) 2016-09-21
US20160211033A1 (en) 2016-07-21
TW201523248A (zh) 2015-06-16
CN105453053A (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
CN105453053B (zh) 存储器系统
CN105874540B (zh) 用于管理裸芯组的装置和方法
US10580514B2 (en) Periodically updating a log likelihood ratio (LLR) table in a flash memory controller
CN104731523B (zh) 非易失性分级存储系统中的协同管理的方法及其控制器
US20150179254A1 (en) Mitigating disturb effects for non-volatile memory
US8429501B2 (en) Memory storage device, memory controller thereof, and method thereof for generating log likelihood ratio
CN104272393A (zh) 为存储器的块调整编程步长的系统和方法
KR101981355B1 (ko) 메모리 시스템들을 위한 소프트 정보 생성
CN104756088B (zh) 用于非易失性存储器的灵活磨损管理
CN107179962A (zh) 用于自适应读取电平调节的系统和方法
CN102132350A (zh) 用于闪存存储器中的软解映射和单元间干扰减轻的方法和设备
CN107077427A (zh) 跨电源周期来跟踪对写入命令和解除映射命令的混合
Margaglia et al. The Devil Is in the Details: Implementing Flash Page Reuse with {WOM} Codes
CN109800180A (zh) 用于地址映射的方法和存储器系统
CN108958907A (zh) 用于数据存储系统的上下文感知动态命令调度
CN103918033A (zh) 向次序调制解码器提供包括硬位数据和软位数据的数据的方法和装置
US8732552B2 (en) Block management method, memory controller and memory storage device thereof
US10126970B2 (en) Paired metablocks in non-volatile storage device
CN109710177B (zh) 用于嵌入式系统的事件管理
CN110021326A (zh) 基于闪存的固态驱动器中的保持感知块映射
CN109428606A (zh) 具有ldpc解码器的存储器系统及其操作方法
CN102792381A (zh) 用于多电平存储器单元(mlc)快闪存储器的防数据破坏的保护
CN105718213B (zh) 改进在低队列深度工作负载中的混合随机性能的方法
CN106372011B (zh) 用于pcie ssd控制器的高性能主机队列监控器
WO2014110183A1 (en) Systems and methods to update reference voltages in response to data retention in non-volatile memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181009

Termination date: 20190813