CN105449832A - 一种ups均流控制系统 - Google Patents

Abstract

本发明涉及一种UPS均流控制系统，包括：上层均流控制装置，用于生成控制各个UPS模块的采样的采样信号和控制所述各个UPS模块的均流的开关管驱动信号；下层均流控制装置，用于基于所述采样信号采样所述各个UPS模块的采样电流以及基于所述开关管驱动信号控制所述各个UPS模块中的电流均流；所述上层均流控制装置基于所述采样电流生成所述开关管驱动信号。实施本发明的UPS均流控制系统，通过上层均流控制装置和设置在各个UPS模块的下层均流控制装置的双层均流控制体系，能够实时监控每个UPS模块的采样电流，从而解决多个UPS模块在满载和非满载情况下，特别是轻载或者是过载能况下的均流问题。

Description

一种UPS均流控制系统

技术领域

本发明涉及不间断电源(UninterruptiblePowerSystem,UPS)，更具体地说，涉及一种UPS均流控制系统。

背景技术

对于多模块UPS，每个模块中的开关管(IGBT或者MOSFET等)驱动信号都采用一个控制器输出。控制器可以选用由DSP或者FPGA等组成的嵌入式控制系统。当驱动信号到达每个开关管时，由于硬件驱动电路的差异，开关管内部结构的差异，功率电路中器件差异等因素，导致开关管的开关时间存在差异，最终导致各个模块的输入电流或者输出电流不一致，例如，当一台4模块的UPS带满载运行时，表现为并非每个模块带25％的载。过载运行时，由于模块的带载大大超过了设计范围，最终结果会导致模块过热炸机。

针对上述技术问题，现有技术通常采用一个整流DSP、一个整流FPGA、一个逆变DSP和一个逆变FPGA组成的嵌入式控制系统实现均流。其具体的技术方案如下，整流DSP完成采样，算法控制，逻辑控制等功能，然后由整流DSP输出一路PWM信号，整流FPGA将这路信号分为多路，分别通向多个模块。在满载时，用电流测试系统分别观察多个模块的同一路信号。如果观察到的电流不一致，则通过监控或者外部设备，往整流FPGA中输入调节量调节相应驱动信号的占空比，从而调节各个模块的电流大小。

然而，上述技术方案的缺陷在于，无法解决各个模块在非满载情况下的均流以及机器长期运行导致器件性能改变所产生的不均流问题。在非满载情况下，如轻载或者是过载能况下，各个模块的电流不一定相等，尤其在过载运行时，模块本来就过载运行，如果模块不均流，就很有可能单个模块的带载超过了150％，这种情况很容易炸机。

发明内容

本发明要解决的技术问题在于，针对现有技术无法解决多个UPS模块在非满载情况下的均流问题的缺陷，提供一种UPS均流控制系统，不但能够解决多个UPS模块在满载情况下的均流问题，还能够解决多个UPS模块在非满载情况下，如轻载或者是过载能况下的均流问题。

本发明解决其技术问题所采用的技术方案是：构造一种UPS均流控制系统，包括：

上层均流控制装置，用于生成控制各个UPS模块的采样的采样信号和控制所述各个UPS模块的均流的开关管驱动信号；

下层均流控制装置，用于基于所述采样信号采样所述各个UPS模块的采样电流以及基于所述开关管驱动信号控制所述各个UPS模块中的电流均流；

所述上层均流控制装置基于所述采样电流生成所述开关管驱动信号。

在本发明所述的UPS均流控制系统中，所述上层均流控制装置包括：

采样控制模块，用于生成控制所述各个UPS模块的采样操作的采样操作信号；

采样同步控制模块，用于生成控制所述采样操作同步的采样同步信号；

均流计算模块，用于基于所述采样电流计算均流电流；

开关管驱动控制模块，用于基于所述均流电流和所述采样电流分别生成所述各个UPS模块的开关管驱动信号；

信号发送模块，用于将所述采样操作信号、采样同步信号和所述开关管驱动信号发送给所述下层均流控制装置。

在本发明所述的UPS均流控制系统中，所述上层均流控制装置包括：

均流顺序选择模块，用于基于用户设置确定发送所述开关管驱动信号的顺序从而选择所述各个UPS模块的均流顺序；

其中所述上层均流控制装置在所述各个UPS模块的每个UPS模块的均流结束之后，重新生成用于生成控制各个UPS模块的采样的采样信号和控制所述各个UPS模块的下一UPS模块均流的开关管驱动信号。

在本发明所述的UPS均流控制系统中，所述信号发送模块包括：

采样信号发送单元，分别与所述采样控制模块、所述采样同步控制模块以及所述下层均流控制装置通信以将所述采样操作信号、所述采样同步信号发送给所述下层均流控制装置；

均流信号发送单元，分别与所述开关管驱动控制模块和所述下层均流控制装置通信以将所述开关管驱动信号发送给所述下层均流控制装置。

在本发明所述的UPS均流控制系统中，所述下层均流控制装置包括：

采样模块，用于基于所述采样信号采样所述各个UPS模块中的采样电流；

采样同步模块，用于基于所述采样同步信号控制所述采样模块同步采样；

均流模块，用于基于所述开关管驱动信号计算所述各个UPS模块中的开关管的开关微调量；

开关管驱动模块，基于所述开关微调量控制所述开关管的开关时间，从而调节所述各个UPS模块中的电流大小。

在本发明所述的UPS均流控制系统中，所述开关微调量包括多个比特位，其中包括至少一个表示微调方向的方向比特位和至少一个表示微调数值的数值比特位。

在本发明所述的UPS均流控制系统中，所述下层均流控制装置包括：

存储模块，用于存储所述开关微调量以在下次均流时作基础微调量。

在本发明所述的UPS均流控制系统中，所述开关管驱动模块进一步用于基于所述基础微调量和所述开关微调量控制所述开关管的开关时间，从而调节所述各个UPS模块中的电流大小。

在本发明所述的UPS均流控制系统中，所述采样控制模块、所述采样同步控制模块和所述均流计算模块设置在第一DSP中，所述开关管驱动控制模块和所述信号发送模块设置在第一FPGA中。

在本发明所述的UPS均流控制系统中，所述采样模块和所述均流模块设置在第二DSP中，所述开关管驱动模块和所述采样同步模块设置在第二FPGA中。

实施本发明的UPS均流控制系统，通过上层均流控制装置和设置在各个UPS模块的下层均流控制装置的双层均流控制体系，能够实时监控每个UPS模块的采样电流，从而解决多个UPS模块在非满载情况下，如轻载或者是过载能况下的均流问题。更进一步地，通过采用比特位的方式，更加简便地实现了调节过程，提高了调节精度。再进一步地，通过预先存储上次均流的微调量，可以灵活改变微调参数，简化微调过程。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明UPS均流控制系统的第一实施例的原理框图；

图2是本发明UPS均流控制系统的第二实施例的原理框图；

图3是本发明UPS均流控制系统的基于第一开关微调量控制所述开关管的开关的流程示意图；

图4是本发明UPS均流控制系统的基于第二开关微调量控制所述开关管的开关的流程示意图；

图5是本发明UPS均流控制系统的第三实施例的原理框图；

图6是本发明UPS均流控制系统的第四实施例的原理示意图。

具体实施方式

图1是本发明UPS均流控制系统的第一实施例的原理框图。如图1所示，本发明的UPS均流控制系统，包括：上层均流控制装置100和第一-第N下层均流控制装置200。所述第一-第N下层均流控制装置分别对应第一-第NUPS模块300。本领域技术人员知悉，本发明的所述UPS均流控制系统可以分别包括至少两个下层均流控制装置200和UPS模块300，即N≥2。当然在本发明的某些实施例中，下层均流控制装置200和UPS模块300并非要一一对应，也有可能一个或数个下层均流控制装置200实现对一个或多个UP模块300的控制。

所述上层均流控制装置100用于生成控制所述第一-第NUPS模块300的采样的采样信号和控制所述第一-第NUPS模块300的均流的开关管驱动信号。所述第一-第N下层均流控制装置200可以分别设置在所述第一-第NUPS模块300中，也可以设置在所述第一-第NUPS模块300之外，而分别与之通信连接。每个下层均流控制装置200均与所述上层均流控制装置100通信连接，从而接收所述采样信号和所述开关管驱动信号。每个下层均流控制装置200分别基于所述采样信号采样与其对应或通信的UPS模块300中的采样电流，和基于所述开关管驱动信号控制与其对应或通信的UPS模块300中的电流均流。而上层均流控制装置100实时从所述每个下层均流控制装置200接收采样电流，并基于反馈的采样电流生成所述开关管驱动信号，从而实现监控每个UPS模块300的电流的实时监控，从而解决多个UPS模块在满载和非满载情况下，特别是轻载或者是过载能况下的均流问题。

本领域技术人员知悉，所述上层均流控制装置100和所述每个下层均流控制装置200可以分别采用至少一个DSP和至少一个FPGA构建。或者所述上层均流控制装置100和所述每个下层均流控制装置200可以分别采用微控制器构建。又或者，所述上层均流控制装置100和所述每个下层均流控制装置200可以分别采用至少一个DSP和至少一个CPLD构建。本领域技术人员进一步知悉，本领域技术人员可以根据本发明的教导，采用本发明中任何的电路、软硬件模块或单元构建所述上层均流控制装置100和所述每个下层均流控制装置200。

实施本发明的UPS均流控制系统，通过上层均流控制装置和设置在各个UPS模块的下层均流控制装置的双层均流控制体系，能够实时监控每个UPS模块的采样电流，从而解决多个UPS模块在满载和非满载情况下，特别是轻载或者是过载能况下的均流问题。

图2是本发明UPS均流控制系统的第二实施例的原理框图。在图2所示的UPS均流控制系统中，本发明的UPS均流控制系统包括：上层均流控制装置100和第一-第N下层均流控制装置200。为了简明起见，图2仅示出了一个下层均流控制装置200和一个UPS模块300。本领域技术人员知悉，所述上层均流控制装置100和所述每个下层均流控制装置200的构建方式、设置位置和方式可以参照图1的描述。

如图2所示，上层均流控制装置100可以包括采样控制模块110、采样同步控制模块120、均流计算模块130、开关管驱动控制模块140和信号发送模块150。所述下层均流控制装置200可以包括：采样模块210、采样同步模块220、均流模块230和开关管驱动模块240。

在本实施例中，所述采样控制模块110用于生成控制各个UPS模块300的采样操作的采样操作信号。该采样操作信号例如采样点数、采样种类(整流采样或者逆变采样等等)。采样模块210可基于所述采样信号采样各个UPS模块300中的采样电流。该采样模块210可以是采样电路、采样电阻等等。采样同步控制模块120用于生成控制所述采样操作同步的采样同步信号。基于该采样同步信号，采样同步模块220可以控制所述采样模块210同步采样多个UPS模块300同一时刻的采样电流。该采样同步信号可以是方波。在收到该采样同步信号后，采样模块210在该方波的上升沿进行采样。当然也可以是在下降沿进行采样。该采样操作信号和采样同步信号可以根据预先设置生成，也可以根据用户触发生成。均流计算模块130从各个下层均流控制装置200的采样模块210接收采样电流，并基于全部的采样电流计算出均流电流。开关管驱动控制模块140接收该均流电流和每个下层均流控制装置200的采样模块210的每个采样电流，从而分别为每个UPS模块300生成开关管驱动信号。本领域技术人员知悉，该采样电流可以是经过滤波的有效电流值。

在本实施例中，该上层均流控制装置100还包括信号发送模块150，用于将所述采样操作信号、采样同步信号和所述开关管驱动信号发送给所述下层均流控制装置200。在本发明的一个优选实施例中，所述信号发送模块150包括采样信号发送单元和均流信号发送单元。该采样信号发送单元，分别与所述采样控制模块110、所述采样同步控制模块120以及所述下层均流控制装置200通信以将所述采样操作信号、所述采样同步信号发送给所述下层均流控制装置200。例如，该采样信号发送单元可以是CAN通信总线。所述均流信号发送单元，分别与所述开关管驱动控制模块140和所述下层均流控制装置200通信以将所述开关管驱动信号发送给所述下层均流控制装置200。例如，该均流信号发送单元的功能可以采用FPGA来实现。在本发明的其他实施例中，也可以采样其他元件、模块、装置来实现上述信号传送功能。

均流模块230在接收所述开关管驱动信号后，基于该开关驱动信号分别计算各个UPS模块300中的开关管的开关微调量。开关管驱动模块240基于所述开关微调量控制所述开关管的开关时间，从而调节所述各个UPS模块中的电流大小。在本发明的一个实施例中，所述开关微调量包括多个比特位，其中包括至少一个表示微调方向的方向比特位和至少一个表示微调数值的数值比特位。在本实施例中，微调数值每增加或者减小1表示开关管的占空比增加或者减小一定的时间。比如用5个bit位，最高位表示微调方向，0表示正方向，即开关管占空比增加，1表示负方向，即开关管的占空比减小。其他4位表示微调数值。

假定从一个UPS模块300获得的采样电流小于均流电流。此时开关管驱动控制模块140将生成使得该UPS模块300的开关管打开时间增大的开关管驱动信号。此时均流模块230在接收所述开关管驱动信号后，基于该开关驱动信号分别计算该UPS模块300中的开关管的开关微调量。此时该开关微调量将为减小占空比，例如第一开关微调量10001。该调节过程如图4所示。由于调节方向为1，因此减小占空比，并将微调数值0001-1＝0，此时判定微调数值是否为0。由于该结果为0，因此将方向比特位设为0，即00000且结束。开关管驱动模块240基于所述开关微调量控制所述开关管的开关时间增大，从而使得UPS模块300的采样电流增大，直至其与均流电流相等。

假定从一个UPS模块300获得的采样电流大于均流电流。此时开关管驱动控制模块140将生成使得该UPS模块300的开关管打开时间减小的开关管驱动信号。此时均流模块230在接收所述开关管驱动信号后，基于该开关驱动信号分别计算该UPS模块300中的开关管的开关微调量。此时该开关微调量将为增大占空比，例如第二开关微调量00011。该调节过程如图3所示。由于调节方向为0，因此增大占空比，并将微调数值00011-1＝00010，此时判定微调数值是否为0。由于该数值不是0，因此继续增大占空比，并将微调数值00010-1＝00001。此时判定微调数值是否为0。由于该数值不是0，因此继续增大占空比，并将微调数值00001-1＝00000。由于该结果为0，因此将方向比特位设为1，即10000且结束。开关管驱动模块240基于所述开关微调量控制所述开关管的开关时间减小，从而使得UPS模块300的采样电流减小，直至其与均流电流相等。

本领域技术人员知悉，可以分别对各个UPS模块300进行上述调节，也可以同时对多个UPS模块300进行调节。此外，基于本发明的教导，本领域技术人员知悉在包括数个UPS模块300时如何进行上述调节。

实施本发明的UPS均流控制系统，通过上层均流控制装置和设置在各个UPS模块的下层均流控制装置的双层均流控制体系，能够实时监控每个UPS模块的采样电流，从而解决多个UPS模块在非满载情况下，如轻载或者是过载能况下的均流问题。更进一步地，通过采用比特位的方式，更加简便地实现了调节过程，提高了调节精度。

图5是本发明UPS均流控制系统的第三实施例的原理框图。图5示出的实施例与图4类似，其区别在于，所述上层均流控制装置100还包括均流顺序选择模块160。该下层均流控制装置200还包括存储模块250。

在本实施例中，该均流顺序选择模块160用于基于用户设置确定发送所述开关管驱动信号的顺序从而选择所述各个UPS模块的均流顺序。随后所述上层均流控制装置200在所述各个UPS模块的每个UPS模块的均流结束之后，重新生成用于生成控制各个UPS模块的采样的采样信号和控制所述各个UPS模块的下一UPS模块均流的开关管驱动信号。

在本发明的一个实施例中，可以按照预定顺序分别向各个下层均流控制装置发送开关管驱动信号。例如先对与均流电流相差最大的UPS模块的开关管发送开关管驱动信号。随后，实时接收各个UPS模块反馈的采样电流，并根据图1或者图2所示的方法和装置，实时计算下一均流信号，再根据该实时反馈的采样电流和该下一均流信号生成控制下一UPS模块的开关管驱动信号。如此反复，直到最后一个UPS模块均流完毕。在本发明的其他实施例，也可以根据其他条件或者要求，选择各个UPS模块的均流顺序。

在本实施例中，所述存储模块250用于存储本UPS模块均流完成后的开关微调量以在下次均流时作基础微调量。在下一次上电之后，存储模块250立刻将基础微调量发送给所述开关管驱动模块240。所述开关管驱动模块240用于基于所述基础微调量和实时计算的开关微调量控制所述开关管的开关时间，从而调节其所在的UPS模块中的电流大小。

本领技术人员知悉，在本实施例中，其他模块的构建、设置可以参见图4所示。在此就不在累述了。

实施本发明的UPS均流控制系统，通过上层均流控制装置和设置在各个UPS模块的下层均流控制装置的双层均流控制体系，能够实时监控每个UPS模块的采样电流，从而解决多个UPS模块在非满载情况下，如轻载或者是过载能况下的均流问题。更进一步地，通过采用比特位的方式，更加简便地实现了调节过程，提高了调节精度。再进一步地，通过预先存储上次均流的微调量，可以灵活改变微调参数，简化微调过程。

图6是本发明UPS均流控制系统的第四实施例的原理示意图。如图6所示，本发明的UPS均流控制系统，包括：上层均流控制装置100和第一-第N下层均流控制装置200。所述第一-第N下层均流控制装置设置在第一-第NUPS模块300中。如图6所示，该上层均流控制装置100包括第一DSP101、第一FPGA102和CAN通信总线。该第一-第N下层均流控制装置200分别包括第二DSP201和第二FPGA202。

结合图2和5所示实施例，所述第一DSP101可以完成所述采样控制模块110、所述采样同步控制模块120和所述均流计算模块140(和所述均流顺序选择模块160)所述功能，或者说所述采样控制模块110、所述采样同步控制模块120和所述均流计算模块140(和所述均流顺序选择模块160)可以设置在第一DSP中。第一FPGA102可以完成所述开关管驱动控制模块140和所述信号发送模块150的功能，或者说所述开关管驱动控制模块140和所述信号发送模块150设置在所述第一FPGA102中。在本实施例中，CAN通信总线还可以完成所述信号发送模块150的部分功能。

结合图2和5所示实施例，所述采样模块210和所述均流模块230(和存储模块250)设置在第二DSP201中。或者第二DSP201完成，所述采样模块210和所述均流模块230(和存储模块250)的功能。所述开关管驱动模块240和所述采样同步模块220设置在第二FPGA202中，或者说所述第二FPGA202完成所述开关管驱动模块240和所述采样同步模块220的功能。

下面进一步说明本实施例的控制原理。在本实施例中，在均流过程中，整个均流控制在第一DSP101中控制，包括所述采样操作信号、采样同步信号的生成。在本实施例中，对于多个UPS模块300，每次调节1个UPS模块。例如可以先调节第一UPS模块300的整流ABC三相上管电流，下一轮调节第二UPS模块300的整流ABC三相上管电流。每轮调节之前为空闲状态，即初始化状态，也可以看做是每轮调节完成后的回归状态。可以根据上一轮调节生成采样操作信号、采样同步信号，可以根据预先设置或者其他条件生成采样操作信号、采样同步信号。采样操作信号可以广播地方式下发到各个第二DSP201。采样同步信号可以广播地方式下发到各个第二FPGA202。在一个优选实施例中，所述第二DSP201和所述第二FPGA202可以反馈接收到该采样操作信号、采样同步信号的信号以确定其接收成功。此时可以接收来自各个所述第二DSP201的采样电流。第一DSP对采样电流进行平均，获得平均电流。随后，第一DSP将平均电流与至少一个UPS模块300的采样电流进行比较，从而生成开关管驱动信号。该UPS模块300中内置的第二FPGA202接收该开关管驱动信号，并基于该开关管驱动信号控制其内部开关管的开关时间，实现电流的均流调节。

在该均流过程结果之后，重复上述过程，即重新生成采样操作信号、采样同步信号，接收来自各个第二DSP201的采样电流，计算平均电流，并对下一个UPS模块300进行均流调节，直至全部的UPS模块300的均流完成。

虽然本发明是通过具体实施例进行说明的，本领域技术人员应当明白，在不脱离本发明范围的情况下，还可以对本发明进行各种变换及等同替代。因此，本发明不局限于所公开的具体实施例，而应当包括落入本发明权利要求范围内的全部实施方式。

Claims (10)

1.一种UPS均流控制系统，其特征在于，包括：

上层均流控制装置，用于生成控制各个UPS模块的采样的采样信号和控制所述各个UPS模块的均流的开关管驱动信号；

下层均流控制装置，用于基于所述采样信号采样所述各个UPS模块的采样电流以及基于所述开关管驱动信号控制所述各个UPS模块中的电流均流；

所述上层均流控制装置基于所述采样电流生成所述开关管驱动信号。

2.根据权利要求1所述的UPS均流控制系统，其特征在于，所述上层均流控制装置包括：

采样控制模块，用于生成控制所述各个UPS模块的采样操作的采样操作信号；

采样同步控制模块，用于生成控制所述采样操作同步的采样同步信号；

均流计算模块，用于基于所述采样电流计算均流电流；

开关管驱动控制模块，用于基于所述均流电流和所述采样电流分别生成所述各个UPS模块的开关管驱动信号；

信号发送模块，用于将所述采样操作信号、采样同步信号和所述开关管驱动信号发送给所述下层均流控制装置。

3.根据权利要求1所述的UPS均流控制系统，其特征在于，所述上层均流控制装置包括：

均流顺序选择模块，用于基于用户设置确定发送所述开关管驱动信号的顺序从而选择所述各个UPS模块的均流顺序；

其中所述上层均流控制装置在所述各个UPS模块的每个UPS模块的均流结束之后，重新生成用于生成控制各个UPS模块的采样的采样信号和控制所述各个UPS模块的下一UPS模块均流的开关管驱动信号。

4.根据权利要求1所述的UPS均流控制系统，其特征在于，所述信号发送模块包括：

采样信号发送单元，分别与所述采样控制模块、所述采样同步控制模块以及所述下层均流控制装置通信以将所述采样操作信号、所述采样同步信号发送给所述下层均流控制装置；

均流信号发送单元，分别与所述开关管驱动控制模块和所述下层均流控制装置通信以将所述开关管驱动信号发送给所述下层均流控制装置。

5.根据权利要求2所述的UPS均流控制系统，其特征在于，所述下层均流控制装置包括：

采样模块，用于基于所述采样信号采样所述各个UPS模块中的采样电流；

采样同步模块，用于基于所述采样同步信号控制所述采样模块同步采样；

均流模块，用于基于所述开关管驱动信号计算所述各个UPS模块中的开关管的开关微调量；

开关管驱动模块，基于所述开关微调量控制所述开关管的开关时间，从而调节所述各个UPS模块中的电流大小。

6.根据权利要求5所述的UPS均流控制系统，其特征在于，所述开关微调量包括多个比特位，其中包括至少一个表示微调方向的方向比特位和至少一个表示微调数值的数值比特位。

7.根据权利要求6所述的UPS均流控制系统，其特征在于，所述下层均流控制装置包括：

存储模块，用于存储所述开关微调量以在下次均流时作基础微调量。

8.根据权利要求7所述的UPS均流控制系统，其特征在于，

所述开关管驱动模块进一步用于基于所述基础微调量和所述开关微调量控制所述开关管的开关时间，从而调节所述各个UPS模块中的电流大小。

9.根据权利要求2所述的UPS均流控制系统，其特征在于，所述采样控制模块、所述采样同步控制模块和所述均流计算模块设置在第一DSP中，所述开关管驱动控制模块和所述信号发送模块设置在第一FPGA中。

10.根据权利要求5-7中任一权利要求所述的UPS均流控制系统，其特征在于，所述采样模块和所述均流模块设置在第二DSP中，所述开关管驱动模块和所述采样同步模块设置在第二FPGA中。