CN105446663A - 一种数据处理方法及电子设备 - Google Patents
一种数据处理方法及电子设备 Download PDFInfo
- Publication number
- CN105446663A CN105446663A CN201510855726.8A CN201510855726A CN105446663A CN 105446663 A CN105446663 A CN 105446663A CN 201510855726 A CN201510855726 A CN 201510855726A CN 105446663 A CN105446663 A CN 105446663A
- Authority
- CN
- China
- Prior art keywords
- data
- cache module
- write order
- stored
- storage space
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/061—Improving I/O performance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
本发明公开了一种数据处理方法及电子设备,包括:接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块;将所述写命令对应的数据存储至所述两个以上缓存模块;当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。
Description
技术领域
本发明涉及数据处理技术,尤其涉及一种数据处理方法及电子设备。
背景技术
固态硬盘(SSD,SolidStateDrive)是用固态电子存储芯片阵列而制成的硬盘,主机(Host)向SSD写入数据时,一般SSD会按照主机发送的写命令数据长度为管理单位,进行写缓存的管理。具体地,SSD根据写命令对应的数据长度为其分配缓存空间,当该缓存空间存储完数据后,再将数据发送给内存。当缓存空间的数据全部发送给内存后,再将该缓存空间释放。现有的SSD性能及资源的使用效率较低。
发明内容
为解决上述技术问题,本发明实施例提供了一种数据处理方法及电子设备。
本发明实施例提供的数据处理方法包括:
接收到写命令时,确定所述写命令对应的数据长度;
根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块;
将所述写命令对应的数据存储至所述两个以上缓存模块;
当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。
本发明实施例提供的电子设备包括:缓存,所述缓存被划分为两个以上缓存模块;
控制器,用于接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块;将所述写命令对应的数据存储至所述两个以上缓存模块;当所述缓存模块中的数据存储至内存时,释放所述缓存模块。
本发明实施例的技术方案中,将缓存进行分块管理,即将缓存划分为两个以上缓存模块;缓存模块的大小可以远小于主机发送的数据长度,缓存的分配及释放均以这个较小的缓存模块为单位。具体地,接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块;将所述写命令对应的数据存储至所述两个以上缓存模块;当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。被释放的所述缓存模块,在其他缓存模块未被释放时,接收数据并存储。可见,本发明实施例的技术方案能够提高SSD的性能及缓存资源的使用效率。
附图说明
图1为本发明实施例一的数据处理方法的流程示意图;
图2为本发明实施例二的数据处理方法的流程示意图;
图3为本发明实施例三的数据处理方法的流程示意图;
图4为本发明实施例四的数据处理方法的流程示意图;
图5为本发明实施例五的数据处理方法的流程示意图;
图6为本发明实施例一至实施例五的电子设备的结构组成示意图。
具体实施方式
为了能够更加详尽地了解本发明实施例的特点与技术内容,下面结合附图对本发明实施例的实现进行详细阐述,所附附图仅供参考说明之用,并非用来限定本发明实施例。
图1为本发明实施例一的数据处理方法的流程示意图,本示例中的数据处理方法应用于电子设备中,如图1所示,所述数据处理方法包括以下步骤:
步骤101:接收到写命令时,确定所述写命令对应的数据长度。
本发明实施例中,所述电子设备可以是笔记本、台式机等电子设备。所述电子设备具有缓存,缓存是数据交换的缓冲区(Cache)。本发明实施例将电子设备中的缓存划分为两个以上缓存模块,每个缓存模块的大小可以远小于主机发送的数据长度,缓存的分配及释放均以这个较小的缓存模块为单位。
本发明实施例中,将内存称为第一存储单元,将缓存称为第二存储单元,这里,内存尤指计算机闪存设备(NAND)。写数据时,首先将数据写入缓存中,然后,再将数据由缓存写入内存中进行存储。这里,缓存被划分为多个缓存模块,划分的原则可以由用户预先设置,也可以按照约定好的规则进行设置。具体地,预先将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。特别地,可以对第二存储单元的存储空间进行平均划分,这样更方便分配与管理。例如以4K为单位划分存储空间。当然,也可以按照一定的规则划分,例如针对某些特殊格式的数据进行划分。此时,写命令携有指示划分规则的属性信息;SSD根据所述数据长度以及所述规则属性,将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。这样,可以达到动态划分存储空间,适应性强,例如,对于以帧为单位的数据,按照帧数据的大小进行划分。
本发明实施例中,SSD接收到主机发送的写命令,该写命令中至少包括如下信息:写命令对应的数据长度、写命令对应的数据。基于此,SSD根据接收到的写命令,可确定出与所述写命令对应的数据长度,例如写命令对应的数据长度为128k。
步骤102:根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块。
本发明实施例中,为写命令对应的数据分配的两个以上缓存模块的总存储空间应该与写命令对应的数据长度一致。具体地,根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
例如,假设缓存模块的空间大小为4K,SSD收到主机发送的数据长度为128k的写命令后,分配32个空闲的缓存模块(32×4=128k)用于存储主机发送过来的数据。
步骤103:将所述写命令对应的数据存储至所述两个以上缓存模块。
本发明实施例中,以缓存模块为单元对写命令对应的数据进行存储。在缓存模块中存储的数据还需要存储至第一存储单元(内存),为了提高存储速率,将所述写命令对应的数据存储至所述一个以上缓存模块的同时,将所述缓存模块中已存储的数据存储至第一储单元。这样,一个缓存模块存储满数据后,便可以将该缓存模块中的数据存储至内存中,而无需等待其他缓存模块是否存储完成。
步骤104:当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。
本发明实施例中,当某一个缓存模块中的数据存储至第一存储单元时,立即释放该缓存模块,被释放的缓存模块可以继续接收新的数据并存储,而不必等待所有的缓存模块的数据都存储至第一存储单元,才进行释放。提高了SSD的性能及缓存资源的使用效率。
图2为本发明实施例二的数据处理方法的流程示意图,本示例中的数据处理方法应用于电子设备中,如图2所示,所述数据处理方法包括以下步骤:
步骤201:接收到写命令时,确定所述写命令对应的数据长度。
本发明实施例中,所述电子设备可以是笔记本、台式机等电子设备。所述电子设备具有缓存,缓存是数据交换的缓冲区(Cache)。本发明实施例将电子设备中的缓存划分为两个以上缓存模块,每个缓存模块的大小可以远小于主机发送的数据长度,缓存的分配及释放均以这个较小的缓存模块为单位。
本发明实施例中,将内存称为第一存储单元,将缓存称为第二存储单元,这里,内存尤指计算机闪存设备(NAND)。写数据时,首先将数据写入缓存中,然后,再将数据由缓存写入内存中进行存储。这里,缓存被划分为多个缓存模块,划分的原则可以由用户预先设置,也可以按照约定好的规则进行设置。具体地,预先将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。特别地,可以对第二存储单元的存储空间进行平均划分,这样更方便分配与管理。例如以4K为单位划分存储空间。当然,也可以按照一定的规则划分,例如针对某些特殊格式的数据进行划分。此时,写命令携有指示划分规则的属性信息;SSD根据所述数据长度以及所述规则属性,将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。这样,可以达到动态划分存储空间,适应性强,例如,对于以帧为单位的数据,按照帧数据的大小进行划分。
本发明实施例中,SSD接收到主机发送的写命令,该写命令中至少包括如下信息:写命令对应的数据长度、写命令对应的数据。基于此,SSD根据接收到的写命令,可确定出与所述写命令对应的数据长度,例如写命令对应的数据长度为128k。
步骤202:根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块。
本发明实施例中,为写命令对应的数据分配的两个以上缓存模块的总存储空间应该与写命令对应的数据长度一致。具体地,根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
例如,假设缓存模块的空间大小为4K,SSD收到主机发送的数据长度为128k的写命令后,分配32个空闲的缓存模块(32×4=128k)用于存储主机发送过来的数据。
步骤203:将所述写命令对应的数据存储至所述两个以上缓存模块。
本发明实施例中,以缓存模块为单元对写命令对应的数据进行存储。在缓存模块中存储的数据还需要存储至第一存储单元(内存),为了提高存储速率,将所述写命令对应的数据存储至所述一个以上缓存模块的同时,将所述缓存模块中已存储的数据存储至第一储单元。这样,一个缓存模块存储满数据后,便可以将该缓存模块中的数据存储至内存中,而无需等待其他缓存模块是否存储完成。
步骤204:当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块;被释放的所述缓存模块,在其他缓存模块未被释放时,接收数据并存储。
本发明实施例中,当某一个缓存模块中的数据存储至第一存储单元时,立即释放该缓存模块,被释放的缓存模块可以继续接收新的数据并存储,而不必等待所有的缓存模块的数据都存储至第一存储单元,才进行释放。提高了SSD的性能及缓存资源的使用效率。
图3为本发明实施例三的数据处理方法的流程示意图,本示例中的数据处理方法应用于电子设备中,如图3所示,所述数据处理方法包括以下步骤:
步骤301:预先将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。
本发明实施例中,所述电子设备可以是笔记本、台式机等电子设备。所述电子设备具有缓存,缓存是数据交换的缓冲区(Cache)。本发明实施例将电子设备中的缓存划分为两个以上缓存模块,每个缓存模块的大小可以远小于主机发送的数据长度,缓存的分配及释放均以这个较小的缓存模块为单位。
本发明实施例中,将内存称为第一存储单元,将缓存称为第二存储单元,这里,内存尤指计算机闪存设备(NAND)。写数据时,首先将数据写入缓存中,然后,再将数据由缓存写入内存中进行存储。这里,缓存被划分为多个缓存模块,划分的原则可以由用户预先设置,也可以按照约定好的规则进行设置。具体地,预先将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。特别地,可以对第二存储单元的存储空间进行平均划分,这样更方便分配与管理。例如以4K为单位划分存储空间。
步骤302:接收到写命令时,确定所述写命令对应的数据长度。
本发明实施例中,SSD接收到主机发送的写命令,该写命令中至少包括如下信息:写命令对应的数据长度、写命令对应的数据。基于此,SSD根据接收到的写命令,可确定出与所述写命令对应的数据长度,例如写命令对应的数据长度为128k。
步骤303:根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块。
本发明实施例中,为写命令对应的数据分配的两个以上缓存模块的总存储空间应该与写命令对应的数据长度一致。具体地,根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
例如,假设缓存模块的空间大小为4K,SSD收到主机发送的数据长度为128k的写命令后,分配32个空闲的缓存模块(32×4=128k)用于存储主机发送过来的数据。
步骤304:将所述写命令对应的数据存储至所述两个以上缓存模块。
本发明实施例中,以缓存模块为单元对写命令对应的数据进行存储。在缓存模块中存储的数据还需要存储至第一存储单元(内存),为了提高存储速率,将所述写命令对应的数据存储至所述一个以上缓存模块的同时,将所述缓存模块中已存储的数据存储至第一储单元。这样,一个缓存模块存储满数据后,便可以将该缓存模块中的数据存储至内存中,而无需等待其他缓存模块是否存储完成。
步骤305:当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。
本发明实施例中,当某一个缓存模块中的数据存储至第一存储单元时,立即释放该缓存模块,被释放的缓存模块可以继续接收新的数据并存储,而不必等待所有的缓存模块的数据都存储至第一存储单元,才进行释放。提高了SSD的性能及缓存资源的使用效率。
图4为本发明实施例四的数据处理方法的流程示意图,本示例中的数据处理方法应用于电子设备中,如图4所示,所述数据处理方法包括以下步骤:
步骤401:接收到写命令时,确定所述写命令对应的数据长度。
本发明实施例中,所述电子设备可以是笔记本、台式机等电子设备。所述电子设备具有缓存,缓存是数据交换的缓冲区(Cache)。本发明实施例将电子设备中的缓存划分为两个以上缓存模块,每个缓存模块的大小可以远小于主机发送的数据长度,缓存的分配及释放均以这个较小的缓存模块为单位。
本发明实施例中,SSD接收到主机发送的写命令,该写命令中至少包括如下信息:写命令对应的数据长度、写命令对应的数据。基于此,SSD根据接收到的写命令,可确定出与所述写命令对应的数据长度,例如写命令对应的数据长度为128k。
步骤402:根据所述数据长度以及规则属性,将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。
本发明实施例中,所述写命令携有指示划分规则的属性信息。
本发明实施例中,将内存称为第一存储单元,将缓存称为第二存储单元,这里,内存尤指计算机闪存设备(NAND)。写数据时,首先将数据写入缓存中,然后,再将数据由缓存写入内存中进行存储。这里,缓存被划分为多个缓存模块,划分的原则可以由用户预先设置,也可以按照约定好的规则进行设置。具体地,可以按照一定的规则划分,例如针对某些特殊格式的数据进行划分。此时,写命令携有指示划分规则的属性信息;SSD根据所述数据长度以及所述规则属性,将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。这样,可以达到动态划分存储空间,适应性强,例如,对于以帧为单位的数据,按照帧数据的大小进行划分。
步骤403:根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块。
本发明实施例中,为写命令对应的数据分配的两个以上缓存模块的总存储空间应该与写命令对应的数据长度一致。具体地,根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
例如,假设缓存模块的空间大小为4K,SSD收到主机发送的数据长度为128k的写命令后,分配32个空闲的缓存模块(32×4=128k)用于存储主机发送过来的数据。
步骤404:将所述写命令对应的数据存储至所述两个以上缓存模块。
本发明实施例中,以缓存模块为单元对写命令对应的数据进行存储。在缓存模块中存储的数据还需要存储至第一存储单元(内存),为了提高存储速率,将所述写命令对应的数据存储至所述一个以上缓存模块的同时,将所述缓存模块中已存储的数据存储至第一储单元。这样,一个缓存模块存储满数据后,便可以将该缓存模块中的数据存储至内存中,而无需等待其他缓存模块是否存储完成。
步骤405:当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。
本发明实施例中,当某一个缓存模块中的数据存储至第一存储单元时,立即释放该缓存模块,被释放的缓存模块可以继续接收新的数据并存储,而不必等待所有的缓存模块的数据都存储至第一存储单元,才进行释放。提高了SSD的性能及缓存资源的使用效率。
图5为本发明实施例五的数据处理方法的流程示意图,本示例中的数据处理方法应用于电子设备中,如图5所示,所述数据处理方法包括以下步骤:
步骤501:接收到写命令时,确定所述写命令对应的数据长度。
本发明实施例中,所述电子设备可以是笔记本、台式机等电子设备。所述电子设备具有缓存,缓存是数据交换的缓冲区(Cache)。本发明实施例将电子设备中的缓存划分为两个以上缓存模块,每个缓存模块的大小可以远小于主机发送的数据长度,缓存的分配及释放均以这个较小的缓存模块为单位。
本发明实施例中,将内存称为第一存储单元,将缓存称为第二存储单元,这里,内存尤指计算机闪存设备(NAND)。写数据时,首先将数据写入缓存中,然后,再将数据由缓存写入内存中进行存储。这里,缓存被划分为多个缓存模块,划分的原则可以由用户预先设置,也可以按照约定好的规则进行设置。具体地,预先将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。特别地,可以对第二存储单元的存储空间进行平均划分,这样更方便分配与管理。例如以4K为单位划分存储空间。当然,也可以按照一定的规则划分,例如针对某些特殊格式的数据进行划分。此时,写命令携有指示划分规则的属性信息;SSD根据所述数据长度以及所述规则属性,将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。这样,可以达到动态划分存储空间,适应性强,例如,对于以帧为单位的数据,按照帧数据的大小进行划分。
本发明实施例中,SSD接收到主机发送的写命令,该写命令中至少包括如下信息:写命令对应的数据长度、写命令对应的数据。基于此,SSD根据接收到的写命令,可确定出与所述写命令对应的数据长度,例如写命令对应的数据长度为128k。
步骤502:根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
本发明实施例中,为写命令对应的数据分配的两个以上缓存模块的总存储空间应该与写命令对应的数据长度一致。具体地,根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
例如,假设缓存模块的空间大小为4K,SSD收到主机发送的数据长度为128k的写命令后,分配32个空闲的缓存模块(32×4=128k)用于存储主机发送过来的数据。
步骤503:将所述写命令对应的数据存储至所述两个以上缓存模块。
本发明实施例中,以缓存模块为单元对写命令对应的数据进行存储。在缓存模块中存储的数据还需要存储至第一存储单元(内存),为了提高存储速率,将所述写命令对应的数据存储至所述一个以上缓存模块的同时,将所述缓存模块中已存储的数据存储至第一储单元。这样,一个缓存模块存储满数据后,便可以将该缓存模块中的数据存储至内存中,而无需等待其他缓存模块是否存储完成。
步骤504:当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。
本发明实施例中,当某一个缓存模块中的数据存储至第一存储单元时,立即释放该缓存模块,被释放的缓存模块可以继续接收新的数据并存储,而不必等待所有的缓存模块的数据都存储至第一存储单元,才进行释放。提高了SSD的性能及缓存资源的使用效率。
参照图6,本发明实施例一的电子设备包括:缓存61,所述缓存61被划分为两个以上缓存模块610;
控制器62,用于接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块610;将所述写命令对应的数据存储至所述两个以上缓存模块610;当所述缓存模块610中的数据存储至内存时,释放所述缓存模块610。
本领域技术人员应当理解,上述的电子设备中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
参照图6,本发明实施例二的电子设备包括:缓存61,所述缓存61被划分为两个以上缓存模块610;
控制器62,用于接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块610;将所述写命令对应的数据存储至所述两个以上缓存模块610;当所述缓存模块610中的数据存储至内存时,释放所述缓存模块610。
被释放的所述缓存模块610,用于在其他缓存模块610未被释放时,接收数据并存储。
本领域技术人员应当理解,上述的电子设备中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
参照图6,本发明实施例三的电子设备包括:缓存61,所述缓存61被划分为两个以上缓存模块610;
控制器62,用于接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块610;将所述写命令对应的数据存储至所述两个以上缓存模块610;当所述缓存模块610中的数据存储至内存时,释放所述缓存模块610。
所述控制器62,还用于预先将所述缓存的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块610。
本领域技术人员应当理解,上述的电子设备中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
参照图6,本发明实施例四的电子设备包括:缓存61,所述缓存61被划分为两个以上缓存模块610;
控制器62,用于接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块610;将所述写命令对应的数据存储至所述两个以上缓存模块610;当所述缓存模块610中的数据存储至内存时,释放所述缓存模块610。
所述写命令携有指示划分规则的属性信息;所述控制器62,还用于根据所述数据长度以及所述规则属性,将所述缓存的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块610。
本领域技术人员应当理解,上述的电子设备中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
参照图6,本发明实施例五的电子设备包括:缓存61,所述缓存61被划分为两个以上缓存模块610;
控制器62,用于接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块610;将所述写命令对应的数据存储至所述两个以上缓存模块610;当所述缓存模块610中的数据存储至内存时,释放所述缓存模块610。
所述控制器62,还用于根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块610。
所述控制器62,还用于将所述写命令对应的数据存储至所述一个以上缓存模块610的同时,将所述缓存模块610中已存储的数据存储至所述内存。
本领域技术人员应当理解,上述的电子设备中的各单元的实现功能可参照前述数据处理方法的相关描述而理解。
本发明实施例所记载的技术方案之间,在不冲突的情况下,可以任意组合。
在本发明所提供的几个实施例中,应该理解到,所揭露的方法和智能设备,可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,如:多个单元或组件可以结合,或可以集成到另一个系统,或一些特征可以忽略,或不执行。另外,所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口,设备或单元的间接耦合或通信连接,可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的,作为单元显示的部件可以是、或也可以不是物理单元,即可以位于一个地方,也可以分布到多个网络单元上;可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外,在本发明各实施例中的各功能单元可以全部集成在一个第二处理单元中,也可以是各单元分别单独作为一个单元,也可以两个或两个以上单元集成在一个单元中;上述集成的单元既可以采用硬件的形式实现,也可以采用硬件加软件功能单元的形式实现。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。
Claims (12)
1.一种数据处理方法,该方法包括:
接收到写命令时,确定所述写命令对应的数据长度;
根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块;
将所述写命令对应的数据存储至所述两个以上缓存模块;
当所述缓存模块中的数据存储至第一存储单元时,释放所述缓存模块。
2.根据权利要求1所述的数据处理方法,所述方法还包括:
被释放的所述缓存模块,在其他缓存模块未被释放时,接收数据并存储。
3.根据权利要求1所述的数据处理方法,所述方法还包括:
预先将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。
4.根据权利要求1所述的数据处理方法,所述写命令携有指示划分规则的属性信息;所述方法还包括:
根据所述数据长度以及所述规则属性,将第二存储单元的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。
5.根据权利要求1所述的数据处理方法,所述根据所述数据长度,为所述写命令对应的数据分配一个以上缓存模块,包括:
根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
6.根据权利要求1所述的数据处理方法,将所述写命令对应的数据存储至所述一个以上缓存模块的同时,将所述缓存模块中已存储的数据存储至第一储单元。
7.一种电子设备,包括:缓存,所述缓存被划分为两个以上缓存模块;
控制器,用于接收到写命令时,确定所述写命令对应的数据长度;根据所述数据长度,为所述写命令对应的数据分配两个以上缓存模块;将所述写命令对应的数据存储至所述两个以上缓存模块;当所述缓存模块中的数据存储至内存时,释放所述缓存模块。
8.根据权利要求7所述的电子设备,被释放的所述缓存模块,用于在其他缓存模块未被释放时,接收数据并存储。
9.根据权利要求7所述的电子设备,所述控制器,还用于预先将所述缓存的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。
10.根据权利要求7所述的电子设备,所述写命令携有指示划分规则的属性信息;所述控制器,还用于根据所述数据长度以及所述规则属性,将所述缓存的存储空间划分为一个以上子存储空间,每个子存储空间对应一个缓存模块。
11.根据权利要求7所述的电子设备,所述控制器,还用于根据所述数据长度以及各个缓存模块的空间大小,计算所需分配的缓存模块的个数,并为所述写命令对应的数据分配相应个数的缓存模块。
12.根据权利要求7所述的电子设备,所述控制器,还用于将所述写命令对应的数据存储至所述一个以上缓存模块的同时,将所述缓存模块中已存储的数据存储至所述内存。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510855726.8A CN105446663A (zh) | 2015-11-30 | 2015-11-30 | 一种数据处理方法及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510855726.8A CN105446663A (zh) | 2015-11-30 | 2015-11-30 | 一种数据处理方法及电子设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105446663A true CN105446663A (zh) | 2016-03-30 |
Family
ID=55556923
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510855726.8A Pending CN105446663A (zh) | 2015-11-30 | 2015-11-30 | 一种数据处理方法及电子设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105446663A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107786646A (zh) * | 2017-10-16 | 2018-03-09 | 北京天格高通科技有限公司 | 一种适于接触网检测检修车的远程数据监控系统及方法 |
CN108132758A (zh) * | 2018-01-10 | 2018-06-08 | 湖南国科微电子股份有限公司 | 一种Buffer管理方法、系统及其应用 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101094183A (zh) * | 2007-07-25 | 2007-12-26 | 杭州华三通信技术有限公司 | 一种缓存管理方法及装置 |
CN103049394A (zh) * | 2012-11-30 | 2013-04-17 | 记忆科技(深圳)有限公司 | 固态硬盘数据缓存的方法及其系统 |
CN103377030A (zh) * | 2012-04-26 | 2013-10-30 | 华为技术有限公司 | 图像旋转控制方法及装置 |
US20150212759A1 (en) * | 2014-01-29 | 2015-07-30 | Samsung Electronics Co., Ltd. | Storage device with multiple processing units and data processing method |
-
2015
- 2015-11-30 CN CN201510855726.8A patent/CN105446663A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101094183A (zh) * | 2007-07-25 | 2007-12-26 | 杭州华三通信技术有限公司 | 一种缓存管理方法及装置 |
CN103377030A (zh) * | 2012-04-26 | 2013-10-30 | 华为技术有限公司 | 图像旋转控制方法及装置 |
CN103049394A (zh) * | 2012-11-30 | 2013-04-17 | 记忆科技(深圳)有限公司 | 固态硬盘数据缓存的方法及其系统 |
US20150212759A1 (en) * | 2014-01-29 | 2015-07-30 | Samsung Electronics Co., Ltd. | Storage device with multiple processing units and data processing method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107786646A (zh) * | 2017-10-16 | 2018-03-09 | 北京天格高通科技有限公司 | 一种适于接触网检测检修车的远程数据监控系统及方法 |
CN108132758A (zh) * | 2018-01-10 | 2018-06-08 | 湖南国科微电子股份有限公司 | 一种Buffer管理方法、系统及其应用 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20160132541A1 (en) | Efficient implementations for mapreduce systems | |
US9354826B2 (en) | Capacity expansion method and device | |
EP3023880B1 (en) | Method, device and computer storage medium for implementing interface cache dynamic allocation | |
CN103609077A (zh) | 用于数据传输的方法、装置和系统以及物理网卡 | |
CN103856547A (zh) | 多虚拟机的映射方法、系统及客户端设备 | |
CN104954400A (zh) | 云计算系统及其实现方法 | |
US8352702B2 (en) | Data processing system memory allocation | |
CN105550122A (zh) | 一种数据处理方法、存储设备、电子设备 | |
CN104615500A (zh) | 一种服务器计算资源动态分配的方法 | |
CN103218305A (zh) | 存储空间的分配方法 | |
CN103392165A (zh) | 存储系统 | |
CN104205780A (zh) | 一种存储数据的方法和装置 | |
CN103634128A (zh) | 虚拟机放置策略的配置方法及装置 | |
CN100416527C (zh) | 分区分配方法和计算机系统 | |
CN104765701A (zh) | 数据访问方法及设备 | |
CN103617024B (zh) | 一种并发数据处理方法、装置和系统 | |
CN105095112A (zh) | 控制缓存刷盘方法、装置及非易失性计算机可读存储介质 | |
CN105446663A (zh) | 一种数据处理方法及电子设备 | |
CN103530253A (zh) | 集群多全局缓冲池系统、中心节点、计算节点及管理方法 | |
CN104503924A (zh) | 一种分层存储系统中的区域分配方法及装置 | |
US20100153678A1 (en) | Memory management apparatus and method | |
CN102650932A (zh) | 数据的访问方法、设备和系统 | |
CN104778125A (zh) | 一种内存管理方法及系统 | |
CN105868121B (zh) | 一种信息处理方法及电子设备 | |
CN108139969A (zh) | 一种内存配置方法、装置及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20170208 Address after: The 100176 branch of the Beijing economic and Technological Development Zone fourteen Street No. 99 building 33 building D No. 2226 Applicant after: Beijing legend core technology Co., Ltd. Address before: 100085 Haidian District West Road, Beijing, No. 6 Applicant before: Lenovo (Beijing) Co., Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160330 |