CN105429609A - Nfc移动支付模块的阻抗匹配电路及其阻抗调整方法 - Google Patents

Abstract

一种NFC射频芯片的阻抗匹配电路及其阻抗调整方法，所述的阻抗匹配电路，包括调制生成与占空比调整电路、功放驱动级、电容匹配网络和天线。本发明通过调整一个或多个功放驱动级的调制信号的占空比，改变发射电路在实际工作时的有效导通周期，从而改变与相应的功放驱动级相连接的匹配电容的有效接入值，最终达到阻抗调整的目的。

Description

NFC移动支付模块的阻抗匹配电路及其阻抗调整方法

技术领域

本发明涉及NFC移动支付，特别是一种NFC射频芯片的阻抗匹配电路及其阻抗调整方法。

背景技术

移动支付是近年来的热点产业，包括支付宝、微信支付、银联闪付等分门别类的移动支付实现方案，都得到了长足的发展。在多种不同的支付方案中，基于NFC的硬件支付方案，由于具有较好的安全性，且兼容现有的银联和公交系统POS机，是一种较有希望的主流发展方向。

NFC硬件支付方案中的一个难点是使用统一的NFC移动支付模块来适应不同的手机。众所周知，手机内的射频环境非常复杂，金属屏蔽、射频干扰都会对通信的可靠性造成影响。尤其是手机的款式层出不穷，更新换代快速，为NFC射频芯片的设计带来了巨大的挑战。

不同手机中，射频环境变化带来的最主要的影响是天线参数的变化。当天线参数变化时，NFC射频芯片中的接收和发射通路都会受其影响而偏离其正常的工作状态。因此，需要通过设计阻抗匹配电路来抵消天线参数变化对接收和发射通路带来的影响。在这接收通路和发射通路的阻抗匹配中，接收通路是静态小信号阻抗匹配，技术较为成熟。而发射通路的阻抗匹配是动态大信号匹配，相对比较困难。通过文献检索发现，近年来陆续出现了一些有关NFC通信中阻抗匹配电路的介绍。但是，这些参考文献中，或者只是介绍了NFC中射频发射阻抗匹配的概念，或者只是介绍了阻抗匹配电路的适用范围，它们对于阻抗匹配电路的结构和具体调整方法的介绍都比较简单。例如：

【CN201298234Y】公开了一种用于近场通信的读卡装置。该装置包括了天线、阻抗匹配电路、射频收发电路和MCU微处理器。该实用新型介绍了阻抗匹配电路在NFC通信设备中的使用。阻抗匹配电路可以用于实现天线与射频收发电路之间的阻抗转换与匹配。但是，该实用新型没有介绍阻抗匹配电路的具体实现形式，也没有介绍天线参数变化时，阻抗匹配电路实现阻抗调整的具体方法。

【CN203025754U】公开了一种具有射频识别功能的手机卡，该手机卡中增加了信号接收和发射处理芯片以及天线匹配电路，在天线中设置L型的铁氧体磁芯。该实用新型将阻抗匹配电路应用在了手机的SIM卡上，但是，同前一文献类似，本文献也没有对阻抗匹配电路的调整方法做明确的介绍。

【CN102799929B】公开了一种SIM卡及其射频识别系统，通过设置超材料射频天线和射频收发模块实现移动支付中的射频通信。这种方法的好处在于借助了特定的超材料天线，规避了射频天线和射频收发模块中的阻抗匹配电路。但是，在该方案对天线的材料、物理特性和几何形状都提出了非常复杂的设计需求，一定程度上限制了适用的手机类型。

【CN203445875U】公开了一种近场通信部件、电子系统和电子设备。该实用新型中，明确了射频收发芯片、天线和阻抗匹配网络之间的具体连接关系，并给出了详细的用于检测阻抗匹配状态的电路结构和检测方法。但是，该文献对于阻抗匹配网络的具体调整方法介绍比较模糊，而仅强调了达到匹配状态的判断标准。

【CN103595433B】公开了一种高射频SIM卡在不同手机中性能一致性的装置。该方案不仅介绍了达到阻抗匹配的判断标准，也介绍了阻抗匹配网络的具体实现形态和调整算法。但是，在该方案中，阻抗调整的步进受到了单个电容容值的限制。当可用的电容数量有限时，需要在电容调整范围和单位调整步进之间进行折中。阻抗值的变化相对不够灵活。

发明内容

本发明提供一种NFC移动支付模块中的阻抗匹配电路及其阻抗调整方法。通过调整一个或多个驱动级调制信号的占空比，改变发射电路在实际工作时的有效导通周期，从而改变与相应驱动级相连接的匹配电容的有效接入值，最终达到阻抗调整的目的。

本发明的技术解决方案如下：

一种NFC移动支付模块的阻抗匹配电路，包括调制生成与占空比调整电路、功放驱动级、电容匹配网络和天线，特点在于：

所述的调制生成与占空比调整电路，以下简称调整电路，该调整电路的输入信号包括最小脉冲周期为T的基础调制信号Tx0、周期为T/m的基础时钟信号Clkm、档位上调信号Gear_up和档位下调信号Gear_dn；m为大于1的正整数；该调整电路的具有N组输出端，第i组输出端包括第一方波调制信号Txpi输出端和第二方波调制信号Txni输出端，分别输出占空比在0-50％之间可调的第一方波调制信号Txpi和第二方波调制信号Txni，其中i为1、2、3、……、N，N≥1；

所述的功放驱动级由N路并联的D类开关型CMOS功率放大器构成，其中，第i驱动级电路包括两个对称的MOS管：Mpi管和Mni管；所述的Mpi管的栅极接所述的调整电路的第i组输出端的第一方波调制信号Txpi输出端，所述的Mni管的栅极接所述的调整电路的第i组输出端的第二方波调制信号Txni输出端；所述的Mpi管和Mni管的漏极连接在一起构成第i驱动级电路的输出端，所述的Mpi管的源极接电源，所述的Mni管的源极接地；

所述的电容匹配网络为串并联结构，它包括了N个串联谐振电容和一个并联谐振电容。所述的第i串联谐振电容的一端接所述的功放驱动级的第i驱动级的输出端，第i串联谐振电容的另一端接天线的输入端口；所述的并联谐振电容的一端接所述的天线接入端端口，该天线的另一端接地。

所述调整电路是数字逻辑电路。

上述阻抗匹配电路的调整方法：所述的调整电路的调制输出信号的占空比由档位决定，档位总数等于m×N，对于1～m×N之间的任意一个档位D，其第i组调制输出的占空比由下式决定：

其中，1≤i≤N，mod(*)为取模运算的算子；档位的变化由档位上调信号Gear_up和档位下调信号Gear_dn决定，其规律如下：

当Gear_up＝1，Gear_dn＝0，且当前档位D<(m×N)时，在下一个T周期内，档位值+1；

当Gear_up＝0，Gear_dn＝1，且当前档位D>0时，在下一个T周期内，档位值-1；

当Gear_up＝0，Gear_dn＝0时，不对当前档位进行调整，即本发明的方法是通过调整一个或多个驱动级调制信号的占空比，来改变发射电路在实际工作时的有效导通周期，从而改变与相应驱动级相连接的匹配电容的有效接入值，最终达到阻抗调整的目的。

本发明可以获得的显而易见的效果：

通过调整一个或多个驱动级调制信号的占空比，来改变发射电路在实际工作时的有效导通周期，从而改变与相应驱动级相连接的匹配电容的有效接入值，最终达到阻抗调整的目的。

在现有技术中，阻抗匹配电路的步进值取决于单个电容的容值，可选的档位总数取决于电容的数量和驱动级的数量。当需要提高调整精度或者增加调整范围时，则必须增加电容的数量或者驱动级的数量，从而带来NFC模块硬件开销的上升。因此，在有限的成本控制条件下，现有技术中，阻抗调整的精度往往也比较有限。在本发明中，阻抗调整的方法，是改变各个驱动级在实际工作时的导通周期。由于导通周期的值可以由设计人员在0％到最大值之间进行多档选择。单位步进的大小仅受限于内部时钟频率Clkm和基础调制信号Tx0之间的倍数关系m，可以比最小的匹配电容的容值更小，突破了现有技术中，单位调整步进取决于最小匹配电容的限制。使用本发明该方法后，可以在不增加电容数量和驱动级数量，不额外提升硬件成本的前提下，减小每一档电容调整中的单位步进值，提高调整精度。

附图说明

图1是本发明阻抗匹配电路的结构示意图。

图2是本发明阻抗匹配电路一个具体实施例的器件级电路连接关系图。

图3是调整电路从第15档调整到第14档时的关键节点信号波形图。

图4是调整电路从第6档调整到第7档时的关键节点信号的波形图。

具体实施方式

下面结合实施例和附图对本发明作进一步说明，但不应以此限制本发明的保护范围。

请参阅图2，图2是本发明NFC移动支付模块中的阻抗匹配电路实施例的电路示意图，本实施例N＝3，m＝5，调整电路100的档位总数为15档。

在图2中，功放驱动级由3个D类开关型CMOS功率放大器构成。第一驱动级101包括了两个对称的MOS管：PMOS管(简称为Mp1)111和NMOS管(简称为Mn1)112；Mp1的输入调制信号为Txp1，Mn1的输入调制信号为Txn1；Mp1和Mn1的漏极输出连接在一起作为第一驱动级201的输出，接到外部的第一串联谐振电容Cs1上。第二驱动级202和第三驱动级203的结构与第一驱动级201相同，其输入调制信号分别为Txp2、Txn2、Txp3和Txn3，其输出分别连接第二串联谐振电容Cs2和第三串联谐振电容Cs3。

调整电路100的输入为基础调制信号Tx0、基础时钟信号Clkm、档位上调信号Gear_up和档位下调信号Gear_dn。基础调制信号Tx0的最小脉冲周期为T，Clkm信号的周期为T/5。因为功放驱动级总共有3路，调整电路100的输出调制信号总共也是3组，即前文所述的Txp1、Txn1、Txp2、Txn2、Txp3和Txn3。

在本实施例中的阻抗匹配网络是串并联谐振电容网络。该网络具体包括了第一串联谐振电容Cs1、第二串联谐振电容Cs2、第三串联谐振电容Cs3和并联谐振电容Cp。对于三个串联谐振电容，Cs1的一端接到了第一驱动级201的输出，另一端接到了天线输入端口A；Cs2的一端接到了第二驱动级202的输出，另一端接到了天线输入端口A；Cs3的一端接到了第三驱动级203的输出，另一端接到了天线输入端口A。并联谐振电容Cp的一端接到了天线接入端口A，另一端接地。

天线400采用单端的方式连接，其一端接在A点，一端接地。

结合上述连接关系可知，三个驱动级各自与对应的串联谐振电容连接，三个驱动级彼此之间呈并联关系，三个串联谐振电容彼此之间呈并联关系。在阻抗匹配电路工作时，接入匹配网络的串联谐振电容的大小，通过调整三个驱动级的导通周期来实现。具体来说，改变导通周期的方法，是改变各个MOS管输入调制信号的占空比。

根据Tx0信号和Clkm信号之间的频率倍数关系可知，每一路功放驱动级的占空比可以有m＝5种选择，结合驱动级数量N＝3，调整电路100总共有5×3＝15档占空比的组合可供选择。具体的档位和三个驱动级输入信号占空比之间的对应关系，可参考表一。

表一、电容接入档位和三个驱动级输入调制信号占空比的对应关系

表一中，第1档表示实际接入匹配网络的串联谐振电容的容值最小。在这个档位下，除第一驱动级的输入信号占空比为最小的10％以外，另外两个驱动级的输入信号占空比均为0％，即这两个驱动级始终不工作，其导通周期为0，第二和第三串联谐振电容的有效接入值为0。与之相反，第15档表示实际接入匹配网络的串联谐振电容的容值最大，在这个档位下，三个驱动级的输入信号占空比都为最大值50％，三个串联谐振电容的有效接入值均为最大，等于其标称数值Cs1、Cs2、Cs3。从第1档到第15档的中间档位，各驱动级的输入信号占空比，根据数值的大小依次提高，电容的有效接入值也相应提高。

为更好地解释档位和占空比之间的对应关系，以及档位的调整方法，下文中以一个最小脉冲周期为T的基础调制信号为例，介绍三个驱动级从第15档向第14档调整，以及从第6档向第7档调整时的关键节点信号波形。

请参考图3，在图3的前3个T周期的时间内，调整电路100的档位为第15档。因此，对于前3个T周期内的任意1个周期，其第一驱动级的输入Txp1在前T/2的时间内信号为低，Mp1导通；Txp1在后T/2的时间内信号为高，Mp1断开。与之对应的是，Txn1在前T/2的时间内信号为低，Mn1断开；Txn1在后T/2的时间内信号为高，Mn1导通。由此可知，因为输入信号Txp1和Txn1的占空比为50％，Mp1和Mn1在一个发射周期内各有一半时间处于导通状态，且Mp1和Mn1的导通时间互不重合，第一串联谐振电容Cs1的有效接入值最大。同Txp1、Txn1信号类似，Txp2、Txn2、Txp3、Txn3这4路输入信号的占空比也是50％，因此，Mp2、Mn2、Mp3和Mn3在一个发射周期内均各有一半时间处于导通状态，同一驱动级的两个MOS管之间的导通时间互不重合，第二和第三串联谐振电容Cs2、Cs3的有效接入值最大。

在图3的第3个T周期中，Gear_dn信号被置为1，Gear_up信号保持为0，于是，从第4个T周期开始，调整电路100的档位由第15档降至第14档。对于第4个和第5个周期，第三驱动级的输入Txp3在前2T/5的时间内信号为低，Mp3导通；Txp3在后3T/5的时间内信号为高，Mp3断开。与之对应的是，Txn3在后半周期的前2T/5时间内信号为高，Mn3导通，该周期其余时间内的信号为低，Mn3断开。因为第14档时，Mp3和Mn3在每个周期内的导通周期较第15档减小了1/5，所以Cs3的有效接入值也比第15档变小，减小的步进值约为1/5×Cs3。

请参考图4，在图4的前3个T周期的时间内，调整电路100的档位为第6档。因此，对于前3个T周期内的任意1个周期，其第一驱动级，Txp1和Txn1的占空比为50％，Mp1和Mn1在一个发射周期内各有一半时间处于导通状态，第一串联谐振电容Cs1的有效接入值最大。对于第二驱动级，在任意一个发射周期内，其输入Txp2在第一个T/10时间内的信号为低，Mp2导通；Txp2在剩余的9T/10时间内的信号为高，Mp2断开。与之对应的是，Txn2在第6个T/10时间时的信号为高，Mn2导通，其余9T/10时间内的信号为低，Mn2断开。由此可知，Mp2和Mn2在一个发射周期内各有1/10个周期处于导通状态，且Mp2和Mn2的导通时间互相不重合，第二串联谐振电容Cs2的有效接入值最小，约为1/5×Cs2。对于第三驱动级，其输入Txp3在全部发射时间内都为高，Txn3在全部发射时间内都为低，Mp3和Mn3始终都处于断开状态，第三串联谐振电容Cs3的有效接入值为0。

在图4的第3个T周期中，Gear_up信号被置为1，Gear_dn信号保持为0，于是，从第4个T周期开始，调整电路100的档位由第6档升至第7档。对于第4个和第5个周期，第二驱动级的输入Txp2在前T/5的时间内信号为低，Mp2导通；Txp2在后4T/5的时间内信号为高，Mp2断开。与之对应的是，Txn2在后半周期的前T/5时间内信号为高，Mn2导通，Txn2在该周期内其余时间的信号为低，Mn2断开。因为第7档时，Mp2和Mn2的导通周期较第6档增大了1/5，所以第二串联谐振电容Cs2的有效接入值也比第6档增大，增加的步进值约为1/5×Cs2。

由本实施例可知，所述阻抗匹配电路在仅使用3个驱动级，3个串联谐振电容的情况下，实现了15档的电容调整档位。在三个串联谐振电容Cs1、Cs2和Cs3容值一定的前提下，减小了每一档调整对应的单位步进电容值，获得了较好的调整精度。

虽然本发明已通过较佳实施例说明如上，但这一较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种改正和补充。因此，本发明的保护范围以权利要求书的范围为准。

Claims (3)

1.一种NFC移动支付模块的阻抗匹配电路，包括调制生成与占空比调整电路(100)、功放驱动级(200)、电容匹配网络(300)和天线(400)，特征在于：

所述的调制生成与占空比调整电路(100)，以下简称调整电路(100)，该调整电路(100)的输入信号包括最小脉冲周期为T的基础调制信号Tx0、周期为T/m的基础时钟信号Clkm、档位上调信号Gear_up和档位下调信号Gear_dn；m为大于1的正整数；该调整电路的具有N组输出端，第i组输出端包括第一方波调制信号Txpi输出端和第二方波调制信号Txni输出端，分别输出占空比在0-50％之间可调的第一方波调制信号Txpi和第二方波调制信号Txni，其中i为1、2、3、……、N，N≥1；

所述的功放驱动级(200)由N路并联的D类开关型CMOS功率放大器构成，其中，第i驱动级电路(20i)包括两个对称的MOS管：Mpi管和Mni管；所述的Mpi管的栅极接所述的调整电路(100)的第i组输出端的第一方波调制信号Txpi输出端，所述的Mni管的栅极接所述的调整电路(100)的第i组输出端的第二方波调制信号Txni输出端；所述的Mpi管和Mni管的漏极连接在一起构成第i驱动级电路(20i)的输出端，所述的Mpi管的源极接电源，所述的Mni管的源极接地；

所述的电容匹配网络(300)为串并联结构，包括N个串联谐振电容(Cs₁～Cs_N)和一个并联谐振电容(Cp)，第i串联谐振电容(Csi)的一端接所述的功放驱动级(200)的第i驱动级电路(20i)的输出端，该第i串联谐振电容(Csi)的另一端接天线(400)的输入端口；所述的并联谐振电容(Cp)的一端接所述的天线(400)输入端端口，该并联谐振电容(Cp)的另一端接地，所述的天线(400)的另一端接地。

2.根据权利要求1所述的阻抗匹配电路，其特征在于：所述调整电路是数字逻辑电路。

3.权利要求1或2所述的阻抗匹配电路的调整方法，其特征在于：该调整方法是利用档位上调信号Gear_up和档位下调信号Gear_dn通过所述的调整电路调整一个或多个驱动级调制信号的占空比，来改变发射电路在实际工作时的有效导通周期，从而改变与相应驱动级相连接的匹配电容的有效接入值，最终达到阻抗调整。档位总数等于m×N，对于1～m×N之间的任意一个档位D，其第i组调制输出的占空比由下式决定：

其中，1≤i≤N，mod(*)为取模运算的算子；档位的变化由决定，其规律如下：

当Gear_up＝1，Gear_dn＝0，且当前档位D<(m×N)时，在下一个T周期内，档位值+1；

当Gear_up＝0，Gear_dn＝1，且当前档位D>0时，在下一个T周期内，档位值-1；

当Gear_up＝0，Gear_dn＝0时，当前档位不变。