CN105428372A - 薄膜晶体管阵列基板及液晶显示面板 - Google Patents

薄膜晶体管阵列基板及液晶显示面板 Download PDF

Info

Publication number
CN105428372A
CN105428372A CN201511026055.0A CN201511026055A CN105428372A CN 105428372 A CN105428372 A CN 105428372A CN 201511026055 A CN201511026055 A CN 201511026055A CN 105428372 A CN105428372 A CN 105428372A
Authority
CN
China
Prior art keywords
film transistor
public electrode
thin
conductive layer
pixel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201511026055.0A
Other languages
English (en)
Other versions
CN105428372B (zh
Inventor
唐岳军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201511026055.0A priority Critical patent/CN105428372B/zh
Publication of CN105428372A publication Critical patent/CN105428372A/zh
Application granted granted Critical
Publication of CN105428372B publication Critical patent/CN105428372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136259—Repairing; Defects

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管阵列基板及液晶显示面板。所述薄膜晶体管包括由多条栅极线及多条数据线交叉先限定形成的多个像素区域，至少一个像素区域内同时设置第一薄膜晶体管及第二薄膜晶体管，同时设置第一薄膜晶体管及第二薄膜晶体管的像素区域为第一像素区域，所述第一像素区域还包括第一公共电极及第二公共电极，所述薄膜晶体管阵列基板的公共电压加载在所述第二公共电极上，所述第二公共电极通过所述第二薄膜晶体管连接到所述第一公共电极上，所述公共电压通过所述第二公共电极及所述第二薄膜晶体管对加载在所述第一公共电极上的公共电压进行修正。本发明能够减小液晶显示面板的闪烁及残像。

Description

薄膜晶体管阵列基板及液晶显示面板
技术领域
本发明涉及显示领域，尤其涉及一种薄膜晶体管阵列基板及液晶显示面板。
背景技术
随着显示技术的发展，液晶显示装置由于具有体积小、功耗低等优点而得到广大用户的青睐。液晶显示装置通常包括背光模组及液晶显示面板，背光模组用于为液晶显示面板提供光线，液晶显示面板用于显示文字、图像等信息。液晶显示面板在显示文字、图像等信息的时候，图像残留(ImageSticking)是衡量液晶显示面板质量的一个重要指标。所谓图像残留，是指液晶显示面板在显示下一个画面时保留前一个画面。为了平衡加载在液晶显示面板上的公共电压两端的像素(pixel)信号，会将公共电压修正一定量以避免液晶显示面板长时间电能后产生直流偏置电压，这个直流偏置电压会导致液晶显示面板中的正负极性粒子运动，正负极性粒子的堆积会产生直流残留电压，直流残留电压会导致图像残留。同时，过大的直流偏压还会导致液晶显示面板在显示图像时出现闪烁。因此，也通常通过判断液晶显示面板图像是否闪烁来判断液晶显示面板是否出现图像残留。进而在液晶显示面板出现图像残留时对液晶显示面板加载的公共电压进行调整。
现有技术中，当需要调整液晶显示面板中薄膜晶体管阵列基板中加载的公共电压时，由于公共电极层为一整块的，因此，将液晶显示面板的公共电压进行调整时，公共电压也时统一调整。请一并参阅图1、图2及图3，其中，CE表示公共电极，当薄膜晶体管(ThinFilmTransistor,TFT)的栅极电压信号从高电压(VGH)变为低电压(VGL)从而将薄膜晶体管从导通状态变为截止状态时，像素电极PE所充电的数据电压Vd降低了TFT寄生电容反冲电压△Vp这么多。反冲电压△Vp的表达式如公式(1)所示。
△Vp＝Cgs.(VGH-VGL)/(Cgs+Cst+Clc)(1)
其中，Cgs为TFT中栅极和源极之间的电容，Cst为存储电容，Clc为液晶的电容。假如在正极性时段期间提供正数据电压，在负极性时段期间提供负数据电压，并且正数据电压和负数据电压具有相同的灰阶。在此种情况下，正极性时段期间的正数据电压和负极性时段期间的负数据电压都降低了△Vp这么多。因此，在正极性时段期间的公共电压和正数据电压之间的差不同于负极性时段期间的公共电压和负数据电压之间的差。即，正极性时段期间和负极性时段期间显示不同的灰阶而非相同的灰阶。因此，液晶显示面板会因为反冲电压△Vp而发生闪烁和图像残留从而使得液晶显示面板的显示品质降低。
发明内容
本发明提供一种薄膜晶体管阵列基板，所述薄膜晶体管包括由多条栅极线及多条数据线交叉先限定形成的多个像素区域，至少一个像素区域内同时设置第一薄膜晶体管及第二薄膜晶体管，同时设置第一薄膜晶体管及第二薄膜晶体管的像素区域为第一像素区域，所述第一像素区域还包括第一公共电极及第二公共电极，所述薄膜晶体管阵列基板的公共电压加载在所述第二公共电极上，所述第二公共电极通过所述第二薄膜晶体管连接到所述第一公共电极上，所述公共电压通过所述第二公共电极及所述第二薄膜晶体管对加载在所述第一公共电极上的公共电压进行修正。
其中，所述第一像素区域还包括像素电极和绝缘层，所述第一公共电极层为顶层导电层，所述第一公共电极作为显示公共电极，所述像素电极及所述第二公共电极构成底层导电层，且所述像素电极与所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
其中，所述第二公共电极包括相连的第一部分及第二部分，所述第二公共电极的所述第一部分下面设置有数据线，且所述数据线与所述第一部分之间间隔绝缘设置；所述第二公共电极的所述第二部分下面设置有栅极线，且所述栅极线与所述第二部分之间间隔绝缘设置。
其中，所述第一像素区域还包括像素电极和绝缘层，所述第一公共电极为底层导电层，所述像素电极及所述第二公共电极构成顶层导电层，且所述像素电极与所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
其中，所述第一像素区域还包括像素电极和绝缘层，所述像素电极为底层导电层，所述第一公共电极及所述第二公共电极构成顶层导电层，且所述第一公共电极及所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
其中，所述第一像素区域还包括像素电极和绝缘层，所述像素电极为顶层导电层，所述第一公共电极及所述第二公共电极构成底层导电层，且所述第一公共电极及所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
其中，所述第一像素区域按行或者按列分布。
其中，当所述栅极线及所述数据线限定多行及多列像素区域时，第一列及最后一列像素区域设置第一像素区域；第一行及最后一行像素区域也设置第一像素区域。
其中，部分第一像素区域的第一公共电极连接成整体，或者所有第一像素区域的第一公共电极均不电连接。
其中，所述第一薄膜晶体管及所述第二薄膜晶体管的电容相同，其中，所述电容包括薄膜晶体管中栅极和源极之间的寄生电容、存储电容、及液晶的电容。
本发明还提供了一种液晶显示面板，所述液晶显示面板包括如前述各个实施方式所述的薄膜晶体管阵列基板。
相较于现有技术，本发明中的薄膜晶体管阵列基板增加了第二薄膜晶体管及第二而公共电极，并且，薄膜晶体管阵列基板的公共电压加载在所述第二公共电极上，所述第二公共电极通过所述第二薄膜晶体管连接到所述第一公共电极上。当栅极信号由高电压变为低电压时，像素电压产生的反冲电压等于第一公共电极产生的反冲电压，从而使像素电压的正负极性相较于公共电压对称，从而改善了所述薄膜晶体管阵列基板所应用的液晶显示面板的闪烁及残像。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中薄膜晶体管阵列基板的俯视图。
图2为图1的等效电路示意图。
图3为图1中的薄膜晶体管的栅极电压从高电压变为低电压时公共电压的变化波形图。
图4为本发明一较佳实施方式的薄膜晶体管阵列基板的俯视图。
图5为本发明一较佳实施方式中的薄膜晶体管阵列基板中亚像素单元的俯视图。
图6为本发明一较佳实施方式的图4中沿I-I线的剖面结构示意图。
图7为图5的等效电路示意图。
图8为图5中的薄膜晶体管的栅极电压从高电压变为低电压时公共电压的变化波形图。
图9为本发明另一较佳实施方式的薄膜晶体管阵列基板的俯视图。
图10为本发明另一较佳实施方式的图4沿I-I线的剖面结构示意图。
图11为本发明另一较佳实施方式的图4沿I-I线的剖面结构示意图。
图12为本发明另一较佳实施方式中的薄膜晶体管阵列基板中亚像素单元的俯视图。
图13为本发明另一较佳实施方式的图4沿I-I线的剖面结构示意图。
图14为本发明中一较佳实施方式的液晶显示面板的剖面结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在本发明实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明。在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。另外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”和“第四”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例A
请一并参阅图4至图8，图4为本发明一较佳实施方式的薄膜晶体管阵列基板的俯视图；图5为本发明一较佳实施方式中的薄膜晶体管阵列基板中亚像素单元的俯视图；图6为图4中沿I-I线的剖面结构示意图；图7为图5的等效电路示意图；图8为图5中的薄膜晶体管的栅极电压从高电压变为低电压时公共电压的变化波形图。所述薄膜晶体管阵列基板10包括由多条栅极线(gateline)100及多条数据线(dataline)200交叉限定形成的多个像素区域300，至少一个像素区域300内设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2，同时设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2的像素区域命名为第一像素区域310。所述第一像素区域310还包括第一公共电极(common1)3131和第二公共电极(common2)3132。所述薄膜晶体管阵列基板10的公共电压加载在所述第二公共电极3132上，所述第二公共电极3132通过所述第二薄膜晶体管TFT2连接在到所述第一公共电极common1上，所述公共电压通过所述第二公共电极3132及所述第二薄膜晶体管TFT2对所述第一公共电极common1上的公共电压进行修正。
结合图6，所述第一像素区域310还包括像素电极3133和绝缘层312，所述第一公共电极3131构成顶层导电层，所述第一公共电极3131作为所述薄膜晶体管阵列基板10的显示公共电极，所述像素电极3133及所述第二公共电极3132构成底层导电层，且所述像素电极3133与所述第二公共电极3132之间间隔设置，所述顶层导电层、所述绝缘层312及所述底层导电层自上而下依次层叠设置。
所述第二公共电极3132包括第一部分3132a及第二部分3132b。所述第二公共电极3132的所述第一部分3132a下面设置有数据线200，且所述数据线200与所述第一部分3132a之间绝缘设置。所述第二公共电极3132的所述第二部分3132b下面设置有栅极线100且所述栅极线100与所述第二部分3132b之间间隔绝缘设置。
第二公共电极3132作为数据线将公共电压信号传至所述第二薄膜晶体管TFT2，而所述第二薄膜晶体管TFT2通过自身压降来修正传送至所述第一公共电极上的电压信号。在本实施方式中，所述底层导电层中的各个像素电极3133及各个第二公共电极3132为面状电极，而所述第一公共电极3131为条状电极。
第二公共电极3132跨于所述栅极线100及所述数据线200上，通过所述第二薄膜晶体管TFT2充当第一公共电极3131的数据信号线。所述顶层导电层为第一公共电极3131，所述顶层导电层及所述像素电极3133相互配合以控制液晶转向。具体地，所述第一公共电极3131与所述像素电极3133之间的电压差可以控制液晶显示面板中的液晶的转向。所述像素电极3133及所述第一公共电极3131分别通过第一薄膜晶体管TFT1及所述第二薄膜晶体管TFT2供给信号，同时，所述第二公共电极3132通过绝缘层312被所述第一公共电极3131覆盖，因此，从而使得所述第二公共电极3132上的信号不会干扰到液晶显示面板中的液晶的转向，不会对液晶的转动造成干扰，在图中未示意出来。
所述像素电极3133及所述第一公共电极3131(即所述顶层导电层)分别通过所述第一薄膜晶体管TFT1及所述第二薄膜晶体管TFT2控制。所述第一薄膜晶体管TFT1及所述第二薄膜晶体管TFT2具有相同或相近的电容，此处参考图7和图8，所述第一薄膜晶体TFT1及所述第二薄膜晶体管TFT2的Cgs(图中未标出)、以及薄膜晶体管阵列基板10中的Clc及Cst分别对应相同或者相近，其中，Cgs为薄膜晶体管中栅极和源极之间的电容或者称为薄膜晶体管中栅极和源极之间的寄生电容，Cst为存储电容，Clc为液晶的电容。当栅极信号由高电压变为低电压时，由于与像素电极3133相连的第一薄膜晶体管TFT1的Cgs的作用，所以像素电压降了第一电压(即，反冲电压△VP)，同样地，由于第二薄膜晶体管TFT2的栅极和源极之间也存在寄生电容Cgs，所以施加到顶层导电层(第一公共电极3131)降低了第二电压(反冲电压△VCom)。而根据背景技术中的公式(1)来看，像素电压的反冲电压△VP几乎等于顶层导电层(第一公共电极)的反冲电压△VCom，因此，相对于顶层导电层(第一公共电极3131)上的公共电压，像素电压的正负极性相较于公共电压对称，如图8所示，从而改善了所述薄膜晶体管阵列基板10所应用的液晶显示面板的闪烁及残像。
另外，其他实施方式中，对于每个第一薄膜晶体管TFT1及每个第二薄膜晶体管TFT2而言，所述第一薄膜晶体管TFT1的及所述第二薄膜晶体管TFT2的Cgs以及薄膜晶体管阵列基板10的Clc及Cst也可以不相同，此处情况下，需要对所述第一薄膜晶体管TFT1及所述第二薄膜晶体管TFT2进行差异化设计，从而使像素电压的反冲电压△VP等于反冲电压△VCom即可。
为了不影响所述薄膜晶体管阵列基板10的开口率，当所述栅极线100及所述数据线200限定多行及多列像素区域300时，第一列及最后一列像素区域300设置为第一像素区域310，换句话说，第一列及最后一列的像素区域300中均设置有第一薄膜晶体管TFT1及第二薄膜晶体管TFT2两个薄膜晶体管；其余列的像素区域300中仅设置一个薄膜晶体管，这里，设置一个薄膜晶体管的像素区域300命名为第二像素区域320。
同样地，为了不影响所述薄膜晶体管阵列基板10的开口率，当所述栅极100及所述数据线200限定多行及多列像素区域300时，第一行及最后一行像素区域300也设置为第一像素区域310，换句话说，第一行及最后一行的像素区域300中均设置有第一薄膜晶体管TFT1及第二薄膜晶体管TFT2两个薄膜晶体管；其余行的像素区域300中仅设置一个薄膜晶体，设置第一个薄膜晶体管的像素区域300命名为第二像素区域320。
可以理解地，在其他实施方式中，当所述栅极线100及所述数据线200限定多行及多列像素区域300时，第一列及最后一列的像素区域300设置为第一像素区域310，且最后一行及最后一行的像素300同一也设置为第一像素区域310。其余的行列中的像素区域300仅设置一个薄膜晶体，设置一个薄膜晶体管的像素区域300命名为第二像素区域。换句话说，在本实施方式中，第一列及最后一列以及第一行及最后一行的像素区域300中均设置有第一薄膜晶体管TFT1及第二薄膜晶体管TFT2两个薄膜晶体管，其余的行列中的像素区域300设置一个薄膜晶体管。
可以理解地，在又一较佳实施方式中，请参阅图9在所述薄膜晶体管阵列基板的第0列及第n+1列仅仅设置薄膜晶体管(TFT2)，第0列及第n+1列为非进行显示作用的列，其余的第1～n列为进行显示作用的列。
在一实施方式中，部分像素区域300的顶层导电层(第一公共电极3131)连接成整体。在另一实施方式中，所有像素区域300的第一公共电极3131均不电连接。当所有行及所有列中的第一公共电极3131均不电连接时，可以实现所述薄膜晶体管阵列基板10所应用的液晶显示面板不同列、不同行根据像素的细微差异特征或者显示特征进行调整反冲电压△VCom，从而有助于更好地实现相对公共电压正负极性像素信号的对称，更有利于改善所述薄膜晶体管阵列基板10所应用的液晶显示面板的闪烁及残像。进一步地，当所有像素区域300的第一公共电极均不电连接时，可以更好地实现每个像素根据不同位置的像素特征和不同灰阶特征存在和具有微小差异的反冲电压△VP匹配反冲电压△VCom，可以以像素为单位更好地实现相对应公共电压正负极性像素信号的对称，更有利于改善所述薄膜晶体管阵列基板10所应用的液晶显示面板的闪烁及残像。
上述方案中仅第1/n行/列、第0/n+1行/列存在所述第二薄膜晶体管TFT2时，这些中间行/列中的第一公共电极3131可以按行/列等方式连接在一起，即有第一薄膜晶体管TFT2的像素上有第二公共电极3132，所述第二公共电极3132总是和所述第一公共电极3131在一起。
可以理解地，在图6中仅仅示意到了上述描述中提到的线路或者层结构，薄膜晶体管阵列基板10的其他层不详细示意图，统一称为承载体500。上述描述中提到的线路及层结构均直接或者间接设置到承载体500的同一表面上。
实施例B
下面对本发明另一较佳实施方式中的薄膜晶体管阵列基板进行介绍，请参阅图4、图5、图7、图8、并一并参阅图10，图10为本发明另一较佳实施方式的图4沿I-I线的剖面结构示意图。在本实施方式中，所述薄膜晶体管阵列基板10包括由多条栅极线及100多条数据线200交叉先限定形成的多个像素区域300，至少一个像素区域300内同时设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2，同时设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2的像素区域300为第一像素区域310，所述第一像素区域310还包括第一公共电极3131及第二公共电极3132，所述薄膜晶体管阵列基板10的公共电压加载在所述第二公共电极3132上，所述第二公共电极3132通过所述第二薄膜晶体管TFT2连接到所述第一公共电极3131上，所述公共电压通过所述第二公共电极3132及所述第二薄膜晶体管TFT2对加载在所述第一公共电极3131上的公共电压进行修正。
所述第一像素区域310还包括像素电极3133和绝缘层312，所述第一公共电极3131为底层导电层，所述像素电极3133及所述第二公共电极3132构成顶层导电层，且所述像素电极3133与所述第二公共电极3132间隔设置，所述顶层导电层、所述绝缘层312及所述底层导电层自上而下依次层叠设置。
同样地，所述第二公共电极3132包括第一部分3132a及第二部分3132b。所述第二公共电极3132的所述第一部分3132a下面设置有数据线200，且所述数据线200与所述第一部分3132a之间绝缘设置。所述第二公共电极3132的所述第二部分3132b下面设置有栅极线100且所述栅极线100与所述第二部分3132b之间间隔绝缘设置。
综上所述，在实施例A中，所述底层导电层包括像素电极3133及第二公共电极3132，所述顶层导电层包括第一公共电极3131；而在实施例B中，所述底层导电层包括第一公共电极3131，所述顶层导电层包括像素电极3133和所述第二公共电极3132。即，在实施例A和实施例B中，所述顶层导电层和所述底层导电层中包含的电极互换。
实施例C
下面对本发明另一较佳实施方式中的薄膜晶体管阵列基板进行介绍，请参阅图4、图5、图7、图8，并一并参阅图11，图11为本发明另一较佳实施方式的图4沿I-I线的剖面结构示意图。
在本实施方式中，所述薄膜晶体管阵列基板10包括由多条栅极线及100多条数据线200交叉先限定形成的多个像素区域300，至少一个像素区域300内同时设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2，同时设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2的像素区域300为第一像素区域310，所述第一像素区域310还包括第一公共电极3131及第二公共电极3132，所述薄膜晶体管阵列基板10的公共电压加载在所述第二公共电极3132上，所述第二公共电极3132通过所述第二薄膜晶体管TFT2连接到所述第一公共电极3131上，所述公共电压通过所述第二公共电极3132及所述第二薄膜晶体管TFT2对加载在所述第一公共电极3131上的公共电压进行修正。
在本实施方式中，所述第一像素区域310还包括像素电极3133和绝缘层312，所述像素电极3133为底层导电层，所述第一公共电极3131及所述第二公共电极3132构成顶层导电层，且所述第一公共电极3131及所述第二公共电极3132间隔设置，所述顶层导电层、所述绝缘层312及所述底层导电层自上而下依次层叠设置。
相应地，所述第二公共电极3132包括第一部分3132a及第二部分3132b。所述第二公共电极3132的所述第一部分3132a下面设置有数据线200，且所述数据线200与所述第一部分3132a之间绝缘设置。所述第二公共电极3132的所述第二部分3132b下面设置有栅极线100且所述栅极线100与所述第二部分3132b之间间隔绝缘设置。
请参阅图12，图12为本发明另一较佳实施方式中的薄膜晶体管阵列基板中亚像素单元的俯视图。在本实施方式中，所述顶层导电层包括显示公共电极(也即第一公共电极3131，在图中标记为common1)及第二公共电极3132(在图中标记为common2)，所述底层导电层包括间隔设置的像素电极3133。所述第二公共电极common2通过TFT2与所述第一公共电极common1连通，即，所述第二公共电极common2充当所述第一公共电极common1的数据信号线，TFT2与前述实施例类似，在这里起到修正加载在第一公共电极上的电压的作用。同样地，所述底层导电层与所述顶层导电层之间也设置有绝缘层。
实施例D
下面对本发明另一较佳实施方式中的薄膜晶体管阵列基板进行介绍，请参阅图4、图5、图7、图8，并一并参阅图13，图13为本发明另一较佳实施方式的图4沿I-I线的剖面结构示意图。
在本实施方式中，所述薄膜晶体管阵列基板10包括由多条栅极线及100多条数据线200交叉先限定形成的多个像素区域300，至少一个像素区域300内同时设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2，同时设置第一薄膜晶体管TFT1及第二薄膜晶体管TFT2的像素区域300为第一像素区域310，所述第一像素区域310还包括第一公共电极3131及第二公共电极3132，所述薄膜晶体管阵列基板10的公共电压加载在所述第二公共电极3132上，所述第二公共电极3132通过所述第二薄膜晶体管TFT2连接到所述第一公共电极3131上，所述公共电压通过所述第二公共电极3132及所述第二薄膜晶体管TFT2对加载在所述第一公共电极3131上的公共电压进行修正。
在本实施方式中，所述第一像素区域310还包括像素电极3133和绝缘层312，所述像素电极3133为顶层导电层，所述第一公共电极3131及所述第二公共电极3132构成底层导电层，且所述第一公共电极3131及所述第二公共电极3132间隔设置，所述顶层导电层、所述绝缘层312及所述底层导电层自上而下依次层叠设置。
相应地，所述第二公共电极3132包括第一部分3132a及第二部分3132b。所述第二公共电极3132的所述第一部分3132a下面设置有数据线200，且所述数据线200与所述第一部分3132a之间绝缘设置。所述第二公共电极3132的所述第二部分3132b下面设置有栅极线100且所述栅极线100与所述第二部分3132b之间间隔绝缘设置。
综上所述，在实施例C中，所述底层导电层包括像素电极3133，所述顶层导电层包括第一公共电极3131及所述第二公共电极3132；而在所述实施例D中，所述底层导电层包括所述第一公共电极3131及所述第二公共电极3132，所述顶层导电层包括像素电极3133。即，在实施例C和实施例D中，所述顶层导电层和所述底层导电层中包含的电极互换。
可以理解地，在上述实施例A、实施例B、实施例C及实施例D中的每个实施例中的膜晶体管阵列基板10中的每个像素区域300都可以包括第一薄膜晶体管TFT1及第二薄膜晶体管TFT2。本发明的薄膜晶体管阵列基板10中的同时包括所述第一薄膜晶体管TFT1和所述第二薄膜晶体管TFT2的第一像素区域310也可以按照行或者列的形式进行区分。举例而言，在本发明的薄膜晶体管阵列基板中一行或者多行同时包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。或者，在本发明的薄膜晶体管阵列基板中，一列或者多列同时包括第一薄膜晶体管TFT1和第二薄膜晶体管TFT2。
相较于现有技术，本发明中的薄膜晶体管阵列基板10增加了第二薄膜晶体管TFT2及第二而公共电极3132，并且，薄膜晶体管阵列基板10的公共电压加载在所述第二公共电极3132上，所述第二公共电极3132通过所述第二薄膜晶体管TFT2连接到所述第一公共电极3131上。当栅极信号由高电压变为低电压时，像素电压产生的反冲电压等于第一公共电极产生的反冲电压，从而使像素电压的正负极性相较于公共电压对称，从而改善了所述薄膜晶体管阵列基板10所应用的液晶显示面板的闪烁及残像。
可以理解的是，本发明中增设的第二公共电极的位置并不限于上述实施例，只要满足外部公共电压通过第二公共电极和第二薄膜晶体管TFT2后第一公共电极连通即可。本发明的实施例只是为了制造方便和节约工序而选择将第二公共电极与像素电极或第一公共电极同层设置，但另外单独设置一层第二公共电极层也是可以实现本发明的，在此不作限定。
下面结合图4～图13对本发明的液晶显示面板进行介绍，请参阅图14，图14为本发明中一较佳实施方式的液晶显示面板的剖面结构示意图。所述液晶显示面板1包括薄膜晶体管阵列基板10、彩膜基板30及液晶层50。所述薄膜晶体管阵列基板10与所述彩膜基板30相对且间隔设置，所述液晶层50设置在所述薄膜晶体管阵列基板10及所述彩膜基板30之间。所述薄膜晶体管阵列基板10可以参照前述对薄膜晶体管阵列基板10的描述，在此不再赘述。所述液晶显示面板1可应用在但不仅限于智能手机(SmartPhone)、互联网设备(MobileInternetDevice，MID)、电子书、平板电脑、便携式播放站(PlayStationPortable,PSP)或者个人数字助理(PersonalDigitalAssistant，PDA)等便携式设备上。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本发明权利要求所作的等同变化，仍属于发明所涵盖的范围。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管包括由多条栅极线及多条数据线交叉先限定形成的多个像素区域，至少一个像素区域内同时设置第一薄膜晶体管及第二薄膜晶体管，同时设置第一薄膜晶体管及第二薄膜晶体管的像素区域为第一像素区域，所述第一像素区域还包括第一公共电极及第二公共电极，所述薄膜晶体管阵列基板的公共电压加载在所述第二公共电极上，所述第二公共电极通过所述第二薄膜晶体管连接到所述第一公共电极上，所述公共电压通过所述第二公共电极及所述第二薄膜晶体管对加载在所述第一公共电极上的公共电压进行修正。
2.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一像素区域还包括像素电极和绝缘层，所述第一公共电极为顶层导电层，所述第一公共电极作为所述薄膜晶体管阵列基板的显示公共电极，所述像素电极及所述第二公共电极构成底层导电层，且所述像素电极与所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
3.如权利要求2所述的薄膜晶体管阵列基板，其特征在于，所述第二公共电极包括相连的第一部分及第二部分，所述第二公共电极的所述第一部分下面设置有数据线，且所述数据线与所述第一部分之间间隔绝缘设置；所述第二公共电极的所述第二部分下面设置有栅极线，且所述栅极线与所述第二部分之间间隔绝缘设置。
4.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一像素区域还包括像素电极和绝缘层，所述第一公共电极为底层导电层，所述像素电极及所述第二公共电极构成顶层导电层，且所述像素电极与所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
5.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一像素区域还包括像素电极和绝缘层，所述像素电极为底层导电层，所述第一公共电极及所述第二公共电极构成顶层导电层，且所述第一公共电极及所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
6.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一像素区域还包括像素电极和绝缘层，所述像素电极为顶层导电层，所述第一公共电极及所述第二公共电极构成底层导电层，且所述第一公共电极及所述第二公共电极间隔设置，所述顶层导电层、所述绝缘层及所述底层导电层自上而下依次层叠设置。
7.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一像素区域按行或者按列分布；当所述栅极线及所述数据线限定多行及多列像素区域时，第一列及最后一列像素区域设置第一像素区域；第一行及最后一行像素区域也设置第一像素区域。
8.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，部分第一像素区域的第一公共电极连接成整体，或者所有第一像素区域的第一公共电极均不电连接。
9.如权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述第一薄膜晶体管及所述第二薄膜晶体管的电容相同，其中，所述电容包括薄膜晶体管中栅极和源极之间的寄生电容。
10.一种液晶显示面板，其特征在于，所述液晶显示面板包括如权利要求1～9所述的薄膜晶体管阵列基板。
CN201511026055.0A 2015-12-31 2015-12-31 薄膜晶体管阵列基板及液晶显示面板 Active CN105428372B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511026055.0A CN105428372B (zh) 2015-12-31 2015-12-31 薄膜晶体管阵列基板及液晶显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511026055.0A CN105428372B (zh) 2015-12-31 2015-12-31 薄膜晶体管阵列基板及液晶显示面板

Publications (2)

Publication Number Publication Date
CN105428372A true CN105428372A (zh) 2016-03-23
CN105428372B CN105428372B (zh) 2018-09-14

Family

ID=55506453

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511026055.0A Active CN105428372B (zh) 2015-12-31 2015-12-31 薄膜晶体管阵列基板及液晶显示面板

Country Status (1)

Country Link
CN (1) CN105428372B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867033A (zh) * 2016-06-13 2016-08-17 厦门天马微电子有限公司 阵列基板以及液晶显示面板
CN107577074A (zh) * 2017-10-30 2018-01-12 武汉华星光电技术有限公司 薄膜晶体管液晶显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303490A (zh) * 2007-05-09 2008-11-12 群康科技(深圳)有限公司 液晶显示器及其公共电压调整方法
CN101354870A (zh) * 2007-07-24 2009-01-28 北京京东方光电科技有限公司 Tft-lcd控制方法
US20090309822A1 (en) * 2008-06-13 2009-12-17 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101303490A (zh) * 2007-05-09 2008-11-12 群康科技(深圳)有限公司 液晶显示器及其公共电压调整方法
CN101354870A (zh) * 2007-07-24 2009-01-28 北京京东方光电科技有限公司 Tft-lcd控制方法
US20090309822A1 (en) * 2008-06-13 2009-12-17 Lg Display Co., Ltd. Array substrate for in-plane switching mode liquid crystal display device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105867033A (zh) * 2016-06-13 2016-08-17 厦门天马微电子有限公司 阵列基板以及液晶显示面板
CN105867033B (zh) * 2016-06-13 2019-06-14 厦门天马微电子有限公司 阵列基板以及液晶显示面板
CN107577074A (zh) * 2017-10-30 2018-01-12 武汉华星光电技术有限公司 薄膜晶体管液晶显示面板

Also Published As

Publication number Publication date
CN105428372B (zh) 2018-09-14

Similar Documents

Publication Publication Date Title
US8836679B2 (en) Display with multiplexer feed-through compensation and methods of driving same
US8416168B2 (en) Liquid crystal display
CN106847085B (zh) 显示装置
US10216049B2 (en) Display panel and display device
CN202916564U (zh) 液晶显示装置
US9779677B2 (en) Display apparatus and method of driving the same that compensates temperature variations in the display apparatus
US20130162616A1 (en) Transparent display apparatus
US20210183893A1 (en) Array substrate
US8643802B2 (en) Pixel array, polymer stablized alignment liquid crystal display panel, and pixel array driving method
JP2002357850A (ja) アクティブマトリクスデバイスおよびディスプレイ
CN207183274U (zh) 阵列基板、显示面板和显示装置
US20130057818A1 (en) Liquid crystal display
US10600382B2 (en) Array substrate, data driving circuit, data driving method and display apparatus
CN101140396A (zh) 液晶显示器装置
CN106886112B (zh) 阵列基板、显示面板和显示装置
EP2346025A1 (en) Liquid crystal display and driving method thereof
CN104319354A (zh) 一种管脚绑定结构及显示面板
US20220115407A1 (en) Array substrate and display panel
US7671930B2 (en) Liquid crystal display pixel structure having sub-pixels with particular capacitance
CN103681692A (zh) 一种阵列基板及其制作方法、显示装置
US20120112193A1 (en) Transistor array substrate
CN103268041B (zh) 液晶显示面板及其驱动方法
CN105428372A (zh) 薄膜晶体管阵列基板及液晶显示面板
US20200365576A1 (en) Tft substrate, esd protection circuit and manufacturing method of tft substrate
US7929095B2 (en) Liquid crystal display panel

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant