CN105428269A - 一种基于封装基板的线路图形检测方法 - Google Patents
一种基于封装基板的线路图形检测方法 Download PDFInfo
- Publication number
- CN105428269A CN105428269A CN201510750949.8A CN201510750949A CN105428269A CN 105428269 A CN105428269 A CN 105428269A CN 201510750949 A CN201510750949 A CN 201510750949A CN 105428269 A CN105428269 A CN 105428269A
- Authority
- CN
- China
- Prior art keywords
- measured
- wire
- coupongs
- line pattern
- limit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 62
- 238000001514 detection method Methods 0.000 title claims abstract description 28
- 238000010586 diagram Methods 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 title abstract 5
- 238000005070 sampling Methods 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 10
- 239000000084 colloidal system Substances 0.000 claims description 36
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B21/00—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant
- G01B21/02—Measuring arrangements or details thereof, where the measuring technique is not covered by the other groups of this subclass, unspecified or not relevant for measuring length, width, or thickness
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
Abstract
本发明公开了一种基于封装基板的线路图形检测方法，包括如下步骤：获取待测导线在待测封装基板的线路图形中的位置信息；根据待测导线的位置信息得到取样片位置信息，并使得取样片的待测边与待测导线垂直相连；根据取样片位置信息在待测封装基板上取样得到取样片，并确保待测导线的端面裸露于取样片的待测边外；获取取样片的待测边上裸露的待测导线端面的导线线宽信息。上述的基于封装基板的线路图形检测方法，通过取样片的待测边垂直经过待测导线，并在待测封装基板上取样得到取样片，使得待测导线的端部垂直裸露于取样片的待测边上。如此获取到取样片的待测边的待测导线的截面宽度准确性较高，待测导线的截面宽度检测的误差满足检测标准。
Description
技术领域
本发明涉及封装基板的检测技术领域，尤其是涉及一种基于封装基板的线路图形检测方法。
背景技术
传统通过人眼即可辅助来对封装基板的线路图形进行检测，然而随着电子产品不断向多功能化、轻薄短小、高性能化的方向发展，作为芯片载体的封装基板对线路图形的精度要求越来越高。线路图形中的线宽线距越来越小，使得对于检测人员对封装基板的导线的检测质量提出了高要求。
目前封装基板线路图形的线宽/线距精细程度普遍处于25/25μm的水平，且还会有进一步精细化的趋势。趋于精细化的线路图形已经超出了人类肉眼的分辨能力，通过肉眼识别封装基板线路图形难以辅助检测人员完成封装基板线路图形的高质量检测。25μm水平的线路图形的细微偏差(如2-3μm)都将对后续封装基板线路图形的品质检测带来较大的测量误差，并将严重影响封装基板线路图形检测的准确性。
发明内容
基于此，本发明在于克服现有技术的缺陷，提供一种基于封装基板的线路图形检测方法，它能够准确获取封装基板的导线线宽。
其技术方案如下：一种基于封装基板的线路图形检测方法，包括如下步骤：获取待测封装基板的待测导线在所述待测封装基板的线路图形中的位置信息；根据所述待测导线的位置信息得到在所述待测封装基板的线路图形中进行取样的取样片位置信息，并使得所述取样片的待测边与所述待测导线垂直相连；根据所述取样片位置信息在所述待测封装基板上取样得到所述取样片，并确保所述待测导线的端面裸露于所述取样片的待测边外；获取所述取样片的待测边上裸露的待测导线端面的导线线宽信息。
在其中一个实施例中，所述根据所述待测导线的位置信息得到在所述待测封装基板的线路图形中进行取样的取样片位置信息的方法为：
先确定垂直经过所述待测导线的待测边的位置信息，然后根据所述待测边的位置信息得到所述取样片的位置信息。
在其中一个实施例中，在获取待测导线的位置信息之前还包括步骤：将所述待测封装基板的线路图形分成一个以上矩形单元线路图形；确定所述矩形单元线路图形中待检测的待测矩形单元线路图形，从所述待测矩形单元线路图形中确定所述待测导线。
在其中一个实施例中，所述获取待测导线在所述待测封装基板的线路图形中的位置信息为获取所述待测导线与所述待测矩形单元线路图形中最靠近所述待测导线的单元边之间的夹角所述确定垂直经过所述待测导线的待测边的位置信息的方法为：先根据所述待测导线与所述待测矩形单元线路图形中的单元边之间的夹角计算得到然后在所述待测矩形单元线路图形中最靠近所述待测导线的单元边上截取长度为a的第一截取边，以及在所述待测矩形单元线路图形中与最靠近所述待测导线的单元边的相邻单元边上截取长度为b的第二截取边，且满足所述第一截取边与所述第二截取边的其中一个截取点为所述待测矩形单元线路图形的同一个顶点；通过所述第一截取边在所述待测矩形单元线路图形上的另一个截取点与所述第二截取边在所述待测矩形单元线路图形上的另一个截取点确定所述待测边，且使得所述待测边经过所述待测导线。
在其中一个实施例中，所述获取所述取样片的待测边上裸露的待测导线端面的导线线宽信息包括如下步骤：先将所述取样片放入到灌胶模具中的成型部内；然后在所述成型部中装入待固化胶体；使所述待固化胶体固化于所述取样片的外围，形成包含于所述取样片的待检测胶体；将待检测胶体从所述灌胶模具中分离出来；将所述待检测胶体放置在测量仪器的测量平台上，通过所述测量仪器获取所述取样片的待测边上裸露的待测导线端面的导线线宽。
在其中一个实施例中，在将待检测胶体从所述灌胶模具中分离出来的步骤之前包括步骤：将所述待检测胶体的表面打磨处理，使所述取样片的待测边裸露于所述待检测胶体表面，且所述待检测胶体中具有待测边的一面与所述取样片相垂直。
在其中一个实施例中，所述灌胶模具呈管状，所述灌胶模具的成型部为管道段，所述取样片装入到所述成型部中后，所述取样片与所述管道段的两个端面相垂直设置。
在其中一个实施例中，在将所述取样片放入到灌胶模具中的成型部内后，通过辅助固定夹具使得所述取样片装入到所述成型部中后，所述取样片与所述管道段的两个端面相垂直设置。
下面结合上述技术方案对本发明的原理、效果进一步说明：
1、上述的基于封装基板的线路图形检测方法，通过取样片的待测边垂直经过待测导线，并在待测封装基板上取样得到取样片，使得待测导线的端部垂直裸露于取样片的待测边上。如此获取到取样片的待测边的待测导线的截面宽度准确性较高，待测导线的截面宽度检测的误差满足检测标准。
2、在根据待测导线与所述待测矩形单元线路图形中最靠近所述待测导线的单元边之间的夹角能够在待测矩形单元线路图形中快速得到第一截取边与第二截取边，并满足便能确定第一截取点与第二截取点，根据第一截取点与第二截取点即可确定待测边的位置信息，使得能快速得到取样片位置信息，且能确保待测边与待测导线相垂直。
3、将取样片放入至灌胶模具中，通过向灌胶模具中灌胶即能得到包含取样片的待检测胶体，对待检测胶体进行测量获取待测导线的导线线宽。如此，能方便对取样片的导线线宽进行测量，所获取的导线线宽的准确性高。
4、将灌胶模具的成型部设计成管道段，并通过辅助固定夹具使得取样片垂直于管道段的两端面。如此待固化胶体与取样片一起固化成型得到待检测胶体后，取样片即垂直于待检测胶体，再通过打磨使得取样片的待测边裸露于待检测胶体外，如此测量工具能获取到待测导线的端部的导线线宽准确性高。
附图说明
图1为本发明实施例所述待测封装基板的结构示意图；
图2为图1中A处的放大图；
图3为本发明实施例所述取样片的结构示意图；
图4为本发明实施例所述取样片置于灌胶模具中的结构示意图；
图5为本发明实施例所述待测胶体结构示意图；
图6为本发明实施例所述待测胶体的待测边所在端面的结构示意图。
附图标记说明：
10、待测封装基板，11、矩形单元线路图形，12、待测矩形单元线路图形，13、待测导线，14、取样片，141、待测边，15、第一截取点，16、第二截取点，17、顶点，20、灌胶模具，30、待测胶体。
具体实施方式
下面对本发明的实施例进行详细说明：
实施例一
本发明所述的一种基于封装基板的线路图形检测方法，包括如下步骤：
S101、获取待测封装基板10的待测导线13在所述待测封装基板10的线路图形中的位置信息；图1中示意出了待测封装基板10的线路图形，图1中的A处示意出了待测导线13，即先获取A处的待测导线13的位置信息。
S102、根据所述待测导线13的位置信息得到在所述待测封装基板10的线路图形中进行取样的取样片14位置信息，并使得所述取样片14的待测边141与所述待测导线13垂直相连；即在获取到待测导线13的位置信息后，根据取样片14的待测边141与所述待测导线13垂直相连的关系由已知的待测导线13的位置确定出待测边141的位置(请参阅图2，图2是示意出了取样片14的待测边141与待测导线13垂直相连)，然后根据待测边141的位置得到取样片14位置。图2中示意出了取样片14为矩形形状，当然也不限于矩形形状，还包括多边形取样片14，使得取样片14的一边为待测边141、且该待测边141与待测导线13相垂直即可。如此，在确保取样片14的待测边141垂直经过待测导线13后，经过后续步骤在待测封装基板10上取样得到取样片14，使得待测导线13的端部垂直裸露于取样片14的待测边141上(请参阅图3，图3示意出了取样片14)。如此获取到取样片14的待测边141的待测导线13的截面宽度准确性较高，待测导线13的截面宽度检测的误差满足检测标准。
S103、根据所述取样片14位置信息在所述待测封装基板10上取样得到所述取样片14，并确保所述待测导线13的端面裸露于所述取样片14的待测边141外；即在待测封装基板10上按照S101与S102确定了取样片14位置信息后，通过切割刀具按照取样片14位置信息将取样片14从待测封装基板10中切割取出，即可使得待测导线13的端面裸露于所述取样片14的待测边141外。
S104、获取所述取样片14的待测边141上裸露的待测导线13端面的导线线宽信息。即通过测量仪器，例如金相显微镜，获取取样片14的待测边141上裸露的待测导线13端面的导线线宽，根据该导线线宽即能用于评估待测导线13的检测质量。
上述的基于封装基板的线路图形检测方法，通过取样片14的待测边141垂直经过待测导线13，并在待测封装基板10上取样得到取样片14，使得待测导线13的端部垂直裸露于取样片14的待测边141上。如此获取到取样片14的待测边141的待测导线13的截面宽度准确性较高，待测导线13的截面宽度检测的误差满足检测标准。
实施例二
本发明所述的一种基于封装基板的线路图形检测方法，包括如下步骤：
S201、将待测封装基板10的线路图形分成一个以上矩形单元线路图形11，确定所述矩形单元线路图形11中待检测的待测矩形单元线路图形12，从所述待测矩形单元线路图形12中确定所述待测导线13；
S202、先获取所述待测导线13与所述待测矩形单元线路图形12中最靠近所述待测导线13的单元边之间的夹角然后在所述待测矩形单元线路图形12中最靠近所述待测导线13的单元边上截取长度为a的第一截取边，以及在所述待测矩形单元线路图形12中与最靠近所述待测导线13的单元边的相邻单元边上截取长度为b的第二截取边，且满足
S203、所述第一截取边与所述第二截取边的其中一个截取点为所述待测矩形单元线路图形12的同一个顶点17，通过所述第一截取边在所述待测矩形单元线路图形12上的另一个截取点与所述第二截取边在所述待测矩形单元线路图形12上的另一个截取点确定所述待测边141，且使得所述待测边141经过所述待测导线13；
通过S202-S203，在根据待测导线13与所述待测矩形单元线路图形12中最靠近所述待测导线13的单元边之间的夹角能够在待测矩形单元线路图形12中快速得到第一截取边与第二截取边，便能确定第一截取点15与第二截取点16，根据第一截取点15与第二截取点16即可确定待测边141的位置信息，使得能快速得到取样片14位置信息，且能确保待测边141与待测导线13相垂直。
S204、先确定垂直经过所述待测导线13的待测边141的位置信息，然后根据所述待测边141的位置信息得到所述取样片14的位置信息；即在获取到待测导线13的位置信息后，根据取样片14的待测边141与所述待测导线13垂直相连的关系由已知的待测导线13的位置确定出待测边141的位置(请参阅图2，图2是示意出了取样片14的待测边141与待测导线13垂直相连)，然后根据待测边141的位置得到取样片14位置，图2中示意出了取样片14为矩形形状，当然也不限于矩形形状，还包括多边形取样片14，使得取样片14的一边为待测边141、且该待测边141与待测导线13相垂直即可。
在确保取样片14的待测边141垂直经过待测导线13后，经过后续步骤在待测封装基板10上取样得到取样片14，使得待测导线13的端部垂直裸露于取样片14的待测边141上(请参阅图3，图3示意出了取样片14)。如此获取到取样片14的待测边141的待测导线13的截面宽度准确性较高，待测导线13的截面宽度检测的误差满足检测标准。
S205、根据所述取样片14位置信息在所述待测封装基板10上取样得到所述取样片14，并确保所述待测导线13的端面裸露于所述取样片14的待测边141外；即在待测封装基板10上按照S201-S203确定了取样片14位置信息后，通过切割刀具按照取样片14位置信息将取样片14从待测封装基板10中切割取出，即可使得待测导线13的端面裸露于所述取样片14的待测边141外。
S206、先将所述取样片14放入到灌胶模具20中的成型部内；
请参阅图4，在其中一个实施例中，所述灌胶模具20呈管状，所述灌胶模具20的成型部为管道段，所述取样片14装入到所述成型部中后，所述取样片14与所述管道段的两个端面相垂直设置。通过辅助固定夹具使得所述取样片14装入到所述成型部中后，所述取样片14与所述管道段的两个端面相垂直设置。
S207、然后在所述成型部中装入待固化胶体；
S208、使所述待固化胶体固化于所述取样片14的外围，形成包含于所述取样片14的待检测胶体；
S209、将待检测胶体从所述灌胶模具20中分离出来；
S210、将所述待检测胶体(请参阅图5，其示意出了待检测胶体从灌胶模具20中分离出之后的结构示意图)的表面打磨处理，使所述取样片14的待测边141裸露于所述待检测胶体表面，且所述待检测胶体中具有待测边141的一面与所述取样片14相垂直；
S211、将所述待检测胶体放置在测量仪器的测量平台上，通过所述测量仪器获取所述取样片14的待测边141上裸露的待测导线13端面的导线线宽(请参阅图6，示意出了待测胶体30的待测边141所在端面的待测导线13的导线线宽d)。通过测量仪器，例如金相显微镜，获取取样片14的待测边141上裸露的待测导线13端面的导线线宽d，根据该导线线宽即能用于评估待测导线13的检测质量。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (8)
1.一种基于封装基板的线路图形检测方法，其特征在于，包括如下步骤：
获取待测封装基板的待测导线在所述待测封装基板的线路图形中的位置信息；
根据所述待测导线的位置信息得到在所述待测封装基板的线路图形中进行取样的取样片位置信息，并使得所述取样片的待测边与所述待测导线垂直相连；
根据所述取样片位置信息在所述待测封装基板上取样得到所述取样片，并确保所述待测导线的端面裸露于所述取样片的待测边外；
获取所述取样片的待测边上裸露的待测导线端面的导线线宽信息。
2.根据权利要求1所述的基于封装基板的线路图形检测方法，其特征在于，
所述根据所述待测导线的位置信息得到在所述待测封装基板的线路图形中进行取样的取样片位置信息的方法为：
先确定垂直经过所述待测导线的待测边的位置信息，然后根据所述待测边的位置信息得到所述取样片的位置信息。
3.根据权利要求2所述的基于封装基板的线路图形检测方法，其特征在于，
在获取待测导线的位置信息之前还包括步骤：
将所述待测封装基板的线路图形分成一个以上矩形单元线路图形；
确定所述矩形单元线路图形中待检测的待测矩形单元线路图形，从所述待测矩形单元线路图形中确定所述待测导线。
4.根据权利要求3所述的基于封装基板的线路图形检测方法，其特征在于，
所述获取待测导线在所述待测封装基板的线路图形中的位置信息为获取所述待测导线与所述待测矩形单元线路图形中最靠近所述待测导线的单元边之间的夹角
所述确定垂直经过所述待测导线的待测边的位置信息的方法为：
先根据所述待测导线与所述待测矩形单元线路图形中的单元边之间的夹角计算得到
然后在所述待测矩形单元线路图形中最靠近所述待测导线的单元边上截取长度为a的第一截取边，以及在所述待测矩形单元线路图形中与最靠近所述待测导线的单元边的相邻单元边上截取长度为b的第二截取边，且满足所述第一截取边与所述第二截取边的其中一个截取点为所述待测矩形单元线路图形的同一个顶点；
通过所述第一截取边在所述待测矩形单元线路图形上的另一个截取点与所述第二截取边在所述待测矩形单元线路图形上的另一个截取点确定所述待测边，且使得所述待测边经过所述待测导线。
5.根据权利要求1所述的基于封装基板的线路图形检测方法，其特征在于，所述获取所述取样片的待测边上裸露的待测导线端面的导线线宽信息包括如下步骤：
先将所述取样片放入到灌胶模具中的成型部内；
然后在所述成型部中装入待固化胶体；
使所述待固化胶体固化于所述取样片的外围，形成包含于所述取样片的待检测胶体；
将待检测胶体从所述灌胶模具中分离出来；
将所述待检测胶体放置在测量仪器的测量平台上，通过所述测量仪器获取所述取样片的待测边上裸露的待测导线端面的导线线宽。
6.根据权利要求5所述的基于封装基板的线路图形检测方法，其特征在于，在将待检测胶体从所述灌胶模具中分离出来的步骤之前包括步骤：
将所述待检测胶体的表面打磨处理，使所述取样片的待测边裸露于所述待检测胶体表面，且所述待检测胶体中具有待测边的一面与所述取样片相垂直。
7.根据权利要求5或6所述的基于封装基板的线路图形检测方法，其特征在于，所述灌胶模具呈管状，所述灌胶模具的成型部为管道段，所述取样片装入到所述成型部中后，所述取样片与所述管道段的两个端面相垂直设置。
8.根据权利要求7所述的基于封装基板的线路图形检测方法，其特征在于，在将所述取样片放入到灌胶模具中的成型部内后，通过辅助固定夹具使得所述取样片装入到所述成型部中后，所述取样片与所述管道段的两个端面相垂直设置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510750949.8A CN105428269B (zh) | 2015-11-05 | 2015-11-05 | 一种基于封装基板的线路图形检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510750949.8A CN105428269B (zh) | 2015-11-05 | 2015-11-05 | 一种基于封装基板的线路图形检测方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105428269A true CN105428269A (zh) | 2016-03-23 |
| CN105428269B CN105428269B (zh) | 2018-01-30 |
Family
ID=55506380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510750949.8A Active CN105428269B (zh) | 2015-11-05 | 2015-11-05 | 一种基于封装基板的线路图形检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105428269B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109737878A (zh) * | 2018-12-29 | 2019-05-10 | 广州兴森快捷电路科技有限公司 | 层间偏移量的测量方法及测量系统 |
| CN116313940A (zh) * | 2023-05-18 | 2023-06-23 | 上海聚跃检测技术有限公司 | 一种引线键合结构的切割方法及切割辅助装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060288325A1 (en) * | 2005-06-15 | 2006-12-21 | Atsushi Miyamoto | Method and apparatus for measuring dimension of a pattern formed on a semiconductor wafer |
| JP2009079915A (ja) * | 2007-09-25 | 2009-04-16 | Hitachi Kokusai Electric Inc | 微小寸法測定方法および測定装置 |
| CN102569114A (zh) * | 2010-12-17 | 2012-07-11 | 无锡华润上华半导体有限公司 | 一种金属导线尺寸监测方法 |
| US20130173204A1 (en) * | 2011-12-29 | 2013-07-04 | Hon Hai Precision Industry Co., Ltd. | System and method for measuring trace width of pcb |
-
2015
- 2015-11-05 CN CN201510750949.8A patent/CN105428269B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060288325A1 (en) * | 2005-06-15 | 2006-12-21 | Atsushi Miyamoto | Method and apparatus for measuring dimension of a pattern formed on a semiconductor wafer |
| JP2009079915A (ja) * | 2007-09-25 | 2009-04-16 | Hitachi Kokusai Electric Inc | 微小寸法測定方法および測定装置 |
| CN102569114A (zh) * | 2010-12-17 | 2012-07-11 | 无锡华润上华半导体有限公司 | 一种金属导线尺寸监测方法 |
| US20130173204A1 (en) * | 2011-12-29 | 2013-07-04 | Hon Hai Precision Industry Co., Ltd. | System and method for measuring trace width of pcb |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109737878A (zh) * | 2018-12-29 | 2019-05-10 | 广州兴森快捷电路科技有限公司 | 层间偏移量的测量方法及测量系统 |
| CN116313940A (zh) * | 2023-05-18 | 2023-06-23 | 上海聚跃检测技术有限公司 | 一种引线键合结构的切割方法及切割辅助装置 |
| CN116313940B (zh) * | 2023-05-18 | 2023-08-11 | 上海聚跃检测技术有限公司 | 一种引线键合结构的切割方法及切割辅助装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105428269B (zh) | 2018-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104422406A (zh) | 平面度量测系统及方法 | |
| CN104316855B (zh) | 一种hemt器件结温的测试方法 | |
| CN103852649B (zh) | 基于共面传感单元的三维电场测量方法 | |
| CN104766812A (zh) | 包含有成像设备的分割装置 | |
| CN104425302A (zh) | 半导体器件的缺陷检测方法和装置 | |
| CN107993948B (zh) | 三维存储器字线电阻的测量方法 | |
| CN103822874A (zh) | 一种基于裂纹柔度的板材内部残余应力检测方法 | |
| CN105241718A (zh) | 一种tem样品制备方法 | |
| CN104807407A (zh) | 一种基于银行卡的手机测量长度方法 | |
| CN105428269A (zh) | 一种基于封装基板的线路图形检测方法 | |
| CN105403800A (zh) | 一种电力系统参数的确定方法及装置 | |
| CN103471532A (zh) | 测量飞行器表面波纹度的系统以及相应方法 | |
| CN103344187A (zh) | 冶金产品宽度的在线测量装置及其方法 | |
| CN104217843B (zh) | 霍尔电流传感器及其磁环、实现霍尔电流传感器用于测量大电流的方法 | |
| CN103438803B (zh) | 计算机视觉技术跨视场精确测量矩形零件尺寸的方法 | |
| CN107958206B (zh) | 一种飞行器表面热流辨识装置温度测量数据预处理方法 | |
| CN206235284U (zh) | 一种专用槽样板 | |
| CN102867762B (zh) | 一种量测晶圆检测机台稳定性和精确性的监控方法 | |
| CN104253113A (zh) | 一种测量时使用的定位标记及其识别方法 | |
| CN104131509B (zh) | 一种路面纹理结构与构造深度激光测量仪 | |
| CN105319444A (zh) | 一种导电材料电导率均匀程度评估方法 | |
| CN104597513A (zh) | 一种地球物理磁场大数据预处理值的获取方法 | |
| CN104280261A (zh) | 截面样品的制备方法 | |
| CN211263586U (zh) | 一种电力系统电流测量装置 | |
| CN106024664A (zh) | 一种金属层膜厚堆叠模型校准的方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20160323 Assignee: Guangzhou Kaide Finance Leasing Co.,Ltd. Assignor: SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|GUANGZHOU XINGSEN ELECTRONIC Co.,Ltd. Contract record no.: 2019990000235 Denomination of invention: Circuit diagram detection method based on packaging substrate Granted publication date: 20180130 License type: Exclusive License Record date: 20190716 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: Circuit diagram detection method based on packaging substrate Effective date of registration: 20190807 Granted publication date: 20180130 Pledgee: Guangzhou Kaide Finance Leasing Co.,Ltd. Pledgor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd. Registration number: Y2019990000032 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| EC01 | Cancellation of recordation of patent licensing contract |
Assignee: Guangzhou Kaide Finance Leasing Co.,Ltd. Assignor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd.|GUANGZHOU XINGSEN ELECTRONIC Co.,Ltd. Contract record no.: 2019990000235 Date of cancellation: 20220922 |
|
| EC01 | Cancellation of recordation of patent licensing contract | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Date of cancellation: 20220922 Granted publication date: 20180130 Pledgee: Guangzhou Kaide Finance Leasing Co.,Ltd. Pledgor: GUANGZHOU FASTPRINT CIRCUIT TECH Co.,Ltd.|SHENZHEN FASTPRINT CIRCUIT TECH Co.,Ltd.|YIXING SILICON VALLEY ELECTRONICS TECH Co.,Ltd. Registration number: Y2019990000032 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right |