CN105427889A - 一种存储器 - Google Patents

Abstract

本发明公开了一种存储器，该存储器包括：存储阵列和全局位线；所述存储阵列，包括以阵列排布的若干个存储单元，所述存储单元由隔离区按列隔开；至少一条所述全局位线，所述全局位线为相连的n条窄全局位线，所述窄全局位线的宽度小于宽度阈值，所述窄全局位线位于所述存储阵列的隔离区所在区域的上方，其中，n为整数且大于或等于2。本发明提供的一种存储器，通过将全局位线拆分为n条窄全局位线，使得存储器的任意一列存储单元均不会被窄全局位线完全覆盖，进而在紫外光照射后，存储器的存储单元的初始化一致性良好。

Description

一种存储器

技术领域

本发明涉及存储器技术，尤其涉及一种存储器。

背景技术

近年来，随着各种移动设备中对数据存储要求的日益增大，存储器的发展和应用越来越广泛，对能在断电情况下仍然保存数据的非易失性存储器的需求越来越大。快闪存储器是一种发展很快的非易失性存储器，它既具有半导体存储器读取速度快、存储容量大的优点，又具有非易失特征，是现有技术中被广泛应用的存储器。

在快闪存储器制作工艺中，闪存芯片制备完成之后，在出厂使用之前，通常需要对闪存芯片进行紫外(Ultraviolet，UV)光照射，以使芯片出厂时，其中的每一个存储单元存储内容均被擦除(全为“1”)，即初始化，出厂后用户可根据需要对存储单元进行编程。紫外线照射存储阵列的存储单元，当浮置栅极接收到紫外线的照射，浮栅中的电子接收了紫外线光量子的能量，则电子变成具有穿透硅氧化膜能壁能量的热电子，热电子穿透硅氧化膜，流向基板和栅极，恢复为擦除状态，由此达到擦除浮栅中的电荷的目的。

现有技术中，由于闪存芯片的全局位线(GlobalBitLine，GBL)比较宽，所以在布线时，从顶层延伸到存储阵列时会覆盖至少1列存储单元或相邻存储单元的周边部分，并且，全局位线的材料为金属材料，当对闪存芯片进行UV光照射时，被全局位线覆盖的1列或多列存储单元上的金属材料的全局位线会反射UV光，使紫外光透光率降低，导致被覆盖的存储单元比未覆盖的存储单元需要更长时间的紫外光照射才能完成存储单元初始化，因此闪存芯片有些存储单元在全局位线之下，有些存储单元不在全局位线之下时，存储单元的一致性差。

发明内容

本发明提供一种存储器，以解决现有技术中紫外光照射存储器的存储单元使其初始化时，存储器的存储单元一致性差的问题。

本发明提供了一种存储器，包括：存储阵列和全局位线；

所述存储阵列，包括以阵列排布的若干个存储单元，所述存储单元由隔离区按列隔开；

至少一条所述全局位线，所述全局位线为相连的n条窄全局位线，所述窄全局位线的宽度小于宽度阈值，所述窄全局位线位于所述存储阵列的隔离区所在区域的上方，其中，n为整数且大于或等于2。

进一步地，所述全局位线的材料为金属。

进一步地，所述相连的n条窄全局位线具体为：

通过金属线连接n条所述窄全局位线的n个第一端口，以及通过所述金属线，连接n条所述窄全局位线的n个第二端口。

进一步地，所述宽度阈值具体为所述隔离区的宽度和2个有源区的宽度的总和。

本发明提供的一种存储器，任一条全局位线由n条窄全局位线组成，并将窄全局位线排列在隔离区上方，使得任意一列存储单元均不会被窄全局位线完全覆盖，那么，当使用紫外光对存储器的存储单元进行照射时，每一个存储单元均能够获得紫外光照射，并不受上方全局位线的影响，从而使得在紫外光照射后，存储器的存储单元的初始化一致性良好。本发明的有益效果在于，使存储器的每一个存储单元都不会被金属线的全局位线完全覆盖，每一个存储单元都能够接收到紫外光的照射，解决了紫外光透光率低的问题，并且这种存储器的设计方法简单、复杂度低、金属材料的全局位线布线方式简单，全局位线的总宽度也未收到影响，达到了提高存储器的存储单元初始化一致性的效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种存储器的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参考图1，为本发明实施例提供的一种存储器的示意图，本实施例技术方案可适用于紫外光照射非易失性存储器或闪存器件，使器件初始化的情况，能够使初始化之后的器件存储单元的一致性良好。

本发明提供的存储器包括：存储阵列和全局位线110；

所述存储阵列，包括以阵列排布的若干个存储单元，所述存储单元由隔离区120按列隔开；

至少一条所述全局位线110，所述全局位线110为相连的n条窄全局位线130，所述窄全局位线130的宽度小于宽度阈值，所述窄全局位线130位于所述存储阵列的隔离区120所在区域的上方，其中，n为整数且大于或等于2。

进一步地，所述全局位线110的材料为金属。

进一步地，所述相连的n条窄全局位线130具体为：

通过金属线140连接n条所述窄全局位线130的n个第一端口，以及通过所述金属线140，连接n条所述窄全局位线130的n个第二端口。

进一步地，所述宽度阈值具体为所述隔离区120的宽度和2个有源区150的宽度的总和。

如上所述，存储器可以为快闪存储器，快闪存储器包括存储阵列，所述存储阵列为以阵列排布的若干个存储单元，并且存储单元由隔离区120按列隔开。存储阵列由若干个存储单元组成，任意存储单元包括有源区150和该有源区150上面的栅极区160。对于任一存储单元：有源区150是做有源器件的区域，也可以说是在硅片上采用浅沟道隔离技术(STI)隔离开的区域，有源区150分为源极区域(源区)和漏极区域(漏区)，但在进行源漏极互联之前，有源区150上的源极区域和漏极区域没有差别，当将源极和漏极进行互联之后，源区和漏区负责电流的流进和流出，则有源区150的源区和漏区之间的区域形成了导电沟道，因此源极和漏极互联后，有源区150包括源区、漏区和其间的导电沟道；栅极区160是存储单元的栅电极区域，位于导电沟道上方且与导电沟道重叠，因此栅极区160位于有源区150的上方且与有源区150垂直，快闪存储器的栅极区160为浮栅和控制栅，通常栅极区160在版图设计时会延伸到有源区150外。对于快闪存储器，由于其漏极接高电位，源极接低电位，因此通常将存储阵列的任一个存储单元的源极接相同的低电位，漏极接位线，栅极接字线，为了在单位面积内集成更多的存储单元，任意一列存储单元的排布方式设定为，依次标记存储单元为存储单元1、存储单元2、存储单元3、存储单元4，…，设定存储单元1和存储单元2共享源极，存储单元2和存储单元3共享漏极，存储单元3和存储单元4共享源极等等，依次排列，则一列存储单元的有源区150相连，任意相邻的两个存储单元共享漏极或源极，存储单元的栅极区160垂直有源区150，对于任意相邻两列存储单元，由于有源区150位于硅衬底材料上隔离开的区域，则需要用硅衬底部分隔离有源区150，该隔离有源区150的硅衬底部分被定义为存储阵列的隔离区120，那么存储阵列的版图设计为若干列存储单元的硅衬底底部连接组成存储阵列的衬底部分，若干列存储单元通过隔离区120隔离，衬底部分上具有对应的若干个源、栅和漏组成的器件，当存储阵列上若干个存储单元以i*j的阵列排列时，每一列i个存储单元的有源区150依次相连，每一列i个存储单元的栅极水平排列。

对任意一列存储单元，源极接地或低电压、漏极接位线、栅极接字线，则字线和位线在存储阵列上方相对垂直，字线水平，位线垂直且位于对应一列存储单元的上方和延伸方向，任意字线和位线的交叉处对应一个存储单元，并且存储阵列上的j条位线连接在m条全局位线110上，依次标记为GBL0，GBL1，GBL2，…，其中，m小于j，则全局位线110位于多个位线上方且与字线垂直，全局位线110不仅位于存储阵列的上方，还延伸至存储阵列两端外。快闪存储器出厂时，通常使用紫外光对存储阵列的所有存储单元进行初始化，也就是使任意存储单元读取的数据全部为“1”，即浮栅中的电荷在紫外光照射下，获得足够的光能量，克服能量势垒由浮栅中逃逸到硅衬底中，使浮栅中不再存有电荷，从而实现所有存储单元的初始化，使存储单元的性能一致。当采用紫外光对存储阵列的所有存储单元进行初始化时，全局位线110位于多个位线上方，位线位于对应一列存储单元的上方，那么宽度较大的全局位线110在存储阵列上方的走线部分则可能会完全覆盖存储阵列中一列或多列存储单元，此时，当紫外光对存储阵列进行照射时，全局位线110的材料为金属，存储阵列上方的金属走线会反射紫外光，导致紫外光的透光率低，使得全局位线110下方被覆盖的存储阵列的多列存储单元浮栅中的电荷只能接收到较弱的紫外光照射，从而使其获取的光能量小于其他未被覆盖的存储单元浮栅中电荷获取的光能量，从而在一定的时间内进行紫外光照射之后，未被覆盖的存储单元实现初始化后，被覆盖的多列存储单元中可能还存在一些电荷，若为了使存储阵列所有的存储单元初始化，则需要花费更长的紫外光照射时间，由此，可能使存储阵列的存储单元不一致，影响快闪存储器的性能。因此，本发明中的全局位线110为相连的n条窄全局位线130，即全局位线110在存储阵列的走线部分全部为宽度小的窄全局位线130。

如上所述，存储器至少包括一条所述全局位线110，所述全局位线110为相连的n条窄全局位线130，窄全局位线130的宽度小于宽度阈值，窄全局位线130位于存储阵列的隔离区120所在区域的上方，其中，n为整数且大于或等于2。其中，宽度阈值具体为隔离区120宽度和2个有源区150宽度的总和。在此全局位线110是指存储器的存储阵列上方的任意一条全局位线110，任意一条全局位线110均位于存储阵列上方并延伸至存储阵列两端外。已知每列i个存储单元的有源区150上覆盖有一条位线，相邻两列存储单元由隔离区120进行隔离，则有源区150宽度小于或等于位线宽度，该位线与相邻多条位线连接至其上方对应的全局位线110，则该对应的全局位线110总宽度大于一条位线宽度。设定隔离区120宽度和2个有源区150宽度的总和为宽度阈值，当全局位线110拆分为n条窄全局位线130时，窄全局位线130宽度若超过宽度阈值时，则窄全局位线130位于存储阵列的走线部分必然会完全覆盖至少一列存储单元，那么紫外光照射存储阵列时，窄全局位线130反射紫外光，使紫外光照射在窄全局位线130处的透光率降低，若将所有的存储单元完全初始化，则紫外光照射的时间增加，且未被覆盖的存储单元和被覆盖的存储单元性能不同，影响了存储阵列上的存储单元一致化，存储阵列上方的任意一条窄全局位线130超过宽度阈值，都会影响存储单元的一致性。当窄全局位线130宽度未超过宽度阈值时，则窄全局位线130的宽度小于隔离区120宽度和2个有源区150宽度的总和，那么窄全局位线130在存储阵列的走线部分至多完全覆盖一列存储单元，经过设计排列将窄全局位线130排列在存储阵列的隔离区120所在区域的上方，则可使窄全局位线130部分覆盖其下方隔离区120的相邻两列存储单元，由此，紫外光可照射到该窄全局位线130下方的任一列存储单元，那么采用较短的时间即可使任意存储单元初始化并性能一致，对于存储阵列，只有所有窄全局位线130的宽度均未超过宽度阈值，所有存储单元才能够接收到相同强度的紫外光照射，从而在相同的紫外光照射时间内，实现存储阵列的初始化和一致性。

如上所述，全局位线110为相连的n条窄全局位线130，即将全局位线110拆分为n条窄全局位线130，n条窄全局位线130相连，其中，n为整数且大于或等于2。存储阵列上方包括m条全局位线110，当其中至少一条全局位线110超过宽度阈值时，必然会有至少一列存储单元被完全覆盖，影响存储单元的初始化和一致性，在此，通过将完整的一条全局位线110拆分为n条窄全局位线130以解决问题，将完整的一条全局位线110拆分成n条窄全局位线130时，优选的使任意一条窄全局位线130的宽度均小于宽度阈值。由此可知，通过设计可使任意一条窄全局位线130位于隔离区120所在区域的上方，由此则任一条窄全局位线130均不能完全覆盖一列存储单元，从而实现在较短的紫外光照射时间内使存储单元完成初始化，并不影响存储单元的一致性，并且在此情况之下，全局位线110的总宽度并未改变因此不会影响快闪存储器的性能。在此优选的实施方式还可以为全局位线110为相连的n等份窄全局位线130，优选的实施方式还可以为窄全局位线130的宽度小于或等于隔离区120的宽度，此时窄全局位线130可能完全或部分覆盖隔离区120并且完全不会覆盖相邻两列存储单元，实现了任一条存储单元均未被覆盖，提高了存储单元的一致性。

如上所述，所述窄全局位线130位于所述存储阵列的隔离区120所在区域的上方。已知全局位线110由相连的n条窄全局位线130构成，窄全局位线130的宽度小于宽度阈值，则为了使紫外光能够照射到每一列存储单元，优选地将窄全局位线130排列在隔离区120的上方，即每一条隔离区120的上方连接一条窄全局位线130。已知任意相邻两列存储单元由一条隔离区120进行隔离，并且窄全局位线130的宽度小于宽度阈值，因此将窄全局位线130排列在隔离区120的上方时，窄全局位线130完全投影在其下方的隔离区120，并部分覆盖或未覆盖其对应的隔离区120两侧的两列存储单元，由此任一列存储单元均不会被覆盖或部分覆盖。将窄全局位线130排列在隔离区120的正上方的优势在于，对应的隔离区120两侧两列存储单元未被覆盖或部分覆盖，使每一列存储单元均能够接受紫外光的照射，从而使存储单元的浮栅中的电荷接收相同强度的紫外光直接照射以获得光能量克服能量势垒从浮栅中逃逸到衬底区，该窄全局位线130的排列方式解决了紫外光透光率低的问题，实现存储阵列的初始化并使存储单元达到一致。若窄全局位线130的宽度小于或等于隔离区120，则窄全局位线130完全不会覆盖任一列存储单元，使每一列存储单元能够完全接收紫外光照射的区域，从而提高存储单元的一致性。上述过程为对于任意一条全局位线110的结构和排列。

如上所述，所述相连的n条窄全局位线130具体为：通过金属线140连接n条所述窄全局位线130的n个第一端口，以及通过所述金属线140，连接n条所述窄全局位线130的n个第二端口。已知任意一条全局位线110均位于存储阵列上方且向存储阵列两端外延伸，并且一条完整的全局位线110由n条窄全局位线130组成的目的仅在于避免任一列存储单元被完全覆盖，因此该n条窄全局位线130在逻辑上应还是一条完整的全局位线110。由此可知，一条全局位线110由n条窄全局位线130组成时，任一条窄全局位线130具有两个端口，延伸在存储阵列第一端外的窄全局位线130的端口为第一端口，延伸至存储阵列第二端外的窄全局位线130的端口为第二端口，因此n条窄全局位线130位于存储阵列上方且延伸在存储阵列第一端外的端口为n个第一端口，n条窄全局位线130延伸在存储阵列第二端外的端口为n个第二端口。在物理上全局位线110在存储阵列上方的走线部分为n条窄全局位线130，在逻辑上该n条窄全局位线130组成一条完整的全局位线110，因此，通过金属线140连接n条窄全局位线130的n个第一端口，以及通过金属线140连接n条窄全局位线130的n个第二端口，实现对n条窄全局位线130的连接，从而使该全局位线110在存储阵列上方的走线部分被拆分成n条窄全局位线130，避免了全局位线110对存储阵列中的任一列存储单元的遮挡造成的存储单元不一致，并使全局位线110在存储阵列两端外连接，形成了完整的一条全局位线110，以及全局位线110的总宽度不变。

如上所述，全局位线110的材料为金属，通过金属线140，连接n条窄全局位线130的n个第一端口，以及通过金属线140，连接n条窄全局位线130的n个第二端口。全局位线110位于存储阵列上方，当对一个存储单元进行编程时，快闪存储器会对相应的全局位线110施加高电压脉冲，全局位线110将高电压传递到位线以此提供编程脉冲，并进行编程验证操作，当对全局位线110施加的信号为低电压脉冲，则表示终止编程脉冲，因此可知，全局位线110是存储阵列的信号线，传递或控制电压信号或其他信号，故而全局位线110的材料是金属线140，便于传递信号，将全局位线110拆分为n条窄全局位线130之后，也是通过一条宽的金属线140连接n条窄全局位线130的n个第一端口，以及通过另一条宽的金属线140连接n条窄全局位线130的n个第二端口。

上述过程是存储器的存储阵列和全局位线110的排列方式，本发明提供的一种存储器，全局位线110由n条窄全局位线130组成，并将窄全局位线130排列在隔离区120上方，使得任意一列存储单元均不会被窄全局位线130完全覆盖，那么，当使用紫外光对存储器的存储单元进行照射时，每一个存储单元均能够得到紫外光照射，并不受上方全局位线110的影响，从而使得在紫外光照射后，存储器的存储单元的初始化一致性良好。本发明的有益效果在于，使存储阵列的每一个存储单元都不会被金属材料的全局位线110完全覆盖，每一个存储单元都能够接收到紫外光的照射，解决了紫外光透光率低的问题，并且这种存储器的设计方法简单、复杂度低、金属材料的全局位线110布线方式简单，全局位线110的总宽度也未收到影响，达到了提高存储单元初始化一致性的效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (4)

1.一种存储器，其特征在于，包括：存储阵列和全局位线；

所述存储阵列，包括以阵列排布的若干个存储单元，所述存储单元由隔离区按列隔开；

至少一条所述全局位线，所述全局位线为相连的n条窄全局位线，所述窄全局位线的宽度小于宽度阈值，所述窄全局位线位于所述存储阵列的隔离区所在区域的上方，其中，n为整数且大于或等于2。

2.根据权利要求1所述的电路，其特征在于，所述全局位线的材料为金属。

3.根据权利要求1所述的电路，其特征在于，所述相连的n条窄全局位线具体为：

通过金属线连接n条所述窄全局位线的n个第一端口，以及通过所述金属线，连接n条所述窄全局位线的n个第二端口。

4.根据权利要求1所述的电路，其特征在于，所述宽度阈值具体为所述隔离区的宽度和2个有源区的宽度的总和。