CN105406844A - 一种支持输入输出模式的pwm架构 - Google Patents
一种支持输入输出模式的pwm架构 Download PDFInfo
- Publication number
- CN105406844A CN105406844A CN201510690669.2A CN201510690669A CN105406844A CN 105406844 A CN105406844 A CN 105406844A CN 201510690669 A CN201510690669 A CN 201510690669A CN 105406844 A CN105406844 A CN 105406844A
- Authority
- CN
- China
- Prior art keywords
- pwm
- configuration
- cpu
- control
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 244000045947 parasite Species 0.000 claims description 22
- 230000008859 change Effects 0.000 description 2
- 230000000284 resting effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000012905 input function Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Electronic Switches (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
Abstract
本发明提供一种支持输入输出模式的PWM架构，一配置接口、寄存器组及至少一个通道，所述配置接口连接至所述寄存器组，所述寄存器组分别连接至每个所述通道；所述配置接口即为总线接口，用于CPU配置PWM寄存器的接口；所述寄存器组是用于保存CPU配置的信息；每个所述通道包括控制信息、分频电路及控制逻辑，所述控制信息分别连接所述寄存器组及分频电路，所述分频电路连接至所述控制逻辑；所述控制信息用于对寄存器组中的配置信息进行解析，产生相应的通道控制信号；所述控制逻辑用于对输出通道对应的PWM信号进行逻辑控制，确保输出CPU配置的信号；所述分频电路用于对输入时钟的分频，从而生成控制逻辑所需要的工作时钟。
Description
技术领域
本发明涉及一种支持输入输出模式的PWM架构。
背景技术
目前PWM中一旦通过寄存器更改了占空比，占空比的设置立即生效，而PWM硬件中的输出处于输出的任意状态，可能会造成长时间的低电平输出或者高电平输出，因此在此种情况下，需要关闭PWM，重新配置占空比；并且现有技术PWM的架构设计上一般只支持单通道，而且输出的PWM信号受CPU时时控制，在间歇模式下，会出现CPU配置导致PWM输出错误的场景出现；并且传统架构在CPU重新配置PWM输出的时候会导致输出PWM信号出现停留在上次配置输出情况。
发明内容
本发明要解决的技术问题，在于提供一种支持输入输出模式的PWM架构。
本发明是这样实现的：一种支持输入输出模式的PWM架构，包括：一配置接口、寄存器组及通道，所述配置接口连接至所述寄存器组，所述寄存器组分别连接至每个所述通道；
所述配置接口，用于CPU配置PWM寄存器；
所述寄存器组是用于保存CPU配置的信息；
所述通道包括控制信息、分频电路及控制逻辑，所述控制信息分别连接所述寄存器组及分频电路，所述分频电路连接至所述控制逻辑；
所述控制信息用于对寄存器组中的配置信息进行解析，产生相应的通道控制信号；
所述控制逻辑用于对输出通道对应的PWM信号进行逻辑控制，确保输出CPU配置的信号；
所述分频电路用于对输入时钟的分频，从而生成控制逻辑所需要的工作时钟。
进一步地，所述通道个数至少一个。
进一步地，所述配置接口为总线接口。
本发明具有如下优点：本发明一种支持输入输出模式的PWM架构，实现不用关闭PWM即可实现占空比的更新，实现软件的简化，输出波形是连续平滑过渡的，解决了传统架构在CPU重新配置PWM输出的时候会导致输出PWM信号出现停留在上次配置输出的情况。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明架构原理示意图。
图2为本发明输入模式时序图。
图3为本发明输出时间歇输出模式的时序图。
图4为本发明输出时连续输出模式的时序图。
具体实施方式
如图1所示，一种支持输入输出模式的PWM架构，包括：一配置接口、寄存器组及至少一个通道，所述配置接口连接至所述寄存器组，所述寄存器组分别连接至每个所述通道；
所述配置接口即为总线接口，用于CPU配置PWM寄存器；
所述寄存器组是用于保存CPU配置的信息；
每个所述通道包括控制信息、分频电路及控制逻辑，所述控制信息分别连接所述寄存器组及分频电路，所述分频电路连接至所述控制逻辑；
所述控制信息用于对寄存器组中的配置信息进行解析，产生相应的通道控制信号；
所述控制逻辑用于对输出通道对应的PWM信号进行逻辑控制，确保输出CPU配置的信号；
所述分频电路用于对输入时钟的分频，从而生成控制逻辑所需要的工作时钟。
本发明一种具体实施方式如下：
如图1所示，该架构主要由配置接口，寄存器组和4个通道组成。
配置接口是总线接口，用于CPU配置PWM的寄存器。
寄存器组是用于保存CPU配置的信息。
PWM中有4个独立的通道，可以实现具体的功能。接口上输入的控制信息控制着通道的具体形为，而时钟分频电路实现对总线输入时钟的分频，从而生成控制逻辑所需要的工作时钟，同时PWM输入输出所用的时钟也是工作时钟。通道的控制逻辑在根据控制信息进行通道相应的操作，实现PWM的输入输出通道。
通道可以实现如下功能：通道控制信息实际上就是对寄存器配置信息的解析，产生相应的通道控制信号。
通道控制逻辑是设计在通道内部，对输出通道对应的pwm信号进行逻辑控制，确保输出CPU配置的pwm_out信号。
1、输入功能
对输入的波形进行采样，如果出现高低电平的翻转，产生中断信号。
如图2所示，图中时序中pwm_in是输入信号，在时钟信号clk_pwm信号的采样下，采样到pwm_in由低电平到高电平切换，产生一个int输出(中断输出信号)，告知CPU响应中断。同样pwm_in由高电平到低电平切换也会产生一个中断输出信号。
2、输出功能
(1)间歇模式
输出几个周期的波形，在输出完成时产生中断。
如图3所示，在CPU配置下，产生固定cycle数目的pwm_out信号，并且在产生完pwm_out信号之后会产生一个中断pwm_int；其中，1/2duty值得是按照cpu配置，产生的pwm_out处在低电平状态，这里与正常时钟输出不一样的地方是，低电平分散在高电平2段，形成一个完整的周期，Period是输出的pwm_out周期的意思。。
(2)连续模式
连续输出所需要的波形，直至通道被关闭。
如图4所示，CPU配置为连续工作模式下，会连续输出按照CPU配置的pwm_out时钟周期和占空比的pwm_out信号，指导下次CPU再次配置更改pwm_out输出设置参数为止停止。
CPU配置新的占空比配置；之后CPU判断PWM是否处于输出完整波形的最后一个循环；若是，则将新的占空比配置生效，PWM输出基于该新的占空比配置的占空比波形；否则，PWM继续输出原来的波形，新的占空比配置保存至寄存器组中，直至PWM处于输出完整波形的最后一个循环，之后将寄存器组中保存的占空比配置生效，PWM输出基于该占空比配置的占空比波形。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (3)
1.一种支持输入输出模式的PWM架构，其特征在于：包括：一配置接口、寄存器组及通道，所述配置接口连接至所述寄存器组，所述寄存器组分别连接至每个所述通道；
所述配置接口，用于CPU配置PWM寄存器；
所述寄存器组是用于保存CPU配置的信息；
所述通道包括控制信息、分频电路及控制逻辑，所述控制信息分别连接所述寄存器组及分频电路，所述分频电路连接至所述控制逻辑；
所述控制信息用于对寄存器组中的配置信息进行解析，产生相应的通道控制信号；
所述控制逻辑用于对输出通道对应的PWM信号进行逻辑控制，确保输出CPU配置的信号；
所述分频电路用于对输入时钟的分频，从而生成控制逻辑所需要的工作时钟。
2.根据权利要求1所述的一种支持输入输出模式的PWM架构，其特征在于：所述通道个数至少一个。
3.根据权利要求1所述的一种支持输入输出模式的PWM架构，其特征在于：所述配置接口为总线接口。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510690669.2A CN105406844A (zh) | 2015-10-22 | 2015-10-22 | 一种支持输入输出模式的pwm架构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510690669.2A CN105406844A (zh) | 2015-10-22 | 2015-10-22 | 一种支持输入输出模式的pwm架构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105406844A true CN105406844A (zh) | 2016-03-16 |
Family
ID=55472137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510690669.2A Pending CN105406844A (zh) | 2015-10-22 | 2015-10-22 | 一种支持输入输出模式的pwm架构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105406844A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101977019A (zh) * | 2010-10-29 | 2011-02-16 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种支持单双极脉宽调制控制的h桥电机控制器 |
| CN102831889A (zh) * | 2012-08-30 | 2012-12-19 | 杭州晟元芯片技术有限公司 | 一种语音pwm输出的系统 |
| CN102882360A (zh) * | 2012-09-13 | 2013-01-16 | 哈尔滨工业大学 | 160kw超声波功率源 |
| CN103762964A (zh) * | 2014-01-17 | 2014-04-30 | 北京航空航天大学 | 一种多通道高精度pwm信号采样和生成装置 |
| US20150014784A1 (en) * | 2013-07-12 | 2015-01-15 | Delta Electronics, Inc. | Cascode switch device |
-
2015
- 2015-10-22 CN CN201510690669.2A patent/CN105406844A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101977019A (zh) * | 2010-10-29 | 2011-02-16 | 中国兵器工业集团第二一四研究所苏州研发中心 | 一种支持单双极脉宽调制控制的h桥电机控制器 |
| CN102831889A (zh) * | 2012-08-30 | 2012-12-19 | 杭州晟元芯片技术有限公司 | 一种语音pwm输出的系统 |
| CN102882360A (zh) * | 2012-09-13 | 2013-01-16 | 哈尔滨工业大学 | 160kw超声波功率源 |
| US20150014784A1 (en) * | 2013-07-12 | 2015-01-15 | Delta Electronics, Inc. | Cascode switch device |
| CN103762964A (zh) * | 2014-01-17 | 2014-04-30 | 北京航空航天大学 | 一种多通道高精度pwm信号采样和生成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9753486B2 (en) | Clock gating with an asynchronous wrapper cell | |
| US11842199B2 (en) | Controlling the operating speed of stages of an asynchronous pipeline | |
| US20160182054A1 (en) | Configurable Logic Circuit Including Dynamic Lookup Table | |
| JP2010158004A (ja) | 遅延回路及び可変遅延回路 | |
| US20110102225A1 (en) | Method for reducing current consumption of digital-to-analog conversion, and associated tri-state current digital-to-analog converter | |
| CN104076863B (zh) | 一种时钟切换装置 | |
| CN102170285A (zh) | 以不同的操作模式控制集成电路的系统和方法 | |
| US8873616B2 (en) | High resolution pulse width modulator | |
| JP2008507117A (ja) | 性能パラメータの２値制御のための制御方式 | |
| KR20150120940A (ko) | 향상된 수치 제어 발진기 | |
| CN103176504A (zh) | 一种多时钟切换电路 | |
| CN105406844A (zh) | 一种支持输入输出模式的pwm架构 | |
| CN104579295A (zh) | 时钟动态切换电路及方法 | |
| CN103915992A (zh) | 具有改进的摆动保真度的引脚驱动器电路 | |
| US10386415B2 (en) | Mixed-signal integrated circuit | |
| WO2016145284A1 (en) | Combinatorial/sequential pulse width modulation | |
| US8731042B2 (en) | Generating pulse width modulated signals | |
| JP2006011704A (ja) | クロック切り替え回路 | |
| GB2520506A (en) | Partial Scan Cell | |
| CN104133545A (zh) | 系统芯片的电源管理模块的状态机及其创建方法 | |
| KR102002466B1 (ko) | 디지털 카운터 | |
| CN109408151A (zh) | 一种现场可编程门阵列配置模式自动切换装置和切换方法 | |
| CN102324914A (zh) | 一种pwm输出控制方法 | |
| CN113985960B (zh) | 系统时钟无毛刺切换电路及其复位实现方法 | |
| JP5003211B2 (ja) | クロック制御回路及びクロック制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160316 |
|
| RJ01 | Rejection of invention patent application after publication |