CN105374138A - 一种抢答器 - Google Patents

Abstract

本发明涉及一种抢答器，包括顺次连接的输入按键、编码器，第一输出显示电路和第二输出显示电路，第一输出显示电路包括依次连接的第一锁存器、第一全加器、第一译码显示电路；第二输出显示电路包括依次连接的第二锁存器、第二全加器、第二译码显示电路；第一锁存器和第二锁存器输入端并接；编码器的片优先编码输出信号一方面连接一个计数器的时钟选择信号，另一方面通过反相器后连接第一锁存器的输入端最高位，计数器的一个输出端连接第二锁存器的输入端最高位；第一锁存器的输出端最高位信号与输入端最高位信号取或逻辑后连接第一锁存器的时钟信号。可以通过选择开关选择最终抢答成功者是一名还是两名，方便了现场的使用，更加人性化。

Description

一种抢答器

技术领域

本发明涉及数字电路设计领域，尤其涉及一种抢答器的电路设计。

背景技术

抢答器是一种能够在竞赛或者娱乐活动中准确、公正、直观的判定出抢答者的机器，现阶段，抢答器已经成为各种大型竞赛的常用物品之一，具有较高的重要性。现有抢答器只能够满足这样的一种情况：从多名选手中最终确定一名抢答成功者。但是在实际应用中，我们往往会需要从多名选手中最终确定出一名或者两名抢答成功者。显然，这样一来，现有的抢答器就不能够满足这一要求。因此，需要一种抢答器或者抢答器电路来解决这一问题，满足上述实际情况的需要。

发明内容

本发明的目的是提供一种抢答器电路，可以最终决定出2名抢答成功者，用以解决现有抢答器最终只能够选择出一名抢答成功者的问题。

为实现上述目的，本发明的方案包括：

一种抢答器，包括顺次对应连接的输入按键、编码器，第一输出显示电路和第二输出显示电路，所述第一输出显示电路包括依次连接的第一锁存器、第一全加器、第一译码显示电路；所述第二输出显示电路包括依次连接的第二锁存器、第二全加器、第二译码显示电路；所述第一锁存器和第二锁存器输入端并接；所述编码器的片优先编码输出信号一方面连接一个计数器的时钟选择信号，另一方面通过反相器后连接第一锁存器的输入端最高位，计数器的一个输出端连接第二锁存器的输入端最高位；第一锁存器的输出端最高位信号与输入端最高位信号取或逻辑后连接第一锁存器的时钟信号。

进一步的，抢答器还包括一个抢答选择电路，所述第一锁存器的输出端最高位信号与第二锁存器的输出端最高位信号取或逻辑后连接所述编码器的使能信号，第一锁存器输出端最高位信号通过一个开关控制，并且与一个接地信号相并联。

进一步的，抢答器还包括一个防重复选择电路，防重复选择电路包括一个译码器，所述译码器的输出端分别通过一个与非门对应连接所述编码器的输入端，所述译码器输入端分别对应连接第一锁存器从低位开始的输出端，所述译码器使能信号最高位连接第一锁存器的输出端最高位。

进一步的，抢答器还包括一个抢答控制电路，抢答控制电路包括一个选择开关，选择开关的动端分别选择连接高电平和地，其不动端通过一个反相器连接第一锁存器和第二锁存器的清零引脚/MR。

进一步的，抢答器还包括一个报警电路，报警电路通过一个二输入与门驱动，该二输入与门的一个引脚连接选择开关的不动端，另一个引脚信号通过一个或门连接每一个输入按键的输入信号。

优选的，所述编码器是8输入3输出的优先编码器，共有1片；所述译码器是3输入8输出的译码器，共有1片；所述锁存器是4位锁存器，所述全加器是4位全加器；所述显示译码器是七段显示译码器和所述数码管是七段数码管。

本发明提供的一种抢答器，具有如下优点：

(1)可以根据需要选择最终确定出2名抢答成功者，更好的满足现实中的需要。

(2)还可以通过选择开关选择最终抢答成功者是一名还是两名，方便了现场的使用，更加人性化。

(3)抢答器增加了控制功能，能够人为控制抢答的开始和结束，更加人性化。同时还配备报警电路，对不允许抢答时进行的抢答通过声音报警提示。

附图说明

图1是8名选手时抢答器的电路图。

具体实施方式

为了能够更加深入全面的理解本发明的技术方案，下面结合附图对本发明做进一步详细的说明。

实施例

在本实施例中，假定共有选手8名，需要从中选择出1名或者2名最终抢答成功者。

如图1所示，是适用于具有8名选手的抢答器电路图。本实施例中使用的编码器是3输入8输出优先编码器74LS148，74LS148的8个输入引脚I0-I7分别连接二输入与非门D12-D19，与非门D12-D19中每一个二输入与非门的一个引脚都对应连接有一个按键，分别对应于按键K1-K8，按键K1-K8的一端并联到+5V电源上，另外一端分别对应连接有下拉电阻R1-R8；与非门D12-D19中每一个二输入与非门的另外一个引脚对应连接于3输入8输出译码器74LS138的输出端Y0-Y7。其中，3输入8输出译码器74LS138电路连接的作用在于可以在选择第2名抢答成功者时，屏蔽已经确定了的第1名抢答成功者的输入信号。

3输入8输出优先编码器还连接有一个抢答选择电路，用于选择最终确定选择出1名还是2名抢答成功者，具体的，74LS138的使能端EI连接二输入或门D1，二输入或门D1的一个引脚连接锁存器2的输出端Q3，另外一个输入引脚通过单刀单掷开关K9连接至锁存器2的输出端Q3，同时该引脚还并联出电阻R10并接地。

按键K1-K4连接下拉电阻的一端，同时还连接到四输入或门D10；按键K5-K8连接下拉电阻的一端，同时还连接到四输入或门D11。四输入或门D10、D11的输出端连接到二输入或门D9，进一步连接二输入与门D8的一个输入引脚，二输入与门D8的另一个输入引脚连接单刀双掷开关K10的公共端。

抢答器还包括一个报警电路，报警电路包括三极管T1、一个蜂鸣器，三极管T1的发射极接地、集电极连接蜂鸣器的0V端、其积极连接与门D8的输出端，与门D8的输出端用于驱动蜂鸣器工作。

单刀双掷开关应用在抢答控制电路中，控制抢答的开始和停止，具体的，单刀双掷开关的动端连接用于选择+5V还是接地，其不动端一方面连接计数器74LS90的引脚S91和S92，另一方面通过非门D5连接到锁存器1和锁存器2的清零引脚/MR。

从3输入8输出编码器74LS148开始，并接出第一显示电路和第二显示电路，第一输出显示电路包括依次连接的第一锁存器74LS273、第一全加器74LS283、第一七段显示译码器74LS48和第一数码管，第二输出显示电路包括依次连接的第二锁存器74LS273、第二全加器74LS283、第二七段显示译码器74LS48和第二数码管。

具体的，电路架构如下：3输入8输出编码器74LS148的输出端A0-A2分别对应连接锁存器1和锁存器2的输入端D0-D2，其输出引脚GS一方面连接计算器74LS90的时钟输入引脚CP1，另一方面经过非门D6(即反相器)连接锁存器1的输入端D3和二输入或门(即触发或门，用于触发锁存器1)D2的一个引脚，二输入或门D2的另外一个引脚连接锁存器1的输出引脚Q3，其输出端连接锁存器1的时钟输入引脚CP，而锁存器2的时钟输入引脚则连接非门D6的输出端。锁存器1的输出端Q0-Q2分别对应连接3输入8输出译码器74LS138的输入端A0-A2和全加器1的输入端A1-A3，锁存器2的输出端Q0-Q2分别对应连接全加器2的输入端A1-A3；

全加器1和2的引脚A4、B2、B3、B4、C0接地，而引脚B1则接+5V。两个全加器分别对应连接一个七段显示数码管驱动器，进而驱动两个数码管。

作为其他实施方式，第一显示电路和第二显示电路的数码管和数码管驱动器还可以选择其他器件，比如使用液晶显示和液晶驱动模块。

上面给出了8输入1\2输出抢答器的具体电路，下面对其工作过程做出具体说明。

假定按键按下的顺序为K3，K5，…..；

电路工作过程如下：

开关K9用来控制抢答器选择的选手数，闭合时最终确定选择1位选手，断开时最终确定选择2位选手；

单刀双掷开关K10拨到连接+5V的位置时，表示禁止抢答；拨到连接地电平时，表示可以抢答；

1.当开关K9闭合，单刀双掷开关K10拨到+5V时。一方面，当按键K3按下后，高定平输入信号经过四输入或门D10和D11、二输入或门D9、与门D8后，得到高电平1，从而通过三极管T，驱动蜂鸣器发出报警声。另一方面，开关K10的公共端输出高电平1，使计数器74LS90的输出Qa～Qd输出全1；非门D5输出低电平0将锁存器1和2复位，使锁存器1和2的输出Q0～Q3输出全0，从而使能编码器74LS148，并使三八译码器74LS138的输出全为高电平。此时，若按键K3按下，除了蜂鸣器报警外，编码显示的执行过程如下所述。

按键K8～K1与二输入与非门D19～D12相连的一端得到的电平为00000100；由于初始时74LS138译码器输出全为1，故编码器74LS148的输入引脚I7～I0得到11111011，引脚A2～A0输出为010，并且引脚GS产生由高电平到低电平的跳变，非门D6的存在使锁存器74LS273输出Q3～Q0为1010，使编码器74LS148的使能引脚EI为高电平，编码器停止工作；此时全加器1的两个输入分别为0010和0001，全加器1的输出为0011，进一步通过七段显示译码器1，将选手3的代号显示在数码管1上；

同时，计数器74LS90获得编码器74LS148的GS脉冲后，输出Qa由1变为0，使锁存器2的输出Q3～Q0为0010，全加器2的两个输入分别为0010和0001，输出为0011，进一步通过七段显示译码器2，将选手3的代号显示在数码管2上；

可见，此时数码管1和2均显示最先按下按键的选手号。

2.当开关K9闭合，在单刀双掷开关K10拨到地电平时。此时，编码显示流程和上述1的流程一致；只是二输入与门D8的输出恒为0，故不会驱动蜂鸣器发出报警声。

3.当开关K9断开，单刀双掷开关K10拨到+5V时。此时，和上述1的执行流程类似，蜂鸣器会发出报警声，但由于锁存器1的输出Q3无法到达二输入或门D1，所以编码器74LS148使能引脚EI的电平由锁存器2的输出Q3所决定。

当按键K3按下后，编码器74LS148引脚GS的第1个下跳沿使锁存器1输出的Q3～Q0为1010时，二输入或门D2屏蔽了锁存器1的时钟信号，使锁存器1一直保持该状态；此时全加器1的两个输入分别为0010和0001，全加器1的输出为0011，进一步通过七段显示译码器1，将选手3的代号显示在数码管1上；

同时，计数器74LS90的引脚CP1获得编码器74LS148的GS脉冲后，输出Qa由1变为0，使锁存器2的输出Q3～Q0为0010，全加器2的两个输入分别为0010和0001，输出为0011，进一步通过七段显示译码器2，将选手3的代号显示在数码管2上；但由于锁存器2的输出Q3为低电平0，所以编码器74LS148仍正常工作；

当按键K5又按下后，按键K8～K1与二输入与非门D19～D12相连的一端得到的电平为00010100；74LS138译码器输出全为11111011，故编码器74LS148的输入引脚I7～I0得到00010000，引脚A2～A0输出为100，并且编码器74LS148引脚GS产生了第2个下跳沿；

此时，由于二输入或门D2屏蔽了锁存器1的时钟信号，锁存器1的输出仍然保持不变；此时计数器74LS90的引脚CP1获得编码器74LS148的GS脉冲后，输出Qa由0变为1，使锁存器2的输出Q3～Q0为1100，使编码器74LS148的使能引脚EI为高电平，编码器停止工作；此时全加器2的两个输入分别为0100和0001，全加器1的输出为0101，进一步通过七段显示译码器2，将选手5的代号显示在数码管2上；

4.当开关K9断开，单刀双掷开关K10拨到地电平时，和流程3类似，但不会发出报警声。

上述实施方式给出了正好有8名选手参与的电路设计，作为其他实施方式，也可以不是8名选手，可以少于8名，比如是7名或者是6名，只需将编码器的该路输入通过上拉电阻拉到+5V即可。针对本实例，假定有7名选手，那么可以将编码器74LS148的输入引脚I7相连的外部芯片D19去掉，并通过1KΩ的电阻连接+5V即可。

或者多于8名选手，只需按照本发明的思路进行扩展即可，在此不再赘述。

以上给出了本发明具体的实施方式，但本发明不局限于所描述的实施方式。在本发明给出的思路下，采用对本领域技术人员而言容易想到的方式对上述实施例中的技术手段进行变换、替换、修改，并且起到的作用与本发明中的相应技术手段基本相同、实现的发明目的也基本相同，这样形成的技术方案是对上述实施例进行微调形成的，这种技术方案仍落入本发明的保护范围内。

Claims (6)

1.一种抢答器，其特征在于，包括顺次对应连接的输入按键、编码器，第一输出显示电路和第二输出显示电路，所述第一输出显示电路包括依次连接的第一锁存器、第一全加器、第一译码显示电路；所述第二输出显示电路包括依次连接的第二锁存器、第二全加器、第二译码显示电路；所述第一锁存器和第二锁存器输入端并接；所述编码器的片优先编码输出信号一方面连接一个计数器的时钟选择信号，另一方面通过反相器后连接第一锁存器的输入端最高位，计数器的一个输出端连接第二锁存器的输入端最高位；第一锁存器的输出端最高位信号与输入端最高位信号取或逻辑后连接第一锁存器的时钟信号。

2.根据权利要求1所述的一种抢答器，其特征在于，所述抢答器还包括一个抢答选择电路，所述第一锁存器的输出端最高位信号与第二锁存器的输出端最高位信号取或逻辑后连接所述编码器的使能信号，第一锁存器输出端最高位信号通过一个开关控制，并且与一个接地信号相并联。

3.根据权利要求1所述的一种抢答器，其特征在于，所述抢答器还包括一个防重复选择电路，防重复选择电路包括一个译码器，所述译码器的输出端分别通过一个与非门对应连接所述编码器的输入端，所述译码器输入端分别对应连接第一锁存器从低位开始的输出端，所述译码器使能信号最高位连接第一锁存器的输出端最高位。

4.根据权利要求1所述的一种抢答器，其特征在于，所述抢答器还包括一个抢答控制电路，抢答控制电路包括一个选择开关，选择开关的动端分别选择连接高电平和地，其不动端通过一个反相器连接第一锁存器和第二锁存器的清零引脚/MR。

5.根据权利要求1所述的一种抢答器，其特征在于，所述抢答器还包括一个报警电路，报警电路通过一个二输入与门驱动，该二输入与门的一个引脚连接选择开关的不动端，另一个引脚信号通过一个或门连接每一个输入按键的输入信号。

6.根据权利要求1所述的一种抢答器，其特征在于，所述编码器是8输入3输出的优先编码器，共有1片；所述译码器是3输入8输出的译码器，共有1片；所述锁存器是4位锁存器，所述全加器是4位全加器；所述显示译码器是七段显示译码器和所述数码管是七段数码管。