CN105320894A - 一种保护传输数据和存储数据的方法及装置 - Google Patents
一种保护传输数据和存储数据的方法及装置 Download PDFInfo
- Publication number
- CN105320894A CN105320894A CN201410377481.8A CN201410377481A CN105320894A CN 105320894 A CN105320894 A CN 105320894A CN 201410377481 A CN201410377481 A CN 201410377481A CN 105320894 A CN105320894 A CN 105320894A
- Authority
- CN
- China
- Prior art keywords
- test value
- proof test
- raw data
- data
- scrambling process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
本发明公开了一种保护传输数据和存储数据的方法及装置，其中，该方法包括：将总线上待传输的原始数据和/或待入存储器中的原始数据进行加扰处理；对加扰处理后的原始数据计算第一校验值；将所述第一校验值和所述加扰处理后的原始数据进行传输和/或存储。该方法主要用于数据存储。
Description
技术领域
本发明涉及信息安全技术领域，特别涉及一种保护传输数据和存储数据的方法及装置。
背景技术
随着社会信息化程度的不断提高，现代计算机与通信系统的电子设备中普遍使用了专用集成电路，芯片作为常见的专用集成电路被广泛应用于从单个器件到大型复杂系统的安全解决方案。如图1所示，芯片一般由CPU、存储器、总线、协处理器以及其他应用模块组成，存储器用于存储程序和数据，总线则是CPU和其他模块之间通信传输的桥梁。由于芯片集成度较高，其中的存储器会涉及数据、程序等敏感信息，而总线上传输的信息也是敏感的，这就对数据存储、传输的安全性提出了较高的要求。
与此同时，随着技术的发展，各种专用攻击技术也在不断发展。通过去除芯片封装、版图重构、FIB、Probing等方式，攻击者可以分析出有关设计信息和存储结构，对总线数据进行篡改、监听，甚至直接读出存储器的信息进行分析。常见的保护方法主要是存储器在存储数据时对数据进行扰乱。
但是现有技术的常见的保护方法只是在存储器存储数据时对数据进行扰乱，但没有对总线上传输数据的安全性进行保护。那么攻击者可以通过对总线数据的攻击获得敏感信息，或者攻击者可以对总线上的数据进行篡改，这对于芯片来说是严重的安全隐患。
发明内容
为了解决现有技术中对总线上传输的数据没有进行安全性保护的技术问题，本发明提出一种保护传输数据和存储数据的方法及装置。
一种保护传输数据和存储数据的方法，包括：
将总线上待传输的原始数据和/或待入存储器中的原始数据进行加扰处理；
对加扰处理后的原始数据计算第一校验值；
将所述第一校验值和所述加扰处理后的原始数据进行传输和/或存储。
优选地，该方法还包括：
接收到来自总线上的加扰处理后的原始数据和第一校验值；
计算该加扰处理后的原始数据的第二校验值；
若该第一校验值与所述第二校验值相同，则对加扰处理后的原始数据进行解扰得到原始数据。
优选地，该方法还包括：
从存储器中读取出加扰处理后的原始数据和第一校验值；
计算该加扰处理后的原始数据的第二校验值；
若该第一校验值与所述第二校验值相同，则对加扰处理后的原始数据进行解扰得到原始数据。
优选地，该方法还包括：
若该第一校验值与所述第二校验值不相同，则发出报警信息。
优选地，所述加扰处理包括DES或3DES；所述第一校验值和第二校验值通过CRC校验方式计算得出。
一种保护传输数据和存储数据的装置，包括：
保护单元，用于将总线上待传输的原始数据和/或待入存储器中的原始数据进行加扰处理；
校验单元，用于对加扰处理后的原始数据计算第一校验值；
执行单元，用于将所述第一校验值和所述加扰处理后的原始数据进行传输和/或存储。
优选地，所述执行单元，还用于接收到来自总线上的加扰处理后的原始数据和第一校验值；
所述校验单元，还用于计算该加扰处理后的原始数据的第二校验值，并确定该第一校验值与所述第二校验值是否相同；
所述保护单元，还用于在校验单确定第一校验值与第二校验值相同时，对加扰处理后的原始数据进行解扰得到原始数据。
优选地，所述执行单元，还用于从存储器中读取出加扰处理后的原始数据和第一校验值；
所述校验单元，还用于计算该加扰处理后的原始数据的第二校验值，并确定该第一校验值与所述第二校验值是否相同；
所述保护单元，还用于在校验单确定第一校验值与第二校验值相同时，对加扰处理后的原始数据进行解扰得到原始数据。
优选地，该装置还包括：报警单元，用于在校验单元确定该第一校验值与所述第二校验值不相同时，发出报警信息。
优选地，所述保护单元的加扰处理包括DES或3DES；所述校验单元通过CRC校验方式计算得出第一校验值和第二校验值。
本实施例提供的上述方案不仅对存储器存储数据的机密性进行保护，还关注总线上传输的数据的完整性和总线传输数据的安全性。通过加扰这些数据的技术手段可以保证数据是非明文形式进行传输/存储的，通过校验可以发现数据是否被攻击者篡改过，如若有篡改会发出报警信息。这不仅保护了数据的机密性，也保证了数据的完整性。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中芯片的结构示意图；
图2为本发明实施例1提供的一种保护传输数据和存储数据的方法的一种流程示意图；
图3为本发明实施例1提供的一种保护传输数据和存储数据的方法的另一种流程示意图；
图4为本发明实施例2提供的一种保护传输数据和存储数据的装置的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。并且，以下各实施例均为本发明的可选方案，实施例的排列顺序及实施例的编号与其优选执行的顺序无关。
实施例1
根据本发明实施例，提供了一种保护传输数据和存储数据的方法，该方法适合部署在芯片上，如图2所示包括：
101，将总线上待传输的原始数据和/或待入存储器中的原始数据进行加扰处理；
具体而言，输入总线上待传输的原始数据和/或待存入存储器中的原始数据。并对原始数据进行处理，经过处理的数据是扰乱无规则的密文。
102，对加扰处理后的原始数据计算第一校验值；
103，将第一校验值和加扰处理后的原始数据进行传输和/或存储。
具体而言，将经过步骤102处理的原始数据进行传输和/或存储，最终传输/存储的原始数据为：经加扰处理的原始数据+校验值。
本实施例提供的方法主要是在进行总线传输和存储时对数据的完整性和安全性进行保护。具体实施方法是：待传输或存储的数据首先经过保护处理，然后通过校验计算被处理数据的校验值，经处理的数据连同校验值一起被传输或存储。其中数据保护单元用于对数据进行扰乱/还原，可以采用DES(DataEncryptionStandard，数据加密算法)、3DES(三重DES)等加密算法；数据校验单元用于计算数据的校验值，可以采用循环冗余校验码(CyclicRedundancyCheck，CRC)校验等方式。
相应地，针对已经加扰的原始数据的接收或读取方式本实施例还继续提供了如下方法：
如图3所示，包括：
201，接收到来自总线上的加扰处理后的原始数据和第一校验值和/或从存储器中读取出加扰处理后的原始数据和第一校验值；
接收/读取到的数据为：经加扰处理的原始数据+校验值。
202，计算该加扰处理后的原始数据的第二校验值；若该第一校验值与第二校验值相同，则执行203；否则执行204；
对接收到的原始数据计算校验值，然后比较计算得到的校验值与接收到的校验值是否一致。若比较结果一致则说明在传输/存储加扰的原始数据过程中原始数据没有被改变，可以对数据进行下一步处理，执行步骤204；否则执行步骤203。
203，发出报警信息。
计算得到的第二校验值与接收到的第一校验值不一致，说明传输/存储的加扰的原始数据已经发生改变，发出相应的报警信息。
204，判断是否需要得到原始数据。如果需要，执行步骤205；否则执行步骤206；
205，对加扰处理后的原始数据进行解扰得到原始数据。
206，直接存储加扰的原始数据。
某个模块从存储器读取完加扰的原始数据，或者接收到总线上传输的加扰的原始数据时，首先会对接收到的数据计算校验值，然后比较计算得到的校验值与接收到的校验值是否一致，若一致则说明在传输/存储数据过程中数据没有被改变，可以对数据进行下一步处理，否则的话会发出相应的报警信息。
本实施例提供的方法不仅对存储器存储数据的机密性进行保护，还关注总线上传输的数据的完整性和总线传输数据的安全性。通过加扰这些数据的技术手段可以保证数据是非明文形式进行传输/存储的，通过校验可以发现数据是否被攻击者篡改过，如若有篡改会发出报警信息。这不仅保护了数据的机密性，也保证了数据的完整性。
实施例2
为了便于实施例1中的方法实现，本实施例提供一种保护传输数据和存储数据的装置，该装置可以安装在芯片上，也可以就是一种芯片。如图4所示，包括：保护单元21，校验单元22，执行单元23。
保护单元21，用于将总线上待传输的原始数据和/或待入存储器中的原始数据进行加扰处理；校验单元22，用于对加扰处理后的原始数据计算第一校验值；执行单元23，用于将第一校验值和加扰处理后的原始数据进行传输和/或存储。
优选地，执行单元23，还用于接收到来自总线上的加扰处理后的原始数据和第一校验值；
校验单元22，还用于计算该加扰处理后的原始数据的第二校验值，并确定该第一校验值与第二校验值是否相同；
保护单元21，还用于在校验单确定第一校验值与第二校验值相同时，对加扰处理后的原始数据进行解扰得到原始数据。
优选地，执行单元23，还用于从存储器中读取出加扰处理后的原始数据和第一校验值；
校验单元22，还用于计算该加扰处理后的原始数据的第二校验值，并确定该第一校验值与第二校验值是否相同；
保护单元21，还用于在校验单确定第一校验值与第二校验值相同时，对加扰处理后的原始数据进行解扰得到原始数据。
优选地，该装置还包括：
报警单元，用于在校验单元确定该第一校验值与第二校验值不相同时，发出报警信息。
优选地，保护单元的加扰处理包括DES或3DES；校验单元通过CRC校验方式计算得出第一校验值和第二校验值。
本实施例提供的装置除了对存储器存储数据进行扰乱之外，还关注数据的完整性和总线传输数据的安全性。传输/存储的数据是经过数据保护单元处理的，然后通过数据校验单元计算经过处理的数据的校验值，经处理的数据连同校验值一起被传输或存储。这可以有效地防止数据在传输或存储时对数据的篡改或攻击。
本发明实施例提供的上述设备或装置等产品是属于以计算机程序的流程方法为依据，并按照与方法实施例1和/或附图中方法流程的各步骤完全对应一致的方式，所提供的功能模块。并且由于这种功能模块是通过计算机程序的方式实现的软件装置，所以对于装置实施例2未具体提及的功能模块，由于考虑到根据上述方法实施例记载的内容已经足够使本领域技术人员从方法记录的各流程步骤直接地、毫无意外地确定实现所述步骤所必须建立的功能模块，所以在此不赘述。
以上所述，仅为本发明的具体实施方式，但本发明能有多种不同形式的具体实施方式，上文结合附图对本发明做举例说明，这并不意味着本发明所应用的具体实施方式只能局限在这些特定的具体实施方式中，本领域的技术人员应当了解，上文所提供的具体实施方式只是多种优选实施方式中的一些示例，任何体现本发明权利要求的具体实施方式均应在本发明权利要求所要求保护的范围之内；本领域的技术人员能够对上文各具体实施方式中所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换或者改进等，均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.一种保护传输数据和存储数据的方法，其特征在于，包括：
将总线上待传输的原始数据和/或待入存储器中的原始数据进行加扰处理；
对加扰处理后的原始数据计算第一校验值；
将所述第一校验值和所述加扰处理后的原始数据进行传输和/或存储。
2.根据权利要求1所述的方法，其特征在于，该方法还包括：
接收到来自总线上的加扰处理后的原始数据和第一校验值；
计算该加扰处理后的原始数据的第二校验值；
若该第一校验值与所述第二校验值相同，则对加扰处理后的原始数据进行解扰得到原始数据。
3.根据权利要求1所述的方法，其特征在于，该方法还包括：
从存储器中读取出加扰处理后的原始数据和第一校验值；
计算该加扰处理后的原始数据的第二校验值；
若该第一校验值与所述第二校验值相同，则对加扰处理后的原始数据进行解扰得到原始数据。
4.根据权利要求2或3所述的方法，其特征在于，该方法还包括：
若该第一校验值与所述第二校验值不相同，则发出报警信息。
5.根据权利要求1-3中任意一项所述的方法，其特征在于，所述加扰处理包括DES或3DES；所述第一校验值和第二校验值通过CRC校验方式计算得出。
6.一种保护传输数据和存储数据的装置，其特征在于，包括：
保护单元，用于将总线上待传输的原始数据和/或待入存储器中的原始数据进行加扰处理；
校验单元，用于对加扰处理后的原始数据计算第一校验值；
执行单元，用于将所述第一校验值和所述加扰处理后的原始数据进行传输和/或存储。
7.根据权利要求6所述的装置，其特征在于，
所述执行单元，还用于接收到来自总线上的加扰处理后的原始数据和第一校验值；
所述校验单元，还用于计算该加扰处理后的原始数据的第二校验值，并确定该第一校验值与所述第二校验值是否相同；
所述保护单元，还用于在校验单确定第一校验值与第二校验值相同时，对加扰处理后的原始数据进行解扰得到原始数据。
8.根据权利要求6所述的装置，其特征在于，
所述执行单元，还用于从存储器中读取出加扰处理后的原始数据和第一校验值；
所述校验单元，还用于计算该加扰处理后的原始数据的第二校验值，并确定该第一校验值与所述第二校验值是否相同；
所述保护单元，还用于在校验单确定第一校验值与第二校验值相同时，对加扰处理后的原始数据进行解扰得到原始数据。
9.根据权利要求7或8所述的装置，其特征在于，该装置还包括：
报警单元，用于在校验单元确定该第一校验值与所述第二校验值不相同时，发出报警信息。
10.根据权利要求6-8中任意一项所述的装置，其特征在于，所述保护单元的加扰处理包括DES或3DES；所述校验单元通过CRC校验方式计算得出第一校验值和第二校验值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410377481.8A CN105320894A (zh) | 2014-08-01 | 2014-08-01 | 一种保护传输数据和存储数据的方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410377481.8A CN105320894A (zh) | 2014-08-01 | 2014-08-01 | 一种保护传输数据和存储数据的方法及装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105320894A true CN105320894A (zh) | 2016-02-10 |
Family
ID=55248259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410377481.8A Pending CN105320894A (zh) | 2014-08-01 | 2014-08-01 | 一种保护传输数据和存储数据的方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105320894A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108959980A (zh) * | 2018-07-25 | 2018-12-07 | 北京智芯微电子科技有限公司 | 安全芯片的公钥防护方法及公钥防护系统 |
| CN109993005A (zh) * | 2019-04-11 | 2019-07-09 | 北京智芯微电子科技有限公司 | 对cpu总线的数据信号加解扰的方法及装置 |
| CN117633920A (zh) * | 2023-12-13 | 2024-03-01 | 上海国微芯芯半导体有限公司 | 一种敏感数据传输总线架构、控制逻辑电路及传输系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070168663A1 (en) * | 2005-09-29 | 2007-07-19 | Hitachi Global Storage Technologies Netherlands B.V | Method and system for transferring data |
| CN101841388A (zh) * | 2009-03-18 | 2010-09-22 | 中国科学院沈阳计算技术研究所有限公司 | 一种用于数控总线的消息安全传输方法 |
| CN102624515A (zh) * | 2011-11-24 | 2012-08-01 | 中联重科股份有限公司 | 一种数据传输的方法，系统及终端 |
-
2014
- 2014-08-01 CN CN201410377481.8A patent/CN105320894A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070168663A1 (en) * | 2005-09-29 | 2007-07-19 | Hitachi Global Storage Technologies Netherlands B.V | Method and system for transferring data |
| CN101841388A (zh) * | 2009-03-18 | 2010-09-22 | 中国科学院沈阳计算技术研究所有限公司 | 一种用于数控总线的消息安全传输方法 |
| CN102624515A (zh) * | 2011-11-24 | 2012-08-01 | 中联重科股份有限公司 | 一种数据传输的方法，系统及终端 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108959980A (zh) * | 2018-07-25 | 2018-12-07 | 北京智芯微电子科技有限公司 | 安全芯片的公钥防护方法及公钥防护系统 |
| CN109993005A (zh) * | 2019-04-11 | 2019-07-09 | 北京智芯微电子科技有限公司 | 对cpu总线的数据信号加解扰的方法及装置 |
| CN117633920A (zh) * | 2023-12-13 | 2024-03-01 | 上海国微芯芯半导体有限公司 | 一种敏感数据传输总线架构、控制逻辑电路及传输系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10546157B2 (en) | Flexible counter system for memory protection | |
| CN101950332B (zh) | 芯片保护方法和系统 | |
| CN107851161A (zh) | 对具有dma能力的i/o控制器的i/o数据进行密码保护 | |
| EP3271828B1 (en) | Cache and data organization for memory protection | |
| US20180204004A1 (en) | Authentication method and apparatus for reinforced software | |
| US9152576B2 (en) | Mode-based secure microcontroller | |
| CN105337722A (zh) | 数据加密方法及装置 | |
| CN105320894A (zh) | 一种保护传输数据和存储数据的方法及装置 | |
| CN107533607A (zh) | 通过信号延迟监测来进行攻击检测 | |
| CN105205416A (zh) | 一种移动硬盘密码模块 | |
| CN106991332A (zh) | 一种海量数据安全存储的方法及装置 | |
| CN102708632B (zh) | 一种pos机中敏感数据的保护方法及保护装置 | |
| EP3879783B1 (en) | Data security processing method and terminal thereof | |
| CN104809409A (zh) | 一种保护个人隐私的征信数据分散采集方法 | |
| CN106161373A (zh) | 一种安全防护信息提示方法、安全监控装置以及系统 | |
| CN109460665B (zh) | 一种用于保护芯片中敏感信息的装置及方法 | |
| CN106548098A (zh) | 用于检测故障攻击的方法和系统 | |
| CN202110552U (zh) | 一种基于多体交叉存储技术的软件保护装置 | |
| CN103377327A (zh) | Php程序保护方法及系统 | |
| TWI640892B (zh) | 晶片的資料保護電路、晶片和電子設備 | |
| CN109993005A (zh) | 对cpu总线的数据信号加解扰的方法及装置 | |
| CN111209544B (zh) | Web应用安全保护方法、装置、电子设备及存储介质 | |
| Rekha et al. | A holistic blockchain based IC traceability technique | |
| CN110704839A (zh) | 一种基于国密算法的数据加密保护方法 | |
| JP6363926B2 (ja) | 情報処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160210 |