CN105320594A - 切换验证环境时钟驱动的方法 - Google Patents
切换验证环境时钟驱动的方法 Download PDFInfo
- Publication number
- CN105320594A CN105320594A CN201410369918.3A CN201410369918A CN105320594A CN 105320594 A CN105320594 A CN 105320594A CN 201410369918 A CN201410369918 A CN 201410369918A CN 105320594 A CN105320594 A CN 105320594A
- Authority
- CN
- China
- Prior art keywords
- verification environment
- clock
- verification
- top layer
- environment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种切换验证环境时钟驱动的方法，验证环境根据对功耗模式寄存器的监测实时设置开关变量，在验证环境的顶层切换验证环境的时钟驱动。本发明可以减少验证子环境的冗余，利于验证环境维护，以准确完成芯片在各种工作模式下的逻辑功能验证。
Description
技术领域
本发明涉及芯片验证领域，特别是涉及一种切换验证环境时钟驱动的方法。
背景技术
通常验证环境由顶层、总线控制和寄存器模型等模块，还有若干个验证子环境组成，在每个验证子环境中切换时钟驱动，不利于验证环境的简化和维护。芯片在各时钟域的逻辑功能，是每个验证子环境都要覆盖的验证点，因此，保持验证环境的时钟与被测设计的时钟相一致，对验证结果非常重要。
在验证环境顶层根据寄存器的配置来统一切换验证子环境时钟驱动，不仅可以简化验证环境，还可以保持验证环境的时钟与被测设计的时钟相一致。
实际芯片有多个工作模式，如普通模式和低功耗模式，通过配置功耗模式寄存器，芯片由普通模式进入到低功耗模式，其系统高频时钟关闭，但低频时钟不会关闭，部分电路的逻辑功能使用低频时钟工作。那么验证子环境时钟必须与被测设计的工作时钟相一致，这是保证时序逻辑验证准确性的一个必要条件。
验证环境的开发是费时的工作，如果在验证顶层就实现切换时钟的驱动，验证子环境在实现上更快捷、流程上更简单。就能大大的提高生产效率。
发明内容
本发明要解决的技术问题是提供一种切换验证环境时钟驱动的方法，可以减少验证子环境的冗余，利于验证环境维护，以准确完成芯片在各种工作模式下的逻辑功能验证。
为解决上述技术问题，本发明的切换验证环境时钟驱动的方法是采用如下技术方案实现的：验证环境根据对功耗模式寄存器的监测实时设置开关变量，在验证环境的顶层切换验证环境的时钟驱动。
采用本发明的方法能够减少验证子环境冗余，利于验证环境的维护。
本发明使用SystemVerilog(硬件验证语言)语言作为验证描述语言，适用于包含多个验证子环境、多时钟域组成的验证环境，可以减少验证环境开发时间，提高可维护性，保证验证结果准确。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
附图是采用所述切换验证环境时钟驱动的方法的验证环境一实施例结构图。
具体实施方式
所述切换验证环境时钟驱动的方法以SystemVerilog语言作为基础，使用验证环境顶层定义的开关变量，根据寄存器配置来切换验证环境的时钟驱动。
在验证环境的顶层修改时钟驱动，后续升级维护只需要修改顶层定义的开关变量即可，不需要修改验证环境的其他单元，其流程简单可靠，可复用性强。
根据寄存器配置去切换验证环境的时钟驱动，保证验证环境的时钟与被测设计的工作时钟同步，可以准确的验证被测设计在各种工作模式下的逻辑功能，也是工作模式切换验证的关键点。
结合附图所示，所述切换验证环境时钟驱动的方法使用SystemVerilog语言实现，验证环境可由顶层、总线控制器和寄存器模型等模块，还有若干个验证子环境组成，每个验证子环境在顶层定义验证平台与被测设计的接口信号(例如，vc1if/vc2if/vc3if)，顶层使用阻塞赋值来驱动接口信号，通过定义的开关变量(switch_clk)切换时钟驱动，开关变量的初值为1，那么每个验证子环境时钟驱动都选择为高频时钟(如test_top.DUT.osc60m)，保证各验证子环境的时钟与被测设计复位时钟相一致。顶层使用连续赋值语句，通过开关变量切换时钟驱动，可如下方式实现：
bitswitch_clk＝1；
vc1_ifvc1if(`HRESETN)；
assignvc1if.clock＝switch_clk？test_top.DUT.osc60m:test_top.DUT.osc100k；
vc2_ifvc2if(`HRESETN)；
assignvc2if.clock＝switch_clk？test_top.DUT.osc60m:test_top.DUT.osc100k；
vc3_ifvc3if(`HRESETN)；
assignvc3if.clock＝switch_clk？test_top.DUT.osc60m:test_top.DUT.osc100k。
验证环境的寄存器模型监测总线控制器对寄存器的读写操作，当监测到对功耗模式寄存器(POWERMODEREG)写操作，并且值为1’b1。表示芯片进入到低功耗模式，被测设计的系统时钟从高频时钟(test_top.DUT.osc60m)切换到低频时钟(test_top.DUT.osc100k)，设置验证环境顶层的开关变量为0，每个验证子环境的时钟驱动,也从高频时钟同步切换到低频时钟。如果对功耗模式寄存器写的值为1’b0,设置开关变量为1’b1，验证子环境的时钟驱动选择高频时钟。可如下方式实现：
被测设计脱离低功耗模式有多种方式，比如通过复位方式来实现的。复位信号(HRESETN)的高电平表示被测设计工作在普通模式，那么验证环境监测到复位信号的上升沿时，设置验证环境顶层的开关变量为1’b1，验证子环境的时钟驱动选择高频时钟。
以上通过具体实施方式对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (3)
1.一种切换验证环境时钟驱动的方法，其特征在于：验证环境根据对功耗模式寄存器的监测实时设置开关变量，在验证环境的顶层切换验证环境的时钟的驱动。
2.如权利要求1所述的方法，其特征在于：在验证环境的顶层修改时钟驱动，后续升级维护只需要修改顶层定义的开关变量即可，不需要修改验证环境的其他单元。
3.如权利要求1所述的方法，其特征在于：根据寄存器配置去切换验证环境的时钟驱动，保证验证环境的时钟与被测设计的工作时钟同步，准确的验证被测设计在各种工作模式下的逻辑功能，也是工作模式切换验证的关键点。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410369918.3A CN105320594A (zh) | 2014-07-30 | 2014-07-30 | 切换验证环境时钟驱动的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410369918.3A CN105320594A (zh) | 2014-07-30 | 2014-07-30 | 切换验证环境时钟驱动的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105320594A true CN105320594A (zh) | 2016-02-10 |
Family
ID=55248013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410369918.3A Pending CN105320594A (zh) | 2014-07-30 | 2014-07-30 | 切换验证环境时钟驱动的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105320594A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109002416A (zh) * | 2018-06-26 | 2018-12-14 | 北京中电华大电子设计有限责任公司 | 一种支持芯片低功耗调试的仿真器及方法 |
| CN112462731A (zh) * | 2020-10-16 | 2021-03-09 | 北京西南交大盛阳科技股份有限公司 | 安全监督控制方法、安全监督控制装置、计算机设备及安全监督系统 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7263642B1 (en) * | 2005-09-15 | 2007-08-28 | Azul Systems, Inc | Testing replicated sub-systems in a yield-enhancing chip-test environment using on-chip compare to expected results for parallel scan chains testing critical and repairable sections of each sub-system |
| CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
| CN101916138A (zh) * | 2010-08-06 | 2010-12-15 | 北京中星微电子有限公司 | 中央处理器工作状态和睡眠状态切换的方法和装置 |
-
2014
- 2014-07-30 CN CN201410369918.3A patent/CN105320594A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7263642B1 (en) * | 2005-09-15 | 2007-08-28 | Azul Systems, Inc | Testing replicated sub-systems in a yield-enhancing chip-test environment using on-chip compare to expected results for parallel scan chains testing critical and repairable sections of each sub-system |
| CN101782791A (zh) * | 2010-01-29 | 2010-07-21 | 杭州电子科技大学 | 一种通信处理器芯片中的时钟/复位和配置控制器硬核 |
| CN101916138A (zh) * | 2010-08-06 | 2010-12-15 | 北京中星微电子有限公司 | 中央处理器工作状态和睡眠状态切换的方法和装置 |
Non-Patent Citations (3)
| Title |
|---|
| 杨峥嵘: "手机基带芯片中系统功耗控制模块的设计与验证", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
| 钟文枫: "下一代芯片设计与验证语言_SystemVerilog_验证篇", 《电子设计应用》 * |
| 陈黎明 等: "应用于低功耗SoC的动态时钟管理技术", 《微电子学》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109002416A (zh) * | 2018-06-26 | 2018-12-14 | 北京中电华大电子设计有限责任公司 | 一种支持芯片低功耗调试的仿真器及方法 |
| CN112462731A (zh) * | 2020-10-16 | 2021-03-09 | 北京西南交大盛阳科技股份有限公司 | 安全监督控制方法、安全监督控制装置、计算机设备及安全监督系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103091620B (zh) | 一种针对扫描测试中捕获功耗的优化方法 | |
| US8832615B2 (en) | Method for detecting and debugging design errors in low power IC design | |
| CN103546125B (zh) | 一种多选一无毛刺时钟切换电路 | |
| CN103412990A (zh) | 一种多层次协同低功耗设计方法 | |
| CN109376467A (zh) | 集成电路中时钟树布局流程方法和时钟树偏差补偿装置 | |
| US9189578B1 (en) | System, method, and computer program product for power supply network visualization | |
| US20130117618A1 (en) | Scan testing of integrated circuit with clock gating cells | |
| CN109920369A (zh) | 一种led显示屏黑屏节能芯片及方法 | |
| TW201443462A (zh) | 核心的全域低功率擷取方法 | |
| CN102419415B (zh) | 一种基于边界扫描电路的tap接口优化电路 | |
| CN105320594A (zh) | 切换验证环境时钟驱动的方法 | |
| US8427195B1 (en) | Digital signal generator and automatic test equipment having the same | |
| CN111079293A (zh) | 一种包含动态电源噪声的jitter仿真分析方法 | |
| EP2955532B1 (en) | Adaptive voltage scaling circuit and chip | |
| WO2020046566A1 (en) | Method of clock gate analysis of electronic system designs and related systems, methods and devices | |
| US8825464B2 (en) | Method and apparatus for parallelization of sequential power simulation | |
| US9201992B2 (en) | Method and apparatus using formal methods for checking generated-clock timing definitions | |
| CN108832849A (zh) | 一种机电伺服机构控制方法 | |
| CN102340304B (zh) | 一种tap接口优化电路 | |
| CN104133966A (zh) | 一种基于信号特征提取的故障电路行为建模方法 | |
| CN103163451B (zh) | 面向超级计算系统的自选通边界扫描调测试方法及装置 | |
| CN105652186A (zh) | 一种芯片高速测试电路及测试方法 | |
| CN105760558A (zh) | Fpga芯片中多输入查找表的布局方法 | |
| US9891271B2 (en) | Techniques and circuits for testing a virtual power supply at an integrated circuit device | |
| US9710580B2 (en) | Timing analysis method for digital circuit design and system thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160210 |