CN105306150A - 一种信道仿真装置及方法 - Google Patents

Abstract

本发明实施例公开了一种信道仿真装置及方法，该装置包括：信道射频单元，用于将获取的射频信号转换成基带数据，发送至信道仿真单元；以及将来自信道仿真单元的基带数据转换成射频信号并发送；信道仿真单元，用于根据来自信道管理单元的信道衰落参数，对来自所述信道射频单元的基带数据进行仿真处理，并将仿真处理后的基带数据发送至信道射频单元；信道管理单元，用于根据信道模型生成信道衰落参数，并发送给信道仿真单元。该方法包括：获取信道衰落参数和射频信号；将获取的射频信号转换成基带数据，并根据所述信道衰落参数，对所述基带数据进行仿真处理；将仿真处理后的基带数据转换成射频信号并发送。

Description

一种信道仿真装置及方法

技术领域

本发明涉及无线信道仿真技术，尤其涉及一种信道仿真装置及方法。

背景技术

无线信道是一种时变信道，无线信号通过这种信道时，所表现出的衰落有：

1、随信号传输距离变化而产生的传输损耗和弥散；

2、由于传输环境中的地形、建筑物及其他障碍物对电磁信号的阻挡所引起的阴影衰落；

3、无线信号在传输路径上受到周围障碍物的反射、绕射和散射，使得其到达接收机是从多个路径传来的多个信号的叠加，导致信号在接收端的幅度、相位和到达时间的随机变化而引起的多径衰落；

4、接收终端在信号传输方向的移动而产生的多普勒频移，使得接收信号在频域的扩展，产生附加的调频噪声，出现接收信号失真。

在研究无线信道时，通常将无线信道分为大尺度衰落和小尺度衰落两种传输模型。大尺度衰落模型用于描述发射机和接收机间的长距离上的信号强度变化，包括传输损耗、弥散和阴影衰落；小尺度衰落模型用于描述短距离和短时间内的信号强度的快速变化，包括多径衰落和多普勒频移。

无线通信设备制造商在生产无线通信设备时，需要在真实环境下进行广泛测试，才能保证设备的稳定可靠。但真实环境的测试需要搭建大量的基站设备和大范围的跑车路测，测试成本高且效率低。而且无线信道环境千变万化，出现一个异常现象往往很难复现，即使长时间重复路测，也难以找到极端无线场景对设备进行压力测试。

超密集组网是5G移动通信的关键技术之一，在写字楼、超级市场、火车站、体育馆、密集住宅区等人流密集场景进行大量微小区基站的部署，以适应未来5G移动通信的1000倍数据业务量需求，往往在一个宏小区内会布置100个以上微小区。而大量的微小区布置，将导致干扰变得十分复杂，除了以往定义的宏小区对用户的干扰，在超密集组网场景下，还增加了宏小区对微小区、微小区对宏小区、微小区之间、用户之间的干扰，对这些干扰信道的仿真工作量很大，尤其在硬仿真方面，目前现有的信道模拟器只支持单小区×单用户的链路级仿真，无法进行多小区×多用户的系统级仿真，特别是100个以上小区的系统级仿真更无法实现。

但时，随着5G移动通信关键技术研究，特别是超密集组网关键技术研究的逐步深入，确实需要能够支持100个以上小区的无线信道硬仿真设备，分析超密集组网场景下的信道，为5G移动通信产品的推广应用提供理论和测试验证依据，但是，目前尚没有相关技术实现对多小区多用户的无线信道仿真。

发明内容

有鉴于此，为解决现有存在的技术问题，本发明实施例提供：

一种信道仿真装置，包括：信道射频单元、信道仿真单元和信道管理单元；其中，

所述信道射频单元，用于将获取的射频信号转换成基带数据，发送至信道仿真单元；以及将来自信道仿真单元的基带数据转换成射频信号并发送；

所述信道仿真单元，用于根据来自信道管理单元的信道衰落参数，对来自所述信道射频单元的基带数据进行仿真处理，并将仿真处理后的基带数据发送至信道射频单元；

所述信道管理单元，用于根据信道模型生成信道衰落参数，并发送给信道仿真单元。

优选的，所述信道仿真单元包括：基带数据接入模块、仿真处理模块和衰落参数管理模块；其中，

所述基带数据接入模块，包括多个接入FPGA芯片，每个接入FPGA都接收来自信道射频单元的基带数据链路，并且每个接入FPGA芯片用于将自身接收的来自信道射频单元的基带数据复制成多份并分别发送至仿真处理模块中的每个信道处理FPGA芯片；以及从来自仿真处理模块的基带数据中选择多路基带数据并输出；

所述仿真处理模块，包括多个信道处理FPGA芯片，所述多个信道处理FPGA芯片并行运算，根据信道衰落参数对来自接入FPGA的基带数据进行仿真处理，并将处理后的基带数据发送至基带数据接入模块；

所述衰落参数管理模块，用于根据当前仿真的信道场景以及来自信道管理单元的数据，实时更新信道衰落参数。

优选的，所述信道管理单元生成的信道衰落参数包括以下一项或多项：大尺度衰落因子、小尺度衰落因子、多径时延参数。

优选的，所述信道处理FPGA芯片包括：输入天线数据选择器、大尺度衰落乘法器群、小尺度衰落乘法器群、多径时延缓存区群和输出天线数据选择器；其中，

所述输入天线数据选择器，用于根据信道管理单元提供的链路地址选择需要进行仿真处理的链路；

所述大尺度衰落乘法器群，用于将所述链路上的基带数据与大尺度衰落因子相乘，实现大尺度衰落处理；

所述小尺度衰落乘法器群，用于将大尺度衰落处理后的基带数据分成多径数据，并分别与小尺度衰落因子相乘，实现小尺度衰落处理；

所述多径时延缓存区群，用于对小尺度衰落处理后的多径基带数据按预设的延时参数进行延时缓存，然后累加；

所述输出天线数据选择器，用于对输出到同一目标天线的所有基带数据进行叠加，之后通过基带数据接入模块将叠加后的基带数据发送至信道射频单元。

优选的，所述基带数据接入模块与信道射频单元之间通过CPRI光纤接口连接，

所述信道管理单元与信道仿真单元之间通过以太网接口连接。

一种信道仿真方法，包括：

获取信道衰落参数和射频信号；

将获取的射频信号转换成基带数据，并根据所述信道衰落参数，对所述基带数据进行仿真处理；

将仿真处理后的基带数据转换成射频信号并发送。

优选的，所述将获取的射频信号转换成基带数据，并根据所述信道衰落参数，对所述基带数据进行仿真处理，包括：

多个接入FPGA芯片将自身接收的基带数据复制成多份并分别发送至每个信道处理FPGA芯片；

所述多个信道处理FPGA芯片根据信道衰落参数对基带数据进行仿真处理；

所述多个接入FPGA芯片从所述仿真处理后的基带数据中选择多路基带数据并输出。

优选的，所述信道衰落参数包括以下一项或多项：大尺度衰落因子、小尺度衰落因子、多径时延参数。

优选的，所述信道处理FPGA芯片根据信道衰落参数对基带数据进行仿真处理，包括：

根据预设的链路地址选择需要进行仿真处理的链路；

将所述链路上的基带数据与大尺度衰落因子相乘，实现大尺度衰落处理；

将大尺度衰落处理后的基带数据分成多径数据，并分别与小尺度衰落因子相乘，实现小尺度衰落处理；

对小尺度衰落处理后的多径基带数据按预设的延时参数进行延时缓存，然后累加；

对输出到同一目标天线的所有基带数据进行叠加。

优选的，所述获取信道衰落参数，包括：通过以太网接口获取信道衰落参数，

所述将获取的射频信号转换成基带数据后，通过CPRI光纤接口进行传输。

本发明实施例一种信道仿真装置及方法，该装置包括信道射频单元，用于将获取的射频信号转换成基带数据，发送至信道仿真单元；以及将来自信道仿真单元的基带数据转换成射频信号并发送；信道仿真单元，用于根据来自信道管理单元的信道衰落参数，对来自所述信道射频单元的基带数据进行仿真处理，并将仿真处理后的基带数据发送至信道射频单元；信道管理单元，用于根据信道模型生成信道衰落参数，并发送给信道仿真单元。采用本发明实施例所述的信道仿真装置及方法，能够实现针对多小区多用户的信道仿真，仿真规模较大，且通用性较强。

附图说明

图1为本发明实施例提出了一种信道仿真装置结构示意图；

图2为本发明实施例一信道仿真单元结构示意图；

图3为本发明实施例一信道处理FPGA芯片结构示意图；

图4为本发明实施例一种信道仿真方法流程示意图；

图5为本发明实施例1所述的一种超密集组网无线信道硬仿真平台结构示意图；

图6为本发明实施例2中仿真处理模块的内部连接结构示意图；

图7为本发明实施例2中FPGA内部的信道处理结构图；

图8为本发明实施例2中的建模流程示意图。

具体实施方式

为了实现对多小区多用户的无线信道仿真，本发明实施例提出了一种信道仿真装置，如图1所示，该装置包括：信道射频单元11、信道仿真单元12和信道管理单元13；其中，

所述信道射频单元11，用于将获取的射频信号转换成基带数据，发送至信道仿真单元；以及将来自信道仿真单元的基带数据转换成射频信号并发送；

所述信道仿真单元12，用于根据来自信道管理单元13的信道衰落参数，对来自所述信道射频单元的基带数据进行仿真处理，并将仿真处理后的基带数据发送至信道射频单元；

所述信道管理单元13，用于根据信道模型生成信道衰落参数，并发送给信道仿真单元12。

可选的，如图2所示，所述信道仿真单元12包括：基带数据接入模块121、仿真处理模块122和衰落参数管理模块123；其中，

所述基带数据接入模块121，包括多个接入FPGA芯片，每个接入FPGA都接收来自信道射频单元的基带数据链路，并且每个接入FPGA芯片用于将自身接收的来自信道射频单元的基带数据复制成多份并分别发送至仿真处理模块中的每个信道处理FPGA芯片；以及从来自仿真处理模块的基带数据中选择多路基带数据并输出；

所述仿真处理模块122，包括多个信道处理FPGA芯片，所述多个信道处理FPGA芯片并行运算，根据信道衰落参数对来自接入FPGA的基带数据进行仿真处理，并将处理后的基带数据发送至基带数据接入模块；需要说明的是，由于接入FPGA的基带数据是复制输出到每个信道处理FPGA的，因此每个信道处理FPGA的输入基带数据相同，这样就可以对输入基带数据进行负荷分担处理，将整个信道仿真装置的仿真处理性能分担到各个信道处理FPGA。

所述衰落参数管理模块123，用于根据当前仿真的信道场景以及来自信道管理单元的数据，实时更新信道衰落参数。

可选的，所述信道管理单元13生成的信道衰落参数包括以下一项或多项：大尺度衰落因子、小尺度衰落因子、多径时延参数。

可选的，如图3所示，所述信道处理FPGA芯片包括：输入天线数据选择器31、大尺度衰落乘法器群32、小尺度衰落乘法器群33、多径时延缓存区群34和输出天线数据选择器35；其中，

所述输入天线数据选择器31，用于根据信道管理单元提供的链路地址选择需要进行仿真处理的链路；

所述大尺度衰落乘法器群32，用于将所述链路上的基带数据与大尺度衰落因子相乘，实现大尺度衰落处理；

所述小尺度衰落乘法器群33，用于将大尺度衰落处理后的基带数据分成多径数据，并分别与小尺度衰落因子相乘，实现小尺度衰落处理；

所述多径时延缓存区群34，用于对小尺度衰落处理后的多径基带数据按预设的延时参数进行延时缓存，然后累加；

所述输出天线数据选择器35，用于对输出到同一目标天线的所有基带数据进行叠加，之后通过基带数据接入模块将叠加后的基带数据发送至信道射频单元。

可选的，所述基带数据接入模块与信道射频单元之间通过CPRI光纤接口连接，所述信道管理单元与信道仿真单元之间通过以太网接口连接。

本发明实施例还相应地提供了一种信道仿真方法，如图4所示，该方法包括：

步骤41：获取信道衰落参数和射频信号；

步骤42：将获取的射频信号转换成基带数据，并根据所述信道衰落参数，对所述基带数据进行仿真处理；

步骤43：将仿真处理后的基带数据转换成射频信号并发送。

可选的，所述将获取的射频信号转换成基带数据，并根据所述信道衰落参数，对所述基带数据进行仿真处理，包括：

多个接入FPGA芯片将自身接收的基带数据复制成多份并分别发送至每个信道处理FPGA芯片；

所述多个信道处理FPGA芯片根据信道衰落参数对基带数据进行仿真处理；

所述多个接入FPGA芯片从所述仿真处理后的基带数据中选择多路基带数据并输出。

可选的，所述信道衰落参数包括以下一项或多项：大尺度衰落因子、小尺度衰落因子、多径时延参数。

可选的，所述信道处理FPGA芯片根据信道衰落参数对基带数据进行仿真处理，包括：

根据预设的链路地址选择需要进行仿真处理的链路；

将所述链路上的基带数据与大尺度衰落因子相乘，实现大尺度衰落处理；

将大尺度衰落处理后的基带数据分成多径数据，并分别与小尺度衰落因子相乘，实现小尺度衰落处理；

对小尺度衰落处理后的多径基带数据按预设的延时参数进行延时缓存，然后累加；

对输出到同一目标天线的所有基带数据进行叠加。

可选的，所述获取信道衰落参数，包括：通过以太网接口获取信道衰落参数，所述将获取的射频信号转换成基带数据后，通过CPRI光纤接口进行传输。

下面通过具体实施例对本发明的技术方案作进一步详细说明。

实施例1

本实施例提供一种支持5G超密集组网场景仿真的大规模无线网络信道的平台及技术，对基带数据进行仿真处理和干扰合成，平台实现采用DSP+FPGA(DSP：DigitalSignalProcessor数字信号处理器；FPGA：FieldProgrammableGateArray现场可编程门阵列)架构，实现成本低，可以适用不同的无线网络制式，支持宏小区对微小区、微小区对宏小区、微小区之间、用户之间的干扰仿真。

本发明实施例所述的一种超密集组网无线信道硬仿真平台，如图5所示，包括以下模块：信道射频单元CRU(ChannelRadioUnit)、信道仿真单元CSU(ChannelSimulateUnit)和信道管理单元CMU(ChannleManagementUnit)，其中，信道射频单元具体区分为上行信道射频单元、下行信道射频单元，信道仿真单元具体区分为上行信道仿真单元、下行信道仿真单元。

信道射频单元CRU对外提供射频接口，连接基站RRU(RemoteRadioUnit)或UE(UserEquipment)设备，经过射频-基带转换处理，将射频信号转换为基带信号，通过内部CPRI(CommonPublicRadioInterface)光纤接口连接信道仿真单元。或者将信道仿真单元的基带信号转换为射频信号，输出到外部基站RRU或UE设备。

信道仿真单元提供基带CPRI光纤接口，对基带数据进行仿真处理以及干扰合成，完成超密集组网场景的信道仿真。参见图2，信道仿真单元包括基带数据输入模块、仿真处理模块和衰落参数管理模块，本实施例中：

基带数据接入模块用于连接基站或UE终端(来自信道射频单元)的基带数据，采用标准CPRI光纤接入，光口速率支持2.4576G、3.072G、4.9152G、6.144G、9.83G，支持所有MIMO(Multiple-InputMultiple-Output)天线配置。最大接入光口数达256个2.4576G光纤接口，每个2.4576G光口可传输20MHz带宽2天线配置的基带数据，因此在本发明的无线网络硬仿真平台下，对于20MHz带宽2天线配置，仿真系统的组网规模可达256小区×256UE，能够满足5G移动通信的超密集组网场景的仿真需求。由于目前FPGA芯片的资源有限，无线信道仿真中需要进行大量的乘法处理，单个FPGA芯片的乘法资源无法满足256小区×256UE的计算量，需要同时使用多个FPGA芯片并行处理来分担负荷，为保证仿真平台256小区×256UE的全交换结构，对输入的CPRI光口链路复制成多份，每个信道处理FPGA对应一份，使得每个信道处理FPGA都是256路光口基带数据输入，并且所有信道处理FPGA的输出光口链路之和是256路。

仿真处理模块对基带数据进行仿真处理，由多个FPGA芯片组成来并行运算，每个FPGA芯片的处理结构是相同的。包括：1、输入链路选择，从256个输入链路中选择当前时钟时刻需要进行仿真处理的链路；2、大尺度衰落乘法，将基带数据乘以一个大尺度衰落因子，衰落因子由寄存器提供，通过外部DSP来实时更新；3、小尺度衰落乘法，将大尺度衰落后的基带数据分成多径数据，并各乘以一个小尺度衰落因子，衰落因子由寄存器提供，通过外部DSP来实时更新；4、多径时延累加，对小尺度衰落后的多径基带数据按给定的延时参数来进行延时缓存，然后累加，延时参数由寄存器提供，通过外部DSP实时更新；5、输出干扰叠加，对输出到同一目标的所有信道化数据进行叠加，最后选择CPRI光口链路输出。

衰落参数管理模块用来根据当前仿真的信道场景，实时更新信道衰落参数，包括大尺度衰落因子、小尺度衰落因子、多径时延参数。其中大尺度衰落参数支持由外场路测采集获得和通过标准信道模型产生获得，小尺度衰落和时延参数根据标准信道模型，采用基于统计的信道建模方式，即空间相关性MIMO信道由独立衰落MIMO信道和统计得到的空间相关矩阵联合产生。

信道管理单元将需要仿真的信道衰落值通过以太网接口写入信道仿真单元，对基带数据进行仿真处理。

和现有技术相比，本发明实施例的超密集组网无线信道硬仿真平台的仿真规模扩大很多，现有的信道仿真一般是单小区×单UE，或几个小区×几个UE的信道环境，而本发明的仿真规模提高到256小区×256UE，能够满足5G移动通信关键技术研究中超密集组网场景的100多个小区的信道仿真环境要求，对基站和终端设备的模拟外场实验局测试有很大的实际效果。同时本发明的实现是直接对基带数据进行仿真处理，可以适用不同的无线网络制式，有很强的通用性。

实施例2

本实施例中，仿真处理模块的内部连接结构如图6所示，具体的：

基带数据接入模块实现将基站小区和UE终端的基带数据通过光口连接，在本发明实施例平台中由8片FPGA芯片组成，本例中FPGA芯片选择Xilinx公司的XC7VX690T，具有72路Serdes(SERializer/DESerializer，串联/解串器)接口，每路都支持13G以下CPRI光纤连接。接入FPGA对基带数据按CPRI帧结构汇聚到内部10G的链路，并能适配不同MIMO天线CPRI光纤接口。每个FPGA提供8路10G基带数据接入，每路10G链路可配置4个20M2天线小区，则基带数据接入模块的8个FPGA总共可以连接256个20M2天线小区。同理，对于20M4天线配置，可以连接128个小区；对于20M8天线配置，可以连接64个小区。同时基带数据输入模块实现10G内部基带数据的复制输入与选择输出，每个FPGA的72路Serdes接口全部以10G速率工作。在往内部方向，每个FPGA接收8路汇聚后的基带数据，再复制成8份，分别输出到8个信道处理FPGA；在往外部方向，每个FPGA接收64路信道处理后的基带数据，选择出8路作为最终的结果输出。

图7是实施例FPGA内部的信道处理结构图，仿真处理模块实现对基带数据的仿真处理和干扰叠加，由8片XC7VX690TFPGA芯片组成，每个FPGA的处理结构相同，可相互独立地并行处理。FPGA首先接收64路内部10G的基带数据链路，根据当前时钟时刻的信道处理需求，输入天线数据选择器从64个链路中选择最大256个天线数据进行信道处理。信道处理过程按流水线结构依次是大尺度衰落、小尺度衰落、多径时延，每个信道处理都是由专用寄存器提供衰落因子相乘的结果，多径时延时根据时延参数缓存几个时间点。最后在输出天线选择器对输出到同一个目标天线的所有基带干扰数据进行相加合成，得到最终信道化后的基带数据发送到对应的输出天线接口。

衰落参数管理模块由8个DSP组成，每个DSP对应一个信道处理FPGA，通过CPRI接口向FPGA实时更新衰落因子和多径时延参数。大尺度衰落参数由外场路测采集获得或通过标准信道模型产生，小尺度衰落和时延参数根据标准信道模型产生，建模流程见图8。假设基站侧的天线个数为M，终端侧的天线个数为N，h_mn表示第m个发射天线和第n个接收天线组成的链路，每一条h_mn由L个可分辨的路径(或L簇)构成，每一簇由P个不可分离的“子径”构成。因此，频率选择性MIMO信道可以建模为

$H\left(t\right)=\underset{l=0}{\overset{L-1}{\mathrm{\Σ}}}{h}_1\mathrm{\δ}(t-{\mathrm{\τ}}_l)$

其中 $h_l=\left[\begin{array}{cccc}{a}_{11}^l& a_{12}^l& ...& a_{1M}^l\\ a_{21}^l& a_{22}^l& ...& a_{2M}^l\\ .& .& .& .\\ .& .& .& .\\ .& .& .& .\\ a_{N1}^l& a_{N2}^l& ...& a_{\mathrm{NM}}^i\end{array}\right],$ 表示第n个接收天线，第m个发射天线构成链路的第l个可分离路径的信道衰落系数，所有符合零均值的复高斯分布。

基于这样的假设：基站天线的相关特性与终端天线无关；终端天线的相关特性与基站天线无关。则基站天线m₁、m₂的相关系数和终端天线n₁、n₂的相关系数表示为

$\begin{array}{c}{\mathrm{\&rho;}}_{\mathrm{BS}}^{m_1{m}_2}=<a_{{\mathrm{nm}}_1}^l,a_{{\mathrm{nm}}_2}^l>\\ {\mathrm{\&rho;}}_{\mathrm{MS}}^{n_1{n}_2}=<a_{n_1}^l,a_{n_{2}m}^l>\end{array}$ 其中<i>表示“二阶矩”运算或协方差运算。由此可得基站侧和终端侧的相关矩阵(针对每一个可分离径而言)为

$R_{\mathrm{BS}}=\left[\begin{array}{cccc}{\mathrm{\&rho;}}_{\mathrm{BS}}^{11}& {\mathrm{\&rho;}}_{\mathrm{BS}}^{12}& ...& {\mathrm{\&rho;}}_{\mathrm{BS}}^{1M}\\ {\mathrm{\&rho;}}_{\mathrm{BS}}^{21}& {\mathrm{\&rho;}}_{\mathrm{BS}}^{22}& ...& {\mathrm{\&rho;}}_{\mathrm{BS}}^{2M}\\ .& .& .& .\\ .& .& .& .\\ .& .& .& .\\ {\mathrm{\&rho;}}_{\mathrm{BS}}^{M1}& {\mathrm{\&rho;}}_{\mathrm{BS}}^{M2}& ...& {\mathrm{\&rho;}}_{\mathrm{BS}}^{\mathrm{MN}}\end{array}\right],$ $R_{\mathrm{MS}}=\left[\begin{array}{cccc}{\mathrm{\&rho;}}_{\mathrm{MS}}^{11}& {\mathrm{\&rho;}}_{\mathrm{MS}}^{12}& ...& {\mathrm{\&rho;}}_{\mathrm{MS}}^{1N}\\ {\mathrm{\&rho;}}_{\mathrm{MS}}^{21}& {\mathrm{\&rho;}}_{\mathrm{MS}}^{22}& ...& {\mathrm{\&rho;}}_{\mathrm{MS}}^{2N}\\ .& .& .& .\\ .& .& .& .\\ .& .& .& .\\ {\mathrm{\&rho;}}_{\mathrm{MS}}^{N1}& {\mathrm{\&rho;}}_{\mathrm{MS}}^{N2}& ...& {\mathrm{\&rho;}}_{\mathrm{MS}}^{\mathrm{NN}}\end{array}\right]$

基站侧和终端侧的第l个可分离路径的衰落相关矩阵分别为：

为AOA，角度扩展；

为AOD，角度扩展。

有了相关矩阵R_MS和R_BS，就可以计算具有某种相关特征的MIMO信道。

本实施例利用DSP+FPGA架构，组成一个大规模无线网络信道仿真平台，对于20MHz带宽2天线配置，最大支持256小区×256终端的组网规模，适合5G移动通信超密集组网的场景模拟，并适用于不同的无线网络制式。

上述各单元可以由电子设备中的中央处理器(CentralProcessingUnit，CPU)、数字信号处理器(DigitalSignalProcessor，DSP)或可编程逻辑阵列(Field－ProgrammableGateArray，FPGA)实现。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种信道仿真装置，其特征在于，该装置包括：信道射频单元、信道仿真单元和信道管理单元；其中，

所述信道射频单元，用于将获取的射频信号转换成基带数据，发送至信道仿真单元；以及将来自信道仿真单元的基带数据转换成射频信号并发送；

所述信道仿真单元，用于根据来自信道管理单元的信道衰落参数，对来自所述信道射频单元的基带数据进行仿真处理，并将仿真处理后的基带数据发送至信道射频单元；

所述信道管理单元，用于根据信道模型生成信道衰落参数，并发送给信道仿真单元。

2.根据权利要求1所述的装置，其特征在于，所述信道仿真单元包括：基带数据接入模块、仿真处理模块和衰落参数管理模块；其中，

所述基带数据接入模块，包括多个接入FPGA芯片，每个接入FPGA都接收来自信道射频单元的基带数据链路，并且每个接入FPGA芯片用于将自身接收的来自信道射频单元的基带数据复制成多份并分别发送至仿真处理模块中的每个信道处理FPGA芯片；以及从来自仿真处理模块的基带数据中选择多路基带数据并输出；

所述仿真处理模块，包括多个信道处理FPGA芯片，所述多个信道处理FPGA芯片并行运算，根据信道衰落参数对来自接入FPGA的基带数据进行仿真处理，并将处理后的基带数据发送至基带数据接入模块；

所述衰落参数管理模块，用于根据当前仿真的信道场景以及来自信道管理单元的数据，实时更新信道衰落参数。

3.根据权利要求1所述的装置，其特征在于，所述信道管理单元生成的信道衰落参数包括以下一项或多项：大尺度衰落因子、小尺度衰落因子、多径时延参数。

4.根据权利要求3所述的装置，其特征在于，所述信道处理FPGA芯片包括：输入天线数据选择器、大尺度衰落乘法器群、小尺度衰落乘法器群、多径时延缓存区群和输出天线数据选择器；其中，

所述输入天线数据选择器，用于根据信道管理单元提供的链路地址选择需要进行仿真处理的链路；

所述大尺度衰落乘法器群，用于将所述链路上的基带数据与大尺度衰落因子相乘，实现大尺度衰落处理；

所述小尺度衰落乘法器群，用于将大尺度衰落处理后的基带数据分成多径数据，并分别与小尺度衰落因子相乘，实现小尺度衰落处理；

所述多径时延缓存区群，用于对小尺度衰落处理后的多径基带数据按预设的延时参数进行延时缓存，然后累加；

所述输出天线数据选择器，用于对输出到同一目标天线的所有基带数据进行叠加，之后通过基带数据接入模块将叠加后的基带数据发送至信道射频单元。

5.根据权利要求1至4任一项所述的装置，其特征在于，

所述基带数据接入模块与信道射频单元之间通过CPRI光纤接口连接，

所述信道管理单元与信道仿真单元之间通过以太网接口连接。

6.一种信道仿真方法，其特征在于，该方法包括：

获取信道衰落参数和射频信号；

将获取的射频信号转换成基带数据，并根据所述信道衰落参数，对所述基带数据进行仿真处理；

将仿真处理后的基带数据转换成射频信号并发送。

7.根据权利要求6所述的方法，其特征在于，所述将获取的射频信号转换成基带数据，并根据所述信道衰落参数，对所述基带数据进行仿真处理，包括：

多个接入FPGA芯片将自身接收的基带数据复制成多份并分别发送至每个信道处理FPGA芯片；

所述多个信道处理FPGA芯片根据信道衰落参数对基带数据进行仿真处理；

所述多个接入FPGA芯片从所述仿真处理后的基带数据中选择多路基带数据并输出。

8.根据权利要求6所述的方法，其特征在于，所述信道衰落参数包括以下一项或多项：大尺度衰落因子、小尺度衰落因子、多径时延参数。

9.根据权利要求8所述的方法，其特征在于，所述信道处理FPGA芯片根据信道衰落参数对基带数据进行仿真处理，包括：

根据预设的链路地址选择需要进行仿真处理的链路；

将所述链路上的基带数据与大尺度衰落因子相乘，实现大尺度衰落处理；

将大尺度衰落处理后的基带数据分成多径数据，并分别与小尺度衰落因子相乘，实现小尺度衰落处理；

对小尺度衰落处理后的多径基带数据按预设的延时参数进行延时缓存，然后累加；

对输出到同一目标天线的所有基带数据进行叠加。

10.根据权利要求根据权利要求6至9任一项所述的方法，其特征在于，

所述获取信道衰落参数，包括：通过以太网接口获取信道衰落参数，

所述将获取的射频信号转换成基带数据后，通过CPRI光纤接口进行传输。