CN105306061B

CN105306061B - 传感器或检测器的模拟信号的电流减小的快速数字化、预处理和滤波

Info

Publication number: CN105306061B
Application number: CN201510249436.9A
Authority: CN
Inventors: 阿图尔·威廉·桑特肯
Original assignee: Almers Semiconductor Co Ltd
Current assignee: Elmers semiconductor Europe
Priority date: 2014-05-15
Filing date: 2015-05-15
Publication date: 2019-12-24
Anticipated expiration: 2035-05-15
Also published as: HK1215623A1; CN105306061A; CN205195692U; EP3143697B1; EP3143697A1; WO2015173293A1

Abstract

为了对例如辐射检测器的电压读取信号的模拟信号(TP[i])进行转换，在德尔塔‑西格玛变换器的输入端上施加不同大小的连续的模拟信号(TP[i])，其中的出发点是，模拟信号(TP[i])分别在相关读取间隔的持续时间内基本上保持不变。借助量化器(CMP)形式的单比特模数变换器和与所述单比特模数变换器串联连接的调节器(ADCFB)生成多比特数字信号(SB)。为了产生模拟反馈信号(S8)，将该多比特数字信号变换回模拟信号。对要转换的模拟信号(TP[i])和模拟反馈信号(S8)的差进行低通滤波。调节器(ADCFB)可以选择性地在两种模式中的一种下工作。其在第一工作模式下比在其第二工作模式下更快地对预定值/实际值偏差进行调节。在一个读取间隔开始时，调节器(ADCFB)在第一工作模式下工作；之后，其在该读取间隔的其余部分内在第二工作模式下工作。

Description

传感器或检测器的模拟信号的电流减小的快速数字化、预处理和滤波

技术领域

本发明涉及一种用于传感器或检测器、特别是可以包括热电堆像素行或热电堆像素阵列的热电堆传感器的信号的电流减小的快速数字化、预处理和滤波的装置和方法。

背景技术

热电堆对微米范围中的红外辐射进行分析。该波长对应于躯干、特别是还有人作为温度辐射在常温下向其周围发出的热辐射。例如借助于红外光学系统结合这种热电堆的阵列产生简单的发热器是许多应用的目的。

为了读取热电堆像素，必须对非常小的有用电压进行分析。自然，放大器由于各种原因而产生噪声。在系统中产生的这种噪声和干扰以及经由其他路径射入的干扰必须在对热电堆信息进行分析时为了有用信号而得到抑制。

有效噪声电压随着信号处理的带宽而增大。因此，力求保持带宽尽可能小。

根据现有技术，已知如下系统：在这些系统中，借助于可编程的放大器，结合低通滤波器读取热电堆像素，以实现噪声抑制。

在此，产生了如下问题：在热电堆阵列内每一次换行和/或更换热电堆像素时，由于低通特性，先前读取的热电堆像素的值仍然存储在所述低通滤波器中，这作为从一行到下一行的串扰和/或从一个像素到下一个像素的串扰而可被察觉到。虽然在读取间隔期间像素电压信号的改变程度比较小，但是完全可以察觉到从像素到像素的电压信号的改变。因此，在从一个热电堆像素转换到下一个像素时，读取硬件在输入端遭受高频变化。因此，如果读取硬件工作得不够快，则在读取下一个像素之前，必须等待一定的时间。这里，可以使用高频工作的硬件电路来工作，但是这由于其他原因、特别是在电路技术开销增加方面是不利的。

不仅在热电堆传感器的情况下，而且同样在其他IR(红外)辐射传感器或者对于其他辐射敏感的检测器或传感器的情况下，都出现先前描述的问题。

发明内容

因此，本发明要解决的技术问题是，使得能够快速地读取传感器像素或检测器像素、特别是热电堆像素，而不会由于所描述的低通滤波器的问题而产生串扰，同时能够保持带宽最小。

为了解决上述技术问题，通过本发明，提出了一种用于将例如热电堆像素的电压读取信号的模拟信号(TP[i])转换为多比特数字信号(SB)的方法，更确切来说包括以下步骤：

-在相应读取间隔的持续时间内向德尔塔-西格玛变换器(Delta-Sigma-Wandler)的输入端连续给送具有不同的大小的模拟信号(TP[i])，在所述读取间隔的持续时间内，所述模拟信号(TP[i])基本上分别保持不变，

-通过所述德尔塔-西格玛变换器利用量化器(CMP)形式的单比特模数变换器和与所述单比特模数变换器串联连接的调节器(ADCFB)形成与模拟信号相对应的多比特数字信号(SB)，在所述调节器的输出端输出数字多比特调节器信号，

-通过多比特数模变换器(DAC)将所述数字多比特调节器信号转换为模拟反馈信号(S8)，

-由所述模拟信号(TP[i])和所述模拟反馈信号(S8)形成差分信号(S0)，

-借助低通滤波器(C1、C2)在所述量化器(CMP)之前对所述差分信号(S0)进行低通滤波，以及

-输出必要时在数字滤波(DF)之后的所述数字多比特调节器信号作为多比特数字信号(SB)，

-其中，所述调节器(ADCFB)选择性地在第一模式下和在第二模式下工作，

-其中，所述调节器(ADCFB)在其第一工作模式下比在其第二工作模式下更快地对所述模拟信号(TP[i])和所述模拟反馈信号(S8)之间的预定值/实际值偏差进行调节，

-其中，为了在所述调节器(ADCFB)的输出端处的数字多比特信号(SB)尽可能快地跟踪所述模拟信号，所述调节器(ADCFB)在读取间隔的初始阶段在其第一工作模式下工作，以及

-其中，所述调节器(ADCFB)在所述读取间隔的该初始阶段之后在所述读取间隔的其余持续时间内在其第二工作模式下工作。

此外，为了解决上述技术问题，提出了一种用于将例如热电堆像素或者其他辐射敏感的检测器的像素的电压读取信号的模拟信号(TP[i])转换为多比特数字信号(SB)的装置，其中，所述装置设置有：

-德尔塔-西格玛变换器，在相应读取间隔的持续时间内能向所述德尔塔-西格玛变换器的输入端给送具有不同大小的模拟信号(TP[i])，在所述读取间隔的持续时间内，所述模拟信号(TP[i])基本上分别保持不变，

-其中，所述德尔塔-西格玛变换器具有量化器(CMP)形式的单比特模拟-数字变换器和与所述单比特模拟-数字变换器串联连接的调节器(ADCFB)，用于形成与模拟信号相对应的多比特数字信号(SB)，在所述调节器的输出端能输出数字多比特调节器信号，

-多比特数字-模拟变换器(DAC)，用于将所述多比特调节器信号转换为模拟反馈信号(S8)，

-减法单元(M1)，用于由所述模拟信号(TP[i])和所述模拟反馈信号(S8)形成差分信号(S0)，

-低通滤波器(C1、C2)，用于在所述量化器(CMP)之前对所述差分信号(S0)进行低通滤波，

-控制单元(SE)，用于至少对所述调节器(ADCFB)进行控制，

-其中，所述调节器(ADCFB)能选择性地在第一模式下和在第二模式下工作，

-其中，在所述调节器(ADCFB)的第一工作模式下能比在其第二工作模式下更快地对所述模拟信号(TP[i])和所述模拟反馈信号(S8)之间的预定值/实际值偏差进行调节，

-其中，为了在所述调节器(ADCFB)的输出端处的数字多比特信号(SB)尽可能快地跟踪所述模拟信号，所述调节器(ADCFB)能在读取间隔的初始阶段在其第一工作模式下工作，以及

-其中，所述调节器(ADCFB)能在所述读取间隔的该初始阶段之后在所述读取间隔的其余持续时间内在其第二工作模式下工作。

根据本发明，使用与多比特调节器协作的德尔塔-西格玛变换器，所述多比特调节器选择性地在第一工作模式下或者在第二工作模式下工作。这两种工作模式的不同之处的特征是，调节器在其第一工作模式下比在其第二工作模式下更快地对预定值/实际值偏差进行调节。在读取间隔开始时，也就是说当在德尔塔-西格玛变换器的输入端处，下一个要读取的热电堆像素的模拟信号等候处理时，调节器在第一工作模式下工作。由此，调节器相对快速地找到其工作点，从而在其在第二工作模式下工作时，其随后仍然相对快速地对给出的调节偏差进行调节。对该调节偏差进行的调节比调节器在该时间点仍然还在其第一工作模式下工作时慢。但是对此，在第二工作模式下对调节偏差的调节明显比在第一工作模式下更准确。

因此，以这种方式，调节器分别可以以最佳方式工作，也就是说，在一个读取间隔开始时，其可以快速地工作(以有限的精度，这涉及对调节偏差的调节)，而其随后在读取间隔的其余部分内较慢地工作(但是对此也更准确地对调节偏差进行调节，由此使得能够更准确地将模拟信号变换为数字多比特信号)。

因此，按照本发明，所述德尔塔-西格玛变换器有效地不具有频带限制，而其在迄今为止用于读取热电堆像素的硬件电路中分别存在并且导致上述问题。

在本发明的另一个有利的构型中，可以设置的是，所述低通滤波器具有至少一个电容器，其在一个读取间隔结束之后和/或在下一个读取间隔的初始阶段开始时放电。

在本发明的另一个实施方式中设置的是，在所述低通滤波器前面连接有模拟信号放大器，并且将由所述模拟信号和所述反馈信号形成的所述差分信号从输出频带的频率范围内提高到目标频带中，并在两个降低级中又降低到所述输出频带中，其中，第一降低级在所述放大器之后并且在所述低通滤波器之前，并且第二频率范围降低级在所述量化器之后并且在所述调节器之前通过相应的向下混频进行。通过变换到较高的频率范围内，实现随后对模拟信号的放大，以便之后再次对频率范围进行反向变换，从而减小由模拟信号放大器产生的噪声影响。

最后，在本发明的一个有利的构型中，还可以设置的是，提供包括分别具有多个像素的多个像素行的热电堆像素阵列，并且每一行同时被读取其相应的像素电压读取信号，也就是说，分别按照根据前述权利要求中的任一项所述的方法步骤，一行接一行连续进行转换，以读取所述热电堆像素阵列。

因此，按照本发明的解决方案在于抑制噪声频谱和干扰频谱，而不产生上面描述的存储器效应。这通过按照权利要求1所述的方法来实现。

附图说明

下面，根据附图对本发明进行进一步的说明，本发明不限于在附图中示出的示例。其中：

图1示出了用于分析热电堆阵列的按照本发明的德尔塔-西格玛变换器的结构，

图2示出了关于根据图1的德尔塔-西格玛变换器的系统时钟CK和单个信号的时钟简图，

图3示出了关于根据图1的德尔塔-西格玛变换器的快速斩波器信号B和慢速斩波器信号A的数字系统时钟CK的时钟简图，

图4示出了互阻抗放大器TV中的偏移补偿，以及

图5示出了作为替代方案构造的用于分析热电堆阵列的德尔塔-西格玛变换器的结构。

具体实施方式

电压信号TP[n]表示要读取的连接到按照本发明的用于分析热电堆阵列的德尔塔-西格玛变换器的第n个热电堆像素的模拟电压信号。这种像素信号的连续给送经由多路复用器AMUX进行。电压信号TP[n]与稍后说明的反馈信号S8一起形成差分输入信号S0(参见SUB的情况)。对于数字信号处理，有利的是另外利用差分信号工作。差分输入信号S0的值作为电压信号TP[n]和反馈信号S8之间的差得出。输入信号S0被传送到第一乘法器M1。该第一乘法器M1将输入信号S0与慢速斩波器信号A相乘，这最终等于将模拟电压信号TP[n]的频率变换到更高的频率范围内(也称为“上混频(Hochmischen)”)。慢速(外环)斩波器信号A典型地在改变热电堆行时以及在测量周期的一半处改变其逻辑值。这里有利的是，其可以取值-1和+1。因为慢速斩波器信号A由此典型地为数字信号，因此该第一乘法器M1优选作为借助数字慢速斩波器信号A进行转换的简单的双重转换器来实现。使用-1和1的慢速斩波器信号A的逻辑状态的赋值结合输入信号S0的值的序列产生第一信号S1，这就此而言由S0利用第一乘法器M1进行相乘来得出。

然后，第一信号S1被传送到第二乘法器M2。该第二乘法器M2将第一信号S1与第二快速斩波器信号B相乘，这得出第二信号S2。该第二快速斩波器信号B具有比慢速斩波器信号A高的频率。该第二快速斩波器信号B也优选可以关于其对第一信号S1的作用而取值-1和+1。由此，快速斩波器信号B同样典型地为数字信号。因此，该第二乘法器M2同样也优选可以作为简单的双重转换器来实现，并且借助数字快速斩波器信号B进行转换。借助-1和1对快速斩波器信号B的逻辑状态的赋值又由针对第二信号的值的快速斩波器信号B的状态改变的序列而得出。得出第二信号S2，其又可以理解为在频率范围中进行了变换的第一信号S1(“上混频”)。

互阻抗放大器TV经由第二信号S2连接到第二乘法器M2的输出端，并且对由此在其间进行了双重调制(英语：double chopped或nested chopped)的微分输入信号S0进行放大，其中形成第三信号S3，其由两个彼此微分的电流信号构成。

通过上混频，即“信号S0的斩波2”，有利地使用了放大器TV的1/f噪声特性，但是这本身是已知的。

第三乘法器M3将第三信号S3与快速斩波器信号B相乘。可选地，也可以利用反转或负的快速斩波器信号B工作，其中，在第一种情况下利用的是，双重交换又产生原始状态，而在第二种情况下，反向交换表现出相同的作用。据此，将信号S3向下混频；产生第四信号S4。

第三乘法器M3的输出端经由第四信号S4对由第一单电容C1和第二单电容C2构成的微分积分电容充电。在该微分积分电容C1、C2中，对来自互阻抗放大器TV的电流进行积分。因此，优选第四信号S4是对第三信号S3的积分。

比较器CMP经由第四信号S4连接到第三乘法器M3的输出端和微分积分电容C1、C2。现在，比较器CMP将第四信号S4转换为一比特数据流。第五信号S5形成提供该一比特数据流的比较器CMP的输出，与前述信号S1至S4不同，第五信号S5现在不再是微分的。

该第五信号S5现在从比较器CMP的输出端引导至第四乘法器M4的输入端。第四乘法器M4将第五信号S5与所述慢速斩波器信号A相乘。这里为了中和第一乘法器M1中的乘法的效果，将慢速斩波器信号A的符号取反，或者在数字慢速斩波器信号A的情况下将其逻辑值反转。由此，将第五信号S5变换回信号S0的频率范围内。因为不仅第五信号S5、而且慢速斩波器信号A典型地为数字二进制信号，因此实现第四乘法器M4的最简单的形式是异或门(EXOR-Gatter)。第四乘法器M4中的该乘法的结果以及由此其输出是第六信号S6。

随后的接收第六信号S6的调节器ADCFB具有两种工作模式。在第一工作模式下，使后面的数模转换器DAC快速地进入工作点附近，在另一模式下，调节器ADCFB实现微分和积分，由此调节回路获得PID调节器的特性，由此“更慢地”工作。关于PID调节器的环路滤波器的配置和说明，本领域技术人员可以参考调节技术的专业文献。此外，调节器ADCFB将输入的单比特信号、即第六信号S6转换到具有六比特的数据总线中、即转换为第七信号SB。

第七信号SB形成调节器ADCFB的输出。经由该第七信号SB，调节器ADCFB不仅连接到数字输出滤波器DF，而且连接到数模转换器DAC。数字输出滤波器DF再次将第七信号SB的6比特的总线宽度转换为输出信号OUT的目标总线宽度，其中，该输出信号OUT同时也是数字输出滤波器DF的输出信号。

数模转换器DAC将第七信号SB转换为模拟反馈信号S8，其最后作为与连接到按照本发明的用于分析热电堆阵列的德尔塔-西格玛ADC的第n热电堆的电压信号TP[n]的差分信号形成输入信号S0。由此，调节回路闭合。在此，ADCFB中的逻辑电路确保调节回路稳定。

如已经示出的，在实现德尔塔-西格玛ADC时，使用斩波器方式不是新的。第一至第四乘法器M1、M2、M3、M4中的乘法的目的，是在噪声频谱和/或干扰频谱较不明显的频率范围内执行随后的各个运算，这里是互阻抗放大器TV中的互阻抗放大、微分电容器C1、C2中的积分和比较器CMP中的赋值，由此提高转换质量。通过第一乘法器M1和第二乘法器M2中的两个乘法，在一定程度上进行有用信号从输入信号S0的频率到更高的频率的变换，并且通过第三乘法器M3和第四乘法器M4中的两个乘法，进行相应的反向变换。因此，第一乘法器M1和第四乘法器M4形成第一乘法器对，并且第二乘法器M2和第三乘法器M3形成第二乘法器对。因此，每一对由用于向更高的频率进行向上变换的前面的乘法器和用于向原始频率进行反向变换的后面的乘法器构成。在此，第二乘法器对像括号(Klammer)一样包围互阻抗放大器级。因此，与该级的噪声频谱相对应地选择快速斩波器信号B的频率。除了第二乘法器对和其包括的互阻抗放大器TV之外，第一乘法器对像括号一样还附加地包围微分积分电容C1、C2和比较器CMP。第一乘法器对关联的控制信号的第一频率是慢速斩波器信号A的第一频率。在此，慢速斩波器信号A的第一频率针对用来读取热电堆行的行频率。因此，这里给出的解决方案的特别的优点是，斩波包括整个量化器，并且通过第四乘法器M4中的第四乘法的反向变换在比较器CMP后面才进行。在此，主要由微分积分电容C1、C2与互阻抗放大器TV的输出电阻合作而产生的积分级的低通特性用作针对第二乘法器对M2、M3的抽选滤波器(Dezimationsfilter)。斩波器信号B的第二频率越高，由此在第三乘法器中的反向变换后越好地抑制其频率。但是，其频率首先接受所述干扰，所述干扰由此又从信号路径中去除。也就是说，斩波、即通过所述乘法器对的变换和反向变换使第六信号S6中的噪声和偏移减小。

与现有技术相比主要的不同之处在于，直接在输入端执行第一乘法器M1中的第一乘法以及在量化器、即比较器CMP后面的第四乘法器M4中执行最后的乘法。

不仅所需的积分器、而且比较器CMP都必须被设计为较慢，以便能够实现高精度。因此有利的是，慢速斩波器信号A具有比与互阻抗放大器TV的微分输出端内电阻组合的微分积分电容器C1、C2的低通滤波器的截止频率低的第一频率，并且该低通滤波器的截止频率又比快速斩波器信号B的第二频率低。

如果改变了行或者热电堆像素，则按照本发明的德尔塔-西格玛变换器必须非常快地找到合适的工作点。为此，调节器ADCFB转换到另一种工作模式。一般仅在短时间内采用这种模式。因此，可以认为慢速斩波器信号A在该时间内是不变的。在图2中通过激活示例性的内部信号SAR来表征该模式。

随后如下进行。首先，经由第七信号SB在其上等候处理的相应的多比特线路设置数模转换器DAC的MSB。如果由此是1比特信号的第六信号S6的值未翻转，即未改变，则MSB保持。否则又将其清除。之后，设置第七信号SB的下一个较低的有效位，等等，直到对最后一位、即LSB进行了赋值为止。这种起始值确定快而较不准确。因此，在其结束之后转换到已经提到的PID滤波(更慢的工作模式)，其中，所确定的第七信号SB的值形成调节器ADCFB的起始值。此外，合乎目的的是，在读取间隔开始时，还使低通滤波器的积分电容器C1、C2放电。由中央控制单元SE(参见图1)经由AMUX接管该放电控制以及调节器ADCFB的工作模式之间的转换和热电堆像素阵列的行或列的转换。

如在图1中所示出的，控制单元对两个晶体管T1、T2进行控制，其用于两个电容器C1、C2的放电。该放电过程在下一个热电堆像素的实际的读取过程之前进行。

此外，图2还示出了系统时钟CK，其表现了利用本方法的工作点寻找的快速。如果不以这种方式设置工作点，则电路不满足要求并且太慢。在设置工作点之后，德尔塔-西格玛变换器以所述PID模式工作，于是与先前的在新的读取间隔开始时进行的工作点查找相比更慢，但是为此更准确。

图4示出了互阻抗放大器TV中的偏移补偿。

于是，以与上述类似的方式，对偏移进行校正。在此，通过输入差分级的电流源的电流向其中的不对称馈送来调整互阻抗放大器中的偏移。在按照本发明的装置中，电流馈送经由1:N多路复用器进行，其中，N给出了可能的馈送位置的数量。差分输入级的两个支路由N-1个电阻的串联电路连接，这些电阻一般是相似的，并且优选具有与一般存在于电路中的电压参考的电阻相同或类似的温度系数。现在，N:1多路复用器连接电流源与得到的N-1个电阻之间的连接点中的一个，其中，在该示例性实施方式中,多路复用器同样可以选择外部点作为馈送点。

按照本发明的装置仅具有很少的模拟电路部件，而具有非常多的数字电路部件，这是一个优点。由于电路简单，因此其在单片集成电路中仅需要非常小的面积。因此，可以为一行的每一个热电堆像素设置一个这种德尔塔-西格玛变换器，并且仅按行进行转换。因此，优选对热电堆阵列的每一列分配一个德尔塔-西格玛变换器。因此，32×32的热电堆像素阵列于是将具有32个按照本发明的德尔塔-西格玛变换器，其中的每一个分别经由一个32：1的模拟多路复用器AMUX刚好连接到正在处理的一个热电堆像素行中的一个热电堆像素。如果模拟多路复用器AMUX从一行切换到下一行，则慢速斩波器信号A也进行切换。

在此，例如实现6比特数模转换器DAC，使得在具有63个相同的电阻的级联电阻中施加电流，并且经由64：1的多路复用器选择相应的电压作为反馈信号S8。这具有如下优点：对示例性的32×32的热电堆阵列的32个列分配的所有32个德尔塔-西格玛变换器可以使用由63个相同的电阻构成的同一个电阻串，这显著地改善了从像素到像素的匹配。

图3示出了关于快速斩波器信号B和慢速斩波器信号A的数字系统时钟CK的时钟简图。重要的是，慢速斩波器信号A和快速斩波器信号B的边缘尽量不要交迭。边缘的交迭将导致产生干扰。因此，优选使慢速斩波器信号A的边缘定位在快速斩波器信号B的脉冲的脉冲中间。在此优选的是，慢速斩波器信号B的第二频率是慢速斩波器信号A的第一频率的大约至少2倍。快速斩波器信号B的第二频率应当为慢速斩波器信号A的第一频率的偶数倍。

在图5中示出了按照本发明的德尔塔-西格玛变换器的一个可选电路简图，其中，使用与在图1中相同的附图标记。图1和图5的不同之处在于低通滤波器的电容器C1和C2的放电电路。在按照图5的实施例中，在以下一个热电堆像素的读取而开始时，这两个电容器未完全放电。更确切地说，在根据图5的实施例中在两个电容器C1和C2之间进行潜在的电荷差的均衡。为此，通过对两个晶体管T1和T2的控制将电容器C1、C2从信号线路解耦，并且在这种状态下经由晶体管T3彼此连接，从而能够进行电荷均衡。随后，使晶体管T3关断，并且使两个晶体管T1和T2转变到导通状态，从而使两个电容器C1和C2在下一个读取间隔开始时进行相同的充电。

在其余方面，根据图5的电路与根据图1的电路完全相同地工作。

可选地，本发明可以通过下面列举的特征组中的一个来描述，其中，按照本发明，不应当排除的情况是，一个或其他子特征组合也描述本发明。

1.一种用于将热电堆像素的电压信号(TP[n])转换为数字信号(SB)的方法，包括步骤：

a.将由电压信号(TP[n])和反馈信号(S8)形成的差分输入信号(S0)与具有第一频率的慢速斩波器信号(A)相乘，得到第一差分信号(S1)，

b.将所述第一差分信号与具有第二频率的快速斩波器信号(B)相乘，得到第二差分信号(S2)，

或者代替步骤a.和b.，将由电压信号(TP[n])和反馈信号(S8)形成的差分输入信号与慢速和快速斩波器信号(A、B)的积相乘，得到第二差分信号(S2)，

c.将第二差分信号(S2)放大并且转换为电流信号、即第三差分信号(S3)，

d.将所述第三差分信号(S3)与所述快速斩波器信号(B)或者作用等同的信号、特别是-1或反转的快速斩波器信号(B)相乘，以得到第四差分信号(S4)，

e.对第四差分信号(S4)进行具有低通特性和相关联的低通截止频率的第一滤波、特别是第一积分滤波和/或积分，

f.通过模数变换器、特别是比较器(CMP)对第四差分信号(S4)赋值，并且输出第五数字信号(S5)，

g.将第五数字信号S5与反转或者乘以-1的慢速斩波器信号(A)相乘，得到第六信号(S6)，

h.对第六信号(S6)进行第二滤波，特别是与PID环路滤波器的特性相对应的第二滤波，得到第七信号(SB)，

i.对第七信号(SB)进行数字到模拟转换，得到反馈信号(S8)，

j.输出第七信号(SB)。

2.根据第1项所述的方法，

a.其中，通过第三滤波器(DF)对第七信号(SB)进行滤波，并且在其总线宽度内改变为输出信号(Out)。

3.根据前述项中的一个或更多个所述的方法，

a.其中，第一滤波的低通截止频率位于慢速斩波器信号(A)的第一频率以上。

4.根据前述项中的一个或更多个所述的方法，

a.其中，第一滤波的低通截止频率位于快速斩波器信号(B)的第二频率以下。

5.根据前述项中的一个或更多个所述的方法，

b.其中，快速斩波器信号(B)的第二频率是慢速斩波器信号(A)的第一频率的偶数倍。

6.根据前述项中的一个或更多个所述的方法，

c.其中，快速斩波器信号(B)的相位以恒定的相位偏移关于慢速斩波器信号(A)的边缘在慢速斩波器信号(A)的相位之前或者之后。

7.根据第6项所述的方法，

d.其中，所述恒定的相位偏移在快速斩波器信号(B)的周期时间的八分之一和八分之三之间，优选是快速斩波器信号(B)的周期时间的四分之一。

8.根据前述项中的一个或更多个所述的方法，

a.其中，对第七信号(SB)进行数模转换成为反馈信号(S8)，其通过将施加了电流的电阻串的节点刚好选择性地连接到反馈信号(S8)来进行，其中，电阻串的节点由第七信号(SB)的部分信号的逻辑值确定。

9.一种用于对热电堆像素的电压信号(TP[n])进行模数转换成为数字信号(SB)的装置，

a.其中，第一乘法器(M1)将由反馈信号(S8)和电压信号(TP[n])形成的差分输入信号(S0)与具有第一频率的慢速斩波器信号(A)相乘，得到第一差分信号(S1)，

b.其中，第二乘法器(M2)将第一差分信号(S1)与具有第二频率的快速斩波器信号(B)相乘，得到第二差分信号(S2)，

或者代替第一和第二乘法器(M1、M2)，其中，乘法器将由电压信号(TP[n])和反馈信号(S8)形成的差分输入信号与慢速和快速斩波器信号(A、B)的积相乘，得到第二差分信号(S2)，以及

c.其中，放大器(TV)将第二差分信号(S2)转换为电流信号，并且放大为第三差分信号(S3)，

d.其中，第三乘法器(M3)将所述第三差分信号(S3)与所述快速斩波器信号(B)或者作用等同的信号、特别是-1或反转的快速斩波器信号(B)相乘，

e.其中，具有低通特性和相关联的低通截止频率的第一滤波器对如此相乘的第三差分信号(S3)滤波或积分成为第四差分信号(S4)，以及

f.其中，第一模数变换器(CMP)对第四差分信号(S4)赋值，并且输出第五数字信号(S5)，

g.其中，第四乘法器(M4)将第五数字信号S5与反转或者乘以-1的慢速斩波器信号(A)相乘，得到第六信号(S6)，

h.其中，第二滤波器(ADCFB)对第六信号(S6)进行滤波，得到第七信号(SB)，以及

i.其中，第一数模变换器(DAC)对第七信号(SB)进行转换，得到反馈信号(S8)。

10.根据第9项所述的装置，

a.其中，第一滤波器由放大器(TV)和/或第三乘法器(M3)与积分电容(C1、C2)形成。

11.根据第10项所述的装置，

a.其中，所述积分电容是由第一单电容C1和第二单电容C2构成的微分积分电容。

12.根据第9至第11项中的一个或更多个所述的装置，

a.其中，所述装置包括第三滤波器(DF)，其对第七信号(SB)进行滤波，并且在其总线宽度内改变为输出信号(Out)。

13.根据第9至第12项中的一个或更多个所述的装置，

a.其中，第一滤波器的低通截止频率位于慢速斩波器信号(A)的第一频率以上。

14.根据第9至第13项中的一个或更多个所述的装置，

a.其中，第一滤波器的低通截止频率位于快速斩波器信号(B)的频率以下。

15.根据第9至第14项中的一个或更多个所述的装置，

a.其中，第五信号(S5)的总线带宽为1，因此第五信号(S5)仅包括一个导线，以及

b.其中，第一模数变换器是比较器(CMP)。

16.根据第9至第15项中的一个或更多个所述的装置，

a.其中，第四乘法器(M4)包括至少一个异或门或者具有相同的逻辑功能的门电路。

17.根据第9至第16项中的一个或更多个所述的装置，

18.根据第9至第17项中的一个或更多个所述的装置，

a.其中，第二滤波器是PID环路滤波器，其特别地具有如下特性：其对于调节环给出PID调节器的特征。

19.根据第9至第18项中的一个或更多个所述的装置，

20.根据第9至第19项中的一个或更多个所述的装置，

21.根据第9至第19项中的一个或更多个所述的装置，

d.其中，放大器(TV)具有由N-1个电阻(R1至RN-1)构成的串联电阻串，其将作为放大器(TV)的一部分的差分放大器级的两个电流支路彼此连接，以及

e.其中，N：1多路复用器依据控制值(OC)，将放大器(TV)的所述差分放大器级的两个电流支路中的一个或所述电阻(R1至RN-1)之间的N-2个连接节点中的一个连接到电流源。

前面，根据对热电堆像素阵列的读取对本发明进行了描述。当然，本发明在对不同的模拟信号的读取的顺序和其到数字信号的变换方面，不局限于对一个阵列的多个像素的读取。按照本发明，同样可以在单个读取间隔内在时间上一个接一个地连续读取同一个像素或者同一个检测器，以像先前描述的那样将模拟的读取信号转换为数字信号。当然，本发明不局限于像素阵列。更确切地说，对于本发明重要的是，在时间上相继的读取间隔内连续向变换器馈送模拟信号(电压信号或电流信号)。这些模拟信号最后来自于同一个像素、还是连续地来自于一个阵列的多个像素对于本发明来说不重要。

此外，应当指出，本发明不局限于热电堆情况下的应用。还可以想到例如辐射热测定器、PIR等的其他IR辐射检测器。这些IR辐射检测器提供模拟电流信号、还是模拟电压信号对于本发明来说也不重要。此外，可以向IR辐射检测器供应工作能量，以向其输出端提供表示接收到的IR辐射的模拟信号。因此，就此而言，可以像例如在PIR中和在热电堆中的情况一样，使用在不供给电能的情况下提供输出信号的IR辐射检测器。

附图标记列表

A 慢速斩波器信号。在每一次改变热电堆行时，开始慢速斩波器信号(也称

为第一斩波器信号)的一个新的周期。因此，其优选是数字信号。

ADCFB 用于稳定调节回路的具有滤波器的数字积分器

AMUX 在读取热电堆像素阵列时用于进行行转换的多路复用器

B 快速斩波器信号。快速斩波器信号B典型地具有比慢速斩波器信号A高的

第二频率。优选其第二频率提高到相对于慢速斩波器信号A的第一频率的

偶数倍。其典型地是数字信号。

C1 由第一单电容构成的微分积分电容的前一半

C2 由第二单电容构成的微分积分电容的后一半

CK 系统时钟

CMP 比较器/量化器

DAC 数模变换器

DF 数字输出滤波器

M1 第一乘法器。由慢速斩波器信号A数字地控制的双重变换器，其在慢速斩

波器信号A的逻辑值改变时交换输出。

M2 第二乘法器。第二乘法器典型地作为由快速斩波器信号B数字地控制的

双重变换器来实现，其在斩波器信号B的逻辑值改变时交换输出。

M3 第三乘法器。第三乘法器典型地作为由快速斩波器信号B数字地控制的双

重变换器来实现，其在快速斩波器信号B的逻辑值改变时交换输出。

M4 第四乘法器。第四乘法器典型地作为由反转的慢速斩波器信号A数字地控

制的异或门来实现，其依据慢速斩波器信号A将第五信号(S5)反转或不

反转，当要对应于逻辑电平1和-1时，这等于与1或-1相乘。

Out 输出信号

TP[n] 向按照本发明的用于分析热电堆阵列的德尔塔-西格玛变换器施加的第

n个像素的电压信号TP[n]。

S0 (微分)输入信号

S1 第一(微分)信号

S2 第二(微分)信号

S3 第三(微分)信号

S4 第四(微分)信号

S5 第五信号(不微分)

S6 第六信号(不微分)

SB 第七信号(具有位信号SB[0]、SB[1]、SB[2]、SB[3]、SB[4]、SB[5]的数字6

比特数据总线)

S8 反馈信号

SAR 用于标记如下模式的示例性内部信号：在该模式中通过滤波器ADCFB通

过连续近似而寻找工作点。

SE 控制单元

T1 放电或解耦晶体管

T2 放电或解耦晶体管

T3 电荷均衡晶体管

TV 互阻抗放大器

Claims

1.一种用于将模拟信号(TP[i])转换为多比特数字信号(SB)的方法，包括以下步骤：

-在相应读取间隔的持续时间内向德尔塔-西格玛变换器的输入端连续给送不同大小的模拟信号(TP[i])，在所述读取间隔的持续时间内，所述模拟信号(TP[i])基本上分别保持不变，

-其中，所述调节器(ADCFB)在其第一工作模式下比在其第二工作模式下更快地对所述模拟信号(TP[i])的预定值和所述模拟反馈信号(S8)的实际值之间的偏差进行调节，

-其中，为了在所述调节器(ADCFB)的输出端处的数字多比特信号(SB)尽可能快地跟踪所述模拟信号，所述调节器(ADCFB)在读取间隔的初始阶段在其第一工作模式下工作，即所述调节器(ADCFB)在德尔塔-西格玛变换器的输入端处下一个要读取的模拟信号等候处理时在其第一工作模式下工作，以及

2.根据权利要求1所述的方法，其特征在于，所述低通滤波器(C1、C2)具有至少一个电容器，其在一个读取间隔结束之后和/或在下一个读取间隔的初始阶段开始时放电。

3.根据权利要求1所述的方法，其特征在于，在两个输入端处向所述低通滤波器(C1、C2)给送所述模拟信号(TP[i])和所述模拟反馈信号(S8)形式的所述差分信号(S0)，所述低通滤波器(C1、C2)具有分别与其输入端中的另一个耦合的两个电容器，并且在一个读取间隔结束之后和/或在下一个读取间隔的初始阶段开始时，均衡或者消除所述电容器之间的潜在的电荷差。

4.根据权利要求1至3中的任一项所述的方法，其特征在于，在所述低通滤波器(C1、C2)前面连接有模拟信号放大器(TV)，并且将由所述模拟信号(TP[i])和所述反馈信号(S8)形成的所述差分信号从输出频带的频率范围内提高到目标频带中，而在两个降低级中又降低到所述输出频带中，其中，第一降低级在所述放大器之后并且在所述低通滤波器(C1、C2)之前而第二频率范围降低级在所述量化器(CMP)之后并且在所述调节器(ADCFB)之前通过相应的向下混频进行。

5.根据权利要求1至3中的任一项所述的方法，其特征在于，提供包括分别具有多个像素的多个像素行的热电堆像素阵列，并且每一行同时读取其相应的像素读取信号，也就是说，分别按照根据前述权利要求1至3中的任一项所述的方法步骤进行，并且从行到行连续进行转换，以读取所述热电堆像素阵列。

6.根据权利要求1至3中的任一项所述的方法，其特征在于，所述模拟信号(TP[i])是热电堆像素或者其他辐射敏感的检测器的像素的电压读取信号。

7.一种用于将模拟信号(TP[i])转换为多比特数字信号(SB)的装置，包括：

-德尔塔-西格玛变换器，在相应读取间隔的持续时间内能向所述德尔塔-西格玛变换器的输入端给送不同大小的模拟信号(TP[i])，在所述读取间隔的持续时间内，所述模拟信号(TP[i])基本上分别保持不变，

-其中，所述德尔塔-西格玛变换器具有量化器(CMP)形式的单比特模数变换器和与所述单比特模数变换器串联连接的调节器(ADCFB)，用于形成与模拟信号相对应的多比特数字信号(SB)，在所述调节器的输出端能输出数字多比特调节器信号，

-多比特数模变换器(DAC)，用于将所述多比特调节器信号转换为模拟反馈信号(S8)，

-低通滤波器(C1、C2)，用于在所述量化器(CMP)前面对所述差分信号(S0)进行低通滤波，

-控制单元(SE)，用于至少对所述调节器(ADCFB)进行控制，

-其中，在所述调节器(ADCFB)的第一工作模式下能比在其第二工作模式下更快地对所述模拟信号(TP[i])的预定值和所述模拟反馈信号(S8)的实际值之间的偏差进行调节，

-其中，为了在所述调节器(ADCFB)的输出端处的数字多比特信号(SB)尽可能快地跟踪所述模拟信号，所述调节器(ADCFB)在读取间隔的初始阶段能在其第一工作模式下工作，即所述调节器(ADCFB)在德尔塔-西格玛变换器的输入端处下一个要读取的模拟信号等候处理时在其第一工作模式下工作，以及

8.根据权利要求7所述的装置，其特征在于，所述低通滤波器(C1、C2)具有至少一个电容器，其能在一个读取间隔结束之后和/或在下一个读取间隔的初始阶段开始时放电。

9.根据权利要求7所述的装置，其特征在于，能在两个输入端处向所述低通滤波器(C1、C2)给送所述模拟信号(TP[i])和所述模拟反馈信号(S8)形式的所述差分信号(S0)，所述低通滤波器(C1、C2)具有分别与其输入端中的另一个耦合的两个电容器，并且在一个读取间隔结束之后和/或在下一个读取间隔的初始阶段开始时，能均衡或者能消除所述电容器之间的潜在的电荷差。

10.根据权利要求7至9中的任一项所述的装置，其特征在于，在所述低通滤波器(C1、C2)前面连接有模拟信号放大器(TV)，并且能将由所述模拟信号(TP[i])和所述反馈信号(S8)形成的所述差分信号从输出频带的频率范围内提高到目标频带中，并能在两个降低级中又降低到所述输出频带中，其中，第一降低级布置在所述放大器之后并且在所述低通滤波器(C1、C2)之前，而第二频率范围降低级布置在所述量化器(CMP)之后并且在所述调节器(ADCFB)之前。

11.根据权利要求7至9中的任一项所述的装置，其特征在于，所述模拟信号(TP[i])是热电堆传感器的像素或者其他辐射敏感的传感器的像素的电压读取信号，所述传感器包括至少一个具有多个像素的行，能同时读取每一行的像素读取信号。