CN105304516A - Pn结染结方法 - Google Patents

Pn结染结方法 Download PDF

Info

Publication number
CN105304516A
CN105304516A CN201510608320.XA CN201510608320A CN105304516A CN 105304516 A CN105304516 A CN 105304516A CN 201510608320 A CN201510608320 A CN 201510608320A CN 105304516 A CN105304516 A CN 105304516A
Authority
CN
China
Prior art keywords
junction
sample
plated
guard ring
gold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510608320.XA
Other languages
English (en)
Inventor
芮志贤
赖华平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201510608320.XA priority Critical patent/CN105304516A/zh
Publication of CN105304516A publication Critical patent/CN105304516A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24—Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sampling And Sample Adjustment (AREA)

Abstract

本发明公开了一种PN结染结方法，包含：第1步，对待分析的样品表面形成保护后对沟槽横断面方向进行研磨两端保护环，得到只剩余与源区沟槽平行的保护环的样品；第2步，对研磨好的样品全方位通过保护层保护好保护环，并对没有保护的区域表面以及背面使用镀金机镀金；第3步，对研磨好的样品全方位保护好保护环，并对没有保护的区域断面进行正面以及反面使用镀金机镀金；第4步，去除保护层后，在氢氟酸、硝酸、醋酸的混合液内常温染结后SEM分析。本发明通过对超级结源区进行镀金而对保护环进行阻挡，增强保护环区的P型和N型的导电性差异，提高染结效果。

Description

PN结染结方法
技术领域
本发明涉及半导体集成电路制造领域，即一种PN结染结方法，特别是指超级结及保护环PN结的染结方法。
背景技术
PN结是集成电路工作的基础，PN结的分析对于芯片失效分析，制程监控，工艺改进等具有重要的意义。一般的超级结保护环及源区PN结形貌如图1及图2所示，图1是俯视图，图2是剖面图。化学染结方法是PN结分析中较普遍的方法。
对于化学染结，目前所发现的决定染结效果的因素有：1.化学试剂；2.PN结固有特性，如结的大小，掺杂浓度等；3.染结的工艺，如温度，时间等。
目前的对于超级结染结方法大致如下：1.通过断面研磨至分析区域。2.室温下，在染结溶液内染10秒。现有的方法染结工艺上源区与保护环相同，都是在同一时间、同一温度下进行；PN结固有特性上源区与保护环相同，无论结的大小以及掺杂溶度都相同；染结试剂相同。但染结后的效果源区与保护环出现非常明显的差异。现有方法能较好的对应源区域内结的分析，但对于保护环区域的结分析效果欠佳，如图3及图4所示，图3显示保护环区与源区染结之后的显微图，保护环区与源区染结效果具有十分明显的差距，如图4所示的放大图，保护环区的PN结基本上无法分辨，没有显示出染结效果。
经过多次的实验分析发现，样品的导电性以及PN结的导电性差异影响染结的效果。在样品制备时样品导电性差的情况下，染结效果差；PN导电性有差异的区域染结效果好(如源区，P型区与金属相连，相对于N型导电性比较好，染结后效果满足分析要求)。
发明内容
本发明所要解决的技术问题是提供一种PN结染结方法，对超级结PN结及保护环PN结等均具有较好的染结效果。
为解决上述问题，本发明所述的PN结染结方法，包含：
第1步，对待分析的样品表面形成阻挡保护层后，对源区沟槽的横断面进行研磨，研磨沿沟槽方向进行，研磨两端的与源区沟槽垂直的保护环，得到只剩下与源区沟槽平行的保护环的样品；
第2步，对研磨好的样品全方位保护好保护环，并对没有保护的区域表面以及背面使用镀金机镀金；
第3步，对研磨好的样品全方位通过保护层保护好保护环，并对没有保护的区域断面进行正面以及反面使用镀金机镀金；
第4步，去除保护层后，在氢氟酸、硝酸、醋酸的混合液内常温染结后SEM分析。
进一步地，所述第1步，对研磨样品表面保护，进行切断沟槽方向的两端研磨，两端都把保护环磨到源区沟槽完全露出，此步骤影响镀金层对于染结的效果。
进一步地，所述第2步及第3步，在镀金前必须对保护环进行阻挡保护,加强镀金后的导电性差异效果。
进一步地，阻挡保护的材料需要是易去除且不对样品产生损伤的材料，包含但不仅限于铜胶、塑料薄膜。
进一步地，所述第2步及第3步，需要对样品没有保护的区域进行全方位镀金，增加样品的导电性，以及增强PN结的导电性差异。
进一步地，所述第2步及第3步，使用镀金机镀金，镀金层厚度需要在10nm以上。
进一步地，所述第4步，在溶剂为体积比氢氟酸：硝酸：醋酸＝1:20:5的混合液中，常温下染结10秒。
进一步地，所述第4步，需要分析的断面需要无污染，避免在染结前沾污。
本发明所述的PN结染结方法，只在源区域镀一层金属导电层，由于保护环上的P型区是分别独立不相连，而N型区是与源区域内的N型相通的，人为增加N型的导电性，P型的导电性不变，使保护环区域的P型和N型形成导电性差异，使其在染结过程中由于导电性的不同形成反应的速率差异，最终染出形貌清晰的PN结，效果明显。
附图说明
图1是超级结保护环与源区俯视图；
图2是超级结保护环与源区剖视图；
图3是现有方法对PN结染结效果图；
图4是现有方法保护环染结效果图；
图5是本发明将超级结沿沟槽垂直横断面方向研磨的平面示意图；
图6是本发明对源区上下表面进行镀金示意图；
图7是本发明对源区前后断面进行镀金示意图；
图8是本发明保护环染结效果图；
图9是本发明方法流程图。
具体实施方式
本发明所述的PN结染结方法，包含如下的步骤：
第1步，对待分析的样品表面形成保护后对沟槽横断面进行研磨，研磨两端的保护环，两端都把保护环磨到源区沟槽完全露出，研磨使样品上只剩下平行的沟槽，包括互相平行的保护环沟槽和源区沟槽，与源区沟槽垂直的保护环被研磨掉而使源区沟槽的横断面完全露出。如图5所示。此步骤将影响到后续镀金层对于染结的效果。
第2步，对研磨好的样品的保护环区域进行全方位的阻挡保护，并对没有保护的区域表面以及背面使用镀金机镀金。比如使用HITACHIE-1045IONSputter机台进行12mA下120秒以上的镀金。
第3步，对研磨好的样品的保护环区域进行全方位的阻挡保护，并对没有保护的区域断面进行正面以及反面使用镀金机镀金。
需要对样品没有阻挡保护的区域进行全方位镀金，增加样品的导电性，以及增强PN结的导电性差异。
上述镀金层厚度均需要在10nm以上。
上述两步骤在镀金前必须对保护环进行阻挡保护,加强镀金后的导电性差异效果。阻挡保护的材料需要是易去除且不对样品产生损伤的材料，比如铜胶、塑料薄膜等。
第4步，去除保护层后，需要分析的断面保证无污染，避免在染结前沾污。在体积比氢氟酸：硝酸：醋酸＝1:20:5的混合液中，常温下染结10秒，然后SEM分析。
经过上述方法，本发明在源区域镀一层金属导电层，由于保护环上的P型区是分别独立不相连，而N型区是与源区域内的N型相通的，人为增加N型的导电性，P型的导电性不变，使保护环区域的P型和N型形成导电性的差异，使其在染结过程中由于导电性的不同形成反应的速率差异，最终染出形貌清晰的PN结，如图8所示为本实施例保护环区染结效果，与现有的染结方法相比，染结效果明显。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种PN结染结方法，其特征在于，包含如下步骤：
第1步，对待分析的样品表面形成阻挡保护层后，对源区沟槽的横断面进行研磨，研磨沿沟槽方向进行，研磨两端的与源区沟槽垂直的保护环，得到只剩下与源区沟槽平行的保护环的样品；
第2步，对研磨好的样品的保护环区域全方位形成阻挡保护层，并对没有保护的区域表面以及背面使用镀金机镀金；
第3步，对研磨好的样品的保护环区域全方位形成阻挡保护层，并对没有保护的区域断面进行正面以及反面使用镀金机镀金；
第4步，去除保护层后，在氢氟酸、硝酸、醋酸的混合液内常温染结后SEM分析。
2.如权利要求1所述的PN结染结方法，其特征在于：所述第1步，对研磨样品表面进行保护，进行对沟槽横断面方向的两端研磨，两端都把保护环磨到源区沟槽完全露出，此步骤影响镀金层对于染结的效果。
3.如权利要求1所述的PN结染结方法，其特征在于：所述第2步及第3步，在镀金前必须对保护环进行阻挡保护,加强镀金后的导电性差异效果。
4.如权利要求3所述的PN结染结方法，其特征在于：阻挡保护的材料需要是易去除且不对样品产生损伤的材料，包含但不仅限于铜胶、塑料薄膜。
5.如权利要求1所述的PN结染结方法，其特征在于：所述第2步及第3步，需要对样品没有保护的区域进行全方位镀金，增加样品的导电性，以及增强PN结的导电性差异。
6.如权利要求1所述的PN结染结方法，其特征在于：所述第2步及第3步，使用镀金机镀金，镀金层厚度需要在10nm以上。
7.如权利要求1所述的PN结染结方法，其特征在于：所述第4步，在溶剂为体积比氢氟酸：硝酸：醋酸＝1:20:5的混合液中，常温下染结10秒。
8.如权利要求1所述的PN结染结方法，其特征在于：所述第4步，需要分析的断面需要无污染，避免在染结前被沾污。
CN201510608320.XA 2015-09-22 2015-09-22 Pn结染结方法 Pending CN105304516A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510608320.XA CN105304516A (zh) 2015-09-22 2015-09-22 Pn结染结方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510608320.XA CN105304516A (zh) 2015-09-22 2015-09-22 Pn结染结方法

Publications (1)

Publication Number Publication Date
CN105304516A true CN105304516A (zh) 2016-02-03

Family

ID=55201598

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510608320.XA Pending CN105304516A (zh) 2015-09-22 2015-09-22 Pn结染结方法

Country Status (1)

Country Link
CN (1) CN105304516A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870063A (zh) * 2016-05-13 2016-08-17 苏州博飞克分析技术服务有限公司 一种利用新配比酸液在低温下反应增强p型结染色效果的新方法
CN106409661A (zh) * 2016-11-04 2017-02-15 中国电子科技集团公司第十三研究所 深能级快速离化导通器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102419337A (zh) * 2011-08-16 2012-04-18 上海华碧检测技术有限公司 一种mosfet器件ldd结构的定性分析方法
CN104745195A (zh) * 2013-12-31 2015-07-01 苏州同冠微电子有限公司 一种vdmos的 pn结用染色溶液及其使用方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102419337A (zh) * 2011-08-16 2012-04-18 上海华碧检测技术有限公司 一种mosfet器件ldd结构的定性分析方法
CN104745195A (zh) * 2013-12-31 2015-07-01 苏州同冠微电子有限公司 一种vdmos的 pn结用染色溶液及其使用方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
佟丽英等: "《化学染色法测量B,Al及P扩散结深》", 《SEMICONDUCTOR TECHNOLOGY》 *
李宝香等: "《染色法测量N+N扩散结深的修正系数初探》", 《第二十五届中国(天津) 2011" IT、网络、信息技术、电子、仪器仪表创新学术会议》 *
金波等: "《化学染色法在pn结分析中的应用研究》", 《半导体技术》 *
陆荣: "《基于金硅腐蚀自停止技术的亚微米梁制作研究》", 《中国科学院研究生院硕士学位论文》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105870063A (zh) * 2016-05-13 2016-08-17 苏州博飞克分析技术服务有限公司 一种利用新配比酸液在低温下反应增强p型结染色效果的新方法
CN105870063B (zh) * 2016-05-13 2018-01-12 苏州博飞克分析技术服务有限公司 一种利用配比酸液在低温下反应增强p型结染色效果的方法
CN106409661A (zh) * 2016-11-04 2017-02-15 中国电子科技集团公司第十三研究所 深能级快速离化导通器件及其制造方法
CN106409661B (zh) * 2016-11-04 2019-03-12 中国电子科技集团公司第十三研究所 深能级快速离化导通器件及其制造方法

Similar Documents

Publication Publication Date Title
CN104201102B (zh) 一种快恢复二极管frd芯片及其制作工艺
CN103887156B (zh) 高裸芯片强度的半导体晶圆加工方法和系统
CN106876262B (zh) 一种制作高效玻璃钝化芯片工艺
US20140273402A1 (en) Method for cutting wafer
CN104810281A (zh) 一种台面沟槽隔离法瞬态电压抑制二极管阵列的芯片及其生产工艺
CN105355654B (zh) 低漏电高可靠性的低压瞬态抑制二极管芯片及生产方法
CN105609549B (zh) 双向放电管芯片的制造方法
CN105304516A (zh) Pn结染结方法
CN104637878A (zh) 超窄节距的晶圆级封装切割方法
CN104078353A (zh) 一种汽车模组中反向gpp高压二极管芯片及生产工艺
CN102693941B (zh) 晶圆切割制程
CN102324390B (zh) 整流二极管管芯制造方法
EP2757596A3 (en) Solar cell and method for manufacturing the same
CN103956337A (zh) 一种半导体晶片的切割方法
CN105328804A (zh) 一种晶圆的切割方法
CN109904119A (zh) 一种芯片的制备方法
CN101604715A (zh) 氮化镓基发光二极管芯片及其制作方法
CN105215840B (zh) 一种硅通孔的减薄方法
CN104425527A (zh) 影像感测器用的晶圆积层体的分断方法
CN202473934U (zh) 整流二极管管芯结构
CN103296076B (zh) 平面晶闸管、用于制造平面晶闸管的芯片及制作方法
CN105047536A (zh) 用于碳化硅器件的对准标记及其制备方法
Matsubara et al. Plasma dicing technology
CN103151263A (zh) 一种晶闸管芯片制备方法
CN104181016B (zh) 深沟槽产品的深沟槽底端定位的物理分析方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160203

RJ01 Rejection of invention patent application after publication