CN105304139A - 一种存储器和存储器存储方法 - Google Patents

Abstract

本发明公开了一种存储器和存储器存储方法，所述存储器包括多个存储模块，所述存储模块包括主存储阵列和虚假存储阵列；所述主存储阵列，用于存储信息；所述虚假存储阵列，包括第一虚假字线块和第二虚假字线块，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据，其中，所述第一虚假字线块和所述第二虚假字线块分别位于所述主存储阵列的顶部和底部。本发明提供的一种存储器和存储器存储方法，通过将虚假存储阵列作为一次性编程只读存储区域，用于存储芯片信息、芯片标识、接口信息和用户信息，以去除现有存储器的OTP区域，节省了存储器芯片面积以及降低了芯片成本。

Description

一种存储器和存储器存储方法

技术领域

本发明涉及存储器领域，尤其涉及一种存储器和存储器存储方法。

背景技术

在快闪(Flash)存储器中，存储区域用于存储数据，为可编程、可擦除和可读取存储区域。除了存储区域以外，存储器还有一块相对独立的区域用于存储，为一次性编程只读存储区域(OneTimeProgramming，OTP)，该OTP区域不同于存储区域，只允许编程一次。

参考图1，为现有技术提供的一种flash存储器的示意图，如图所示，flash存储器由OTP区域11和存储区域组成，其中，存储区域包括虚假字线阵列(DummyWordline，DWL)和多个主存储阵列(MainArray)。如图1所示，虚假字线阵列分别标记为第1个虚假字线21、第2个虚假字线22、第3个虚假字线23、第4个虚假字线24、第5个虚假字线25、第6个虚假字线26、…、第2i-1个虚假字线27和第2i个虚假字线28，其中，i为整数且i≥1。多个主存储阵列分别标记为第1个主存储阵列31(MainArrayBlock)、第2个主存储阵列32(MainArrayBlock)、第3个主存储阵列33(MainArrayBlock)、…、第i个主存储阵列34(MainArrayBlock)。以主存储阵列31为例，其顶部的虚假字线21是由一条或多条上虚假字线组成，相应的，该主存储阵列31的底部的虚假字线22是由一条或多条下虚假字线组成，并且，上虚假字线的条数等于下虚假字线的条数。其他主存储阵列的结构与主存储阵列31完全相同，并且，其他主存储阵列的上虚假字线和下虚假字线的条数，也分别与主存储阵列31的上虚假字线和下虚假字线相同。

在现有的flash存储器中，OTP区域11作为一次性编程只读存储区域，占据一部分存储器芯片面积，其作用在于保存flash存储器芯片信息、芯片标识(ID)和接口信息，以及用户的其他信息。存储区域的虚假字线阵列不用于存储数据，占据一部分存储器芯片面积，其作用仅在于保护主存储阵列。多个主存储阵列作为可擦除、可编程区域进行数据、信息的存储。

由此可知，现有技术提供的flash存储器中，占据一部分芯片面积的OTP区域为一次性可编程只读存储区域，虚假字线阵列也占据一部分芯片面积却不能为用户所用，不存储数据，使得目前的flash存储器芯片面积较大、成本较高。

发明内容

本发明提供一种存储器和存储器存储方法，通过将虚假存储阵列作为一次性编程只读的虚拟存储区域，以去除现有存储器的OTP区域，节省了存储芯片面积和降低了存储芯片成本。

第一方面，本发明提供了一种存储器，所述存储器包括多个存储模块，所述存储模块包括主存储阵列和虚假存储阵列；

所述主存储阵列，用于存储信息；

所述虚假存储阵列，包括第一虚假字线块和第二虚假字线块，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据，其中，所述第一虚假字线块和所述第二虚假字线块分别位于所述主存储阵列的顶部和底部。

进一步地，所述主存储阵列由多条字线组成。

进一步地，所述第一虚假字线块由一条或多条虚假字线组成，位于所述主存储阵列的顶部，用于对所述主存储阵列进行保护以及作为一次性编程只读存储区域存储数据；

所述第二虚假字线块由一条或多条虚假字线组成，位于所述主存储阵列的底部，用于对所述主存储阵列进行保护以及作为一次性编程只读存储区域存储数据。

进一步地，所述第一虚假字线块的虚假字线数量和所述第二虚假字线块的虚假字线数量相等。

进一步地，所述主存储阵列为可编程可擦除存储阵列。

进一步地，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据时，所述存储数据为芯片信息、芯片标识、芯片接口信息和用户信息。

进一步地，所述存储器为NOR快闪存储器或NAND快闪存储器。

第二方面，本发明提供了一种存储器的存储方法，所述存储器为上述第一方面所述的存储器，所述存储器存储方法包括：

为存储器的虚假存储阵列的虚假字线分配物理地址；

根据物理地址，对该已分配物理地址的虚假字线进行一次性编程存储。

进一步地，所述虚假存储阵列为所述存储器中的一个或多个或全部虚假存储阵列。

进一步地，所述虚假字线为所述存储器的一个虚假存储阵列的一条或多条或全部虚假字线；或者所述虚假字线为所述存储器的不同虚假存储阵列的多条虚假字线。

本发明提供的一种存储器和存储器存储方法，该存储器通过将虚假存储阵列作为一次性编程只读存储区域，用于存储芯片信息、芯片标识、芯片接口信息和用户信息，以去除现有存储器的OTP区域，节省了存储器芯片面积，降低了芯片成本。该存储器的存储方法，通过对存储器的虚假存储阵列的虚假字线分配物理地址，实现对所述具有物理地址的虚假字线的存储和编程，此时存储器的虚假存储阵列能够作为一次性编程存储区域存储数据，代替了现有存储器的OTP区域，达到了节省芯片面积以及降低芯片成本的效果。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术提供的一种flash存储器的示意图；

图2是本发明实施例一提供的一种存储器的示意图；

图3是本发明实施例一提供的一种存储器的存储模块的示意图；

图4是本发明实施例二提供的一种存储器存储方法的示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下将参照本发明实施例中的附图，通过实施方式清楚、完整地描述本发明的技术方案，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例一

参考图2所示，为本发明实施例一提供的一种存储器的示意图，本实施例的存储器可以为或非门(NOR)快闪存储器，也可以为与非门(NAND)快闪存储器，作为一种非易失性存储器件应用于各种电子、智能产品中，可适用于节省flash存储器芯片面积和降低存储器制造成本的情况。

该存储器包括多个存储模块，所述存储模块包括主存储阵列和虚假存储阵列；

所述主存储阵列，用于存储信息；

所述虚假存储阵列，包括第一虚假字线块和第二虚假字线块，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据，其中，所述第一虚假字线块和所述第二虚假字线块分别位于所述主存储阵列的顶部和底部。

如上所述，本发明提供的存储器包括多个存储模块，每一个存储模块都包括主存储阵列和虚假存储阵列。如图2所示，假设存储器的多个存储模块为m个存储模块，则m个存储模块的主存储阵列分别标记为第1个存储模块的主存储阵列121(MainArrayBlock)、第2个存储模块的主存储阵列122、第3个存储模块的主存储阵列123、…、第m个存储模块的主存储阵列124，其中，m为整数且m≥1。因此，m个存储模块的虚假存储阵列的第一虚假字线块分别标记为第1个存储模块的第一虚假字线块111(DummyWordlineTop)、第2个存储模块的第一虚假字线块113、第3个存储模块的第一虚假字线块115、…、第m个存储模块的第一虚假字线块117，虚假存储阵列的第二虚假字线块分别标记为第1个存储模块的第二虚假字线块112(DummyWordlineBottom)、第2个存储模块的第二虚假字线块114、第3个存储模块的第二虚假字线块116、…、第m个存储模块的第二虚假字线块118。与现有技术的区别在于，本发明提供的存储器没有独立的OTP区域，即存储器芯片上不再具有OTP区域，在此，存储器通过将虚假存储阵列作为一次性编程只读存储区域存储信息，不仅使占据存储器芯片一部分面积的虚假存储阵列具有存储芯片信息的作用，更重要的是去除了占据存储器芯片面积的OTP区域，节省了存储器芯片面积，降低了芯片成本。

优选地，所述主存储阵列由多条字线组成。

如上所述，存储模块包括主存储阵列和虚假存储阵列，参考图3所示，为本发明实施例一提供的一种存储器的存储模块的示意图，以主存储阵列121、第一虚假字线块111、第二虚假字线块112组成的存储模块为例，由图可知，主存储阵列121由多条字线组成，分别标记为字线0(Wordline，WL)、字线1、…、字线k、…、字线n，其中，n为整数且n≥1。在flash存储器中，主存储阵列121的每一条字线上均连接有多个存储单元，且每一个存储单元均具有一个对应的地址，存储单元的地址能够被用户寻址，因此用户通过寻址可以实现对主存储阵列121的字线上的存储单元进行存储，用户对存储单元进行存储时，存储器内部在存储单元的栅极施加高电平或低电平，实现对存储单元的编程或擦除的过程。本发明提供的存储器包括多个存储模块，其他存储模块的主存储阵列结构与主存储阵列121完全相同，因此存储过程、字线数量和功能也完全相同。

优选地，所述第一虚假字线块由一条或多条虚假字线组成，位于所述主存储阵列的顶部，用于对所述主存储阵列进行保护以及作为一次性编程只读存储区域存储数据；所述第二虚假字线块由一条或多条虚假字线组成，位于所述主存储阵列的底部，用于对所述主存储阵列进行保护以及作为一次性编程只读存储区域存储数据。

如上所述，以图3所示存储模块为例，第一虚假字线块111由一条或多条虚假字线组成，且位于主存储阵列121的顶部，因此当第一虚假字线块111具有x条虚假字线时，记为第1条上虚假字线1、第2条上虚假字线2、…、第x条上虚假字线x，意为主存储阵列121顶部的x条虚假字线，其中，x为整数且x≥1。如图3所示，第一虚假字线块111即为上虚假字线块(DummyWordlineTop)，也就是说DummyWordlineTop由一条或多条上虚假字线组成，作为一次性编程存储区域存储数据和用于保护主存储阵列121的顶部。其中，第一虚假字线块111的虚假字线的数量是根据用户的要求而确定的，可能为1条，也可能为2条，或其他数量的上虚假字线。

如上所述，第二虚假字线块112由一条或多条虚假字线组成，且位于主存储阵列121的底部，当第二虚假字线块112具有y条虚假字线时，记为第1条下虚假字线1、第2条下虚假字线2、…、第y条下虚假字线y，其中，y为整数且y≥1，意为主存储阵列121底部的y条虚假字线。如图3所示，第二虚假字线块112即为下虚假字线块(DummyWordlineBottom)，可知DummyWordlineBottom由一条或多条下虚假字线组成，用于一次性编程存储区域存储数据和保护主存储阵列121的底部。其中，第二虚假字线块112的虚假字线的数量也是根据用户的要求而确定的。

本发明其他存储模块的虚假存储阵列的第一虚假字线块和第二虚假字线块结构分别与第一虚假字线块111和第二虚假字线块112完全相同，因此，不同虚假存储阵列的虚假字线数量也完全相同。

优选地，所述第一虚假字线块的虚假字线数量和所述第二虚假字线块的虚假字线数量相等。

如上所述，以图3所示存储模块为例，第一虚假字线块111位于主存储阵列121的顶部，具有保护主存储阵列121和一次性编程存储区域的作用，第二虚假字线块112位于主存储阵列121的底部，也具有保护主存储阵列121和一次性编程存储区域的作用。因此，第一虚假字线块111的上虚假字线和第二虚假字线块112的下虚假字线是一一对应且成对出现的，即当第一虚假字线块111具有一条上虚假字线时，第二虚假字线块112也对应的具有一条下虚假字线，当第一虚假字线块111具有x条上虚假字线时，第二虚假字线块112也对应的具有x条下虚假字线。由此可知，上述当第二虚假字线块112具有y条虚假字线时，第一虚假字线块111也具有y条虚假字线。因此，对于本发明的其他存储模块而言，任意一个存储模块的虚假存储阵列的第一虚假字线块的虚假字线数量和第二虚假字线块的虚假字线数量也是相同的。

优选地，所述主存储阵列为可编程可擦除存储阵列。

如上所述，以图3所示存储模块为例，主存储阵列121的字线连接多个存储单元，每一个存储单元均为存储器的主存储单元，具体用于用户寻址并存储信息，因此存储单元的存储过程是可编程、可擦除和可读取的，由此可知，由上述存储单元组成的存储器主存储阵列121为可编程可擦除存储阵列，本发明的其他主存储阵列亦为可编程可擦除存储阵列。

优选地，所述虚假存储阵列作为一次性编程只读存储区域存储数据时，所述存储数据为芯片信息、芯片标识、芯片接口信息和用户信息。

如上所述，以图3所示存储模块为例，在本发明中，存储器芯片去掉了OTP区域，节省了芯片面积，然而对于存储器的芯片信息、芯片标识、芯片接口信息和用户信息仍旧需要一定的存储区域进行存储，其中，芯片信息、芯片标识和芯片接口信息为芯片的原始信息，用户信息则是指芯片使用者想要在存储器中存储的一些其他的数据。若存储于主存储阵列121，则主存储阵列121的可编程可擦除特征可能导致芯片信息、芯片标识、芯片接口信息和用户信息的丢失，因此本发明中选择将芯片信息等内容存储在虚拟存储阵列的第一虚假字线块111和/或第二虚假字线块112中。虚拟存储阵列作为一次性编程只读存储区域，占据了一部分存储器芯片面积，且位于主存储阵列121的顶部和底部，却并未占用存储器的存储容量，将芯片信息等不可擦除内容存储于虚拟存储阵列中，用户就可对该虚拟存储阵列存储的芯片信息、芯片ID、芯片接口信息和其他信息进行读取。本发明中可选择任意第一虚假字线块的一条或多条虚假字线一次性编程只读存储数据，和/或选择任意第二虚假字线块的一条或多条虚假字线进行存储。

优选地，所述存储器为NOR快闪存储器或NAND快闪存储器。

本发明实施例一提供的一种存储器，通过将虚假存储阵列作为一次性编程只读存储区域，用于存储芯片信息、芯片标识、接口信息和用户信息，去除了现有存储器中的OTP区域，节省了存储器芯片面积，降低了芯片成本。

实施例二

参考图4所示，为本发明实施例二提供的一种存储器存储方法的示意图，其中，所述存储器为上述实施例一提供的存储器，该存储器存储方法包括以下步骤：

步骤210、为存储器的虚假存储阵列的虚假字线分配物理地址。

如上所述，存储器包括多个存储模块，假设存储器包含10个存储模块，其中，每个存储模块包括一个虚假存储阵列，则存储器具有10个虚假存储阵列，对于其中的一个虚假存储阵列，其包括第一虚假字线块和第二虚假字线块，其中，若所述第一虚假字线块由5条虚假字线组成，位于所述主存储阵列的顶部，并对所述主存储阵列进行保护，那么所述第二虚假字线块也是由5条虚假字线组成，位于所述主存储阵列的底部。对于存储器的10个存储模块的10个虚假存储阵列，每一个虚假存储阵列的结构相同，不同虚假存储阵列中的虚假字线数量也相同。

该步骤中，为存储器的虚假存储阵列的虚假字线分配物理地址，即是为存储器的全部虚假存储阵列的所有条虚假字线中的一部分或者全部虚假字线分配物理地址。

该步骤通过给一个或多个虚假字线分配物理地址，使用户能够寻址到该虚假字线，从而使存储器的虚假存储阵列具有存储作用。

步骤220、根据物理地址，对该已分配物理地址的虚假字线进行一次性编程存储。

如上所述，当为存储器的全部虚假存储阵列的所有条虚假字线中的一部分虚假字线分配物理地址时，该一部分虚假字线即为所述已分配物理地址的虚假字线，此时，具有物理地址的虚假字线不仅仍旧保护主存储阵列，而且还能够作为一次性编程存储区域存储数据被用户寻址出来，即用户通过寻址可以对具有物理地址的虚假字线中的一条虚假字线、多条虚假字线或全部虚假字线进行存储，该存储的内容可以为芯片信息、芯片标识、接口信息或用户信息。

当为存储器的全部虚假存储阵列的所有条虚假字线分配物理地址时，所述已分配物理地址的虚假字线为存储器的全部虚假字线，此时，存储器的虚假存储阵列的每一条虚假字线均具有物理地址，能够作为一次性编程存储区域被用户寻址出来，此时，用户可以通过寻址对其中一部分虚假字线或全部虚假字线进行存储，存储的数据内容为芯片信息、芯片标识、接口信息或用户信息。

优选地，所述虚假存储阵列为所述存储器中的一个或多个或全部虚假存储阵列。

优选地，所述虚假字线为所述存储器的一个虚假存储阵列的一条或多条或全部虚假字线；或者所述虚假字线为所述存储器的不同虚假存储阵列的多条虚假字线。

本发明实施例二提供的一种存储器存储方法，通过对实施例一提供的存储器的一个或多个虚假存储阵列的任意一条或多条或全部虚假字线分配物理地址，即可使用户能够寻址到具有物理地址的虚假字线，从而实现对所述具有物理地址的虚假字线的存储和编程，此时存储器的虚假存储阵列能够作为一次性编程存储区域存储数据，代替了现有技术中的OTP区域，达到了节省芯片面积、降低芯片成本的效果。本发明的优势在于，根据不同的选择方式，用户可以将不同虚假存储阵列的多条虚假字线作为一次性编程只读存储区域，或者仅将一个虚假存储阵列的一条或多条虚假字线作为一次性编程只读存储区域，根据不同方式具有不同大小的一次性编程只读存储区域。

上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种存储器，所述存储器包括多个存储模块，其特征在于，所述存储模块包括主存储阵列和虚假存储阵列；

所述主存储阵列，用于存储信息；

所述虚假存储阵列，包括第一虚假字线块和第二虚假字线块，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据，其中，所述第一虚假字线块和所述第二虚假字线块分别位于所述主存储阵列的顶部和底部。

2.根据权利要求1所述的存储器，其特征在于，所述主存储阵列由多条字线组成。

3.根据权利要求1所述的存储器，其特征在于，所述第一虚假字线块由一条或多条虚假字线组成，位于所述主存储阵列的顶部，用于对所述主存储阵列进行保护以及作为一次性编程只读存储区域存储数据；

所述第二虚假字线块由一条或多条虚假字线组成，位于所述主存储阵列的底部，用于对所述主存储阵列进行保护以及作为一次性编程只读存储区域存储数据。

4.根据权利要求3所述的存储器，其特征在于，所述第一虚假字线块的虚假字线数量和所述第二虚假字线块的虚假字线数量相等。

5.根据权利要求1所述的存储器，其特征在于，所述主存储阵列为可编程可擦除存储阵列。

6.根据权利要求1所述的存储器，其特征在于，所述虚假存储阵列作为一次性编程只读存储区域，用于存储数据时，所述存储数据为芯片信息、芯片标识、芯片接口信息和用户信息。

7.根据权利要求1～6任一项所述的存储器，其特征在于，所述存储器为NOR快闪存储器或NAND快闪存储器。

8.一种存储器存储方法，其特征在于，所述存储器为权利要求1～7任一项所述的存储器，所述存储器存储方法包括：

为存储器的虚假存储阵列的虚假字线分配物理地址；

根据物理地址，对该已分配物理地址的虚假字线进行一次性编程存储。

9.根据权利要求8所述的存储方法，其特征在于，所述虚假存储阵列为所述存储器中的一个或多个或全部虚假存储阵列。

10.根据权利要求8所述的存储方法，其特征在于，所述虚假字线为所述存储器的一个虚假存储阵列的一条或多条或全部虚假字线；或者所述虚假字线为所述存储器的不同虚假存储阵列的多条虚假字线。