CN105302688A - 一种并行总线自检方法及系统 - Google Patents

Abstract

本发明涉及一种并行总线自检方法及系统，本发明首先将待测并行总线上连接一数据锁存元件，并将与待检测并行总线连接的其它受控元件进行释放，使待检测并行总线的所有接口芯片处于高阻状态；通过待检测并行总线的主控元件向数据锁存元件写固定数据，并通过主控元件读取并行总线上数据；再判断主控元件所读出的数据是否与主控元件所写入的数据一致，若一致，说明该并行总线正常，否则说明该并行总线故障。本发明通过在总线工作空闲时，利用数据锁存技术实现待测并行总线的读写操作，并根据读写结果来判断总线是否故障，从而实现对总线的自检。本发明简单易行，通过很少的电路就可实现对并行总线的自检，避免了有并行总线故障导致系统数据错误。

Description

一种并行总线自检方法及系统

技术领域

本发明涉及一种并行总线自检方法及系统，属于嵌入式自动控制技术领域。

背景技术

并行总线在嵌入式控制系统中应用广泛，目前应用中提到了总线扩展技术、时序控制技术甚至还有热插拔技术；这些都推动了并行总线的应用；继电保护测控装置也较多的使用了并行总线技术实现状态量的开入、开出以及人机键盘操作和液晶显示。并行总线应用中包含一个主控元件和多个受控元件，受控元件的接口芯片通过主控元件控制分时占用并行总线或者进入高阻状态，但在物理连接上，它们的接口芯片全部挂在一条总线上。随着总线技术的发展，总线上挂接的受控元件也越来越多，如果某一个受控元件的接口芯片故障(对电源或者对地短路)，会导致并行总线用于其它受控元件时得到错误数据，从而导致系统数据错误，重要时可能导致装置误动作，但是没有针对总线故障时自检的方法，导致总线使用中装置误动。

发明内容

本发明的目的是提供一种并行总线自检方法及系统，以解决目前并行总线使用过程中由于总线故障导致装置误动的问题。

本发明为解决上述技术问题提供了一种并行总线自检方法，该总线自检方法包括以下步骤：

1)将待测并行总线上连接一数据锁存元件，并将与待检测并行总线连接的其它受控元件进行释放，使待检测并行总线的接口芯片处于高阻状态；

2)通过待检测并行总线的主控元件向数据锁存元件写固定数据，并通过主控元件读取待检测并行总线上的数据；

3)判断主控元件所读出的数据是否与主控元件所写入的数据一致，若一致，则说明该并行总线正常，若不一致，则说明该并行总线故障。

为提高检测的准确性，当步骤3)中所判断为一致时，主控元件向数字锁存元件写入另一属性固定数据，并判断主控元件所读出的数据与该次写入的数据是否一致，若一致，则说明该并行总线正常。

所述当步骤3)中所判断为不一致时，则延时后向数据锁存元件写入该固定数据，重新进行判断，且当判断出不一致的次数至少为3次，则判定该并行总线故障。

所述主控元件向数据锁存元件中写入的固定数据为55和aa。

本发明还提供了一种并行总线自检系统，该总线自检系统包括数据锁存元件和锁存数据输出元件，所述数据锁存元件的输出端与锁存数据输出元件的输入端连接，数据锁存元件的输入端和锁存数据输出元件的输出端用于挂接在待检测并行总线上，由待检测并行总线的主控元件实现对数据锁存元件的写操作和锁存数据输出元件的读操作，将待检测并行总线上其他受控元件进行释放，主控元件向数据锁存元件写固定数据，并通过主控元件读取所写入的固定数据，并根据主控元件所读出的数据与主控元件所写入的数据是否一致来判断待检测并行总线是否故障。

为提高检测的准确性，当主控元件判断所读取的数据和写入数据为一致时，主控元件向数字锁存元件写入另一属性固定数据，并判断主控元件所读出的数据与该次写入的数据是否一致，若一致，则说明该并行总线正常。

所述当判断为不一致时，则延时后向数据锁存元件写入该固定数据，重新进行判断，且当判断出不一致的次数至少为3次，则判定该并行总线故障。

所述主控元件向数据锁存元件中写入的固定数据为55和aa。

本发明的有益效果是：本发明首先将待测并行总线上连接一数据锁存元件，并将与待检测并行总线连接的其它受控元件进行释放，使待检测并行总线的所有接口芯片处于高阻状态；通过待检测并行总线的主控元件向数据锁存元件写固定数据，并通过主控元件读取并行总线上数据；再判断主控元件所读出的数据是否与主控元件所写入的数据一致，若一致，说明该并行总线正常，否则说明该并行总线故障。本发明通过在总线工作空闲时，利用数据锁存技术实现待测并行总线的读写操作，并根据读写结果来判断总线是否故障，从而实现对总线的自检。本发明简单易行，通过很少的电路就可实现对并行总线的自检，避免了有并行总线故障导致系统数据错误。

附图说明

图1是本发明并行总线自检原理示意图。

具体实施方式

下面结合附图对本发明的具体实施方式做进一步的说明。

本发明的一种并行总线自检方法的实施例

本发明中待检测的并行总线包括总线接口、主控元件101、双向数据接口的受控元件103、只读类型的单向数据接口的受控元件104和只写类型的单向数据接口的受控元件105，其中103、104、105可以有多个。主控元件101、双向数据接口的受控元件103、只读类型的单向数据接口的受控元件104和只写类型的单向数据接口的受控元件105均连接在总线接口301上，受控元件工作受主控元件控制，受控元件遵循分时占用总线的原则，本发明为实现对待测并行总线进行自检，首先在总线接口301上挂接一数据锁存元件201和锁存数据输出元件202，数据锁存元件201和锁存数据输出元件202工作受主控元件控制，如图1所示，该自检方法的具体步骤如下：

1.将待测并行总线上的其它受控元件释放并行总线，使接口芯片处于高阻状态，本实施例中其他受控元件包括双向数据接口的受控元件103、只读类型的单向数据接口的受控元件104和只写类型的单向数据接口的受控元件105。

2.通过待检测并行总线的主控元件向数据锁存元件写固定数据，并通过主控元件读取所写入的固定数据，为提高检测的准确性，本实施例中主控元件向数据锁存元件201写的固定数据为55，数据锁存元件201将被写入的固定数据输出到锁存数据输出元件202中，并由主控元件从锁存数据输出元件202读出。

3.判断所读出的数据是否与主控元件所写入的数据一致，若一致，则说明该并行总线正常，若不一致，则说明该并行总线故障。本实施例中由主控元件来判断。

上述过程虽然能实现并行总线的自检，但是无法保证其准确性，为了提高检测的准确性，本发明还需在上述过程后进行进一步判断。当步骤3中所判断的读写数据为一致时，主控元件向数字锁存元件写入另一属性固定数据，本实施例中的另一属性固定数据为aa，并判断主控元件所读出的数据与该次写入的数据是否一致，若一致，则说明该并行总线正常；当步骤3中所判断的读写数据为不一致时，则延时后向数据锁存元件写入该固定数据，重新进行判断，且当判断出不一致的次数至少为3次，则判定该并行总线故障。

本发明的一种并行总线自检系统的实施例

本实施例中的自检系统包括数据锁存元件和锁存数据输出元件，数据锁存元件的输出端与锁存数据输出元件的输入端连接，数据锁存元件的输入端和锁存数据输出元件的输出端用于挂接在待检测并行总线上，由待检测并行总线的主控元件实现对数据锁存元件的写操作和锁存数据输出元件的读操作，并比较读操作得到数据和写操作的数据是否一致，并根据其是否一致来判断来实现并行总线的自检。该自检系统的自检过程如下：

将与待检测并行总线连接的其它受控元件进行释放，使待检测并行总线的接口芯片处于高阻状态，如本实施例中的双向数据接口的受控元件103、只读类型的单向数据接口的受控元件104和只写类型的单向数据接口的受控元件105；然后主控元件向数据锁存元件201写固定数据55，主控元件从锁存数据输出元件202读出数据并判断是不是55，如果不是完成一次错误检测退出延时进行下一轮检测，如果是55则进行后续处理；主控元件向数据锁存元件201写固定数据aa；主控元件从锁存数据输出元件202读出数据并判断是不是aa，如果不是完成一次错误检测退出延时进行下一轮检测，如果是aa则完成本次总线检测并置总线正常标识。根据冗余措施可以选择N次(N≧3)错误检测后判断并行总线故障。

Claims (8)

1.一种并行总线自检方法，其特征在于，该总线自检方法包括以下步骤：

1)将待测并行总线上连接一数据锁存元件，并将与待检测并行总线连接的其它受控元件进行释放，使待检测并行总线的接口芯片处于高阻状态；

2)通过待检测并行总线的主控元件向数据锁存元件写固定数据，并通过主控元件读取待检测并行总线上的数据；

3)判断主控元件所读出的数据是否与主控元件所写入的数据一致，若一致，则说明该并行总线正常，若不一致，则说明该并行总线故障。

2.根据权利要求1所述的并行总线自检方法，其特征在于，为提高检测的准确性，当步骤3)中所判断为一致时，主控元件向数字锁存元件写入另一属性固定数据，并判断主控元件所读出的数据与该次写入的数据是否一致，若一致，则说明该并行总线正常。

3.根据权利要求2所述的并行总线自检方法，其特征在于，所述当步骤3)中所判断为不一致时，则延时后向数据锁存元件写入该固定数据，重新进行判断，且当判断出不一致的次数至少为3次，则判定该并行总线故障。

4.根据权利要求3所述的并行总线自检方法，其特征在于，所述主控元件向数据锁存元件中写入的固定数据为55和aa。

5.一种并行总线自检系统，其特征在于，该总线自检系统包括数据锁存元件和锁存数据输出元件，所述数据锁存元件的输出端与锁存数据输出元件的输入端连接，数据锁存元件的输入端和锁存数据输出元件的输出端用于挂接在待检测并行总线上，由待检测并行总线的主控元件实现对数据锁存元件的写操作和锁存数据输出元件的读操作，将待检测并行总线上其他受控元件进行释放，主控元件向数据锁存元件写固定数据，并通过主控元件读取所写入的固定数据，并根据主控元件所读出的数据与主控元件所写入的数据是否一致来判断待检测并行总线是否故障。

6.根据权利要求5所述的并行总线自检系统，其特征在于，为提高检测的准确性，当主控元件判断所读取的数据和写入数据为一致时，主控元件向数字锁存元件写入另一属性固定数据，并判断主控元件所读出的数据与该次写入的数据是否一致，若一致，则说明该并行总线正常。

7.根据权利要求6所述的并行总线自检系统，其特征在于，所述当判断为不一致时，则延时后向数据锁存元件写入该固定数据，重新进行判断，且当判断出不一致的次数至少为3次，则判定该并行总线故障。

8.根据权利要求7所述的并行总线自检系统，其特征在于，所述主控元件向数据锁存元件中写入的固定数据为55和aa。