CN105302499A - 延长混合存储器中数据保持时间的方法 - Google Patents

Abstract

本发明涉及存储器领域，尤其涉及一种延长混合存储器中数据保持时间的方法。一种延长混合存储器中数据保持时间的方法，所述方法包括：设定预警值，在所述混合存储器的下级存储器中读出数据的错误位数达到预警值时，将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至上级存储器中；其中所述上级存储器比所述下级存储器的数据保持时间长。

Description

延长混合存储器中数据保持时间的方法

技术领域

本发明涉及存储器领域，尤其涉及一种延长混合存储器中数据保持时间的方法。

背景技术

图1为现有技术中NAND混合存储器的结构示意图，以NAND闪存做存储介质混合而成的NAND混合存储器如图1所示，第一级为单层单元型NAND芯片(SLC)，第二级为双层单元型NAND芯片(MLC)，第三级为三层单元型NAND芯片(TLC)依次类推和最后一级3D-NAND型芯片，这几种类型的芯片由存储逻辑控制器控制对其进行读写操作以及执行一些特定算法,比如数据管理,磨损均衡等。图2为这几种类型的存储器优缺点比较图。

如图2所示，在NAND混合存储器中，这四种芯片按照芯片类型的顺序依次为SLC,MLC,TLC,3D-NAND，读写速度越来越慢，擦写的次数也越来越少，数据保持的时间也越来越短,而容量则是越来越大，成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的单层单元型NAND芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的芯片中。图3为另一种混合存储器由新型存储器芯片和NAND存储器芯片组成的结构示意图，如图3所示，其中新型存储器芯片可以是相变存储器(PCM)，磁性随机存储器(MRAM),阻变式存储器(RRAM)，铁电存储器(FeRAM)等，最后一级的NAND存储器芯片可以是图1中的任意一种或者多种类型的NAND芯片。图3中每一级芯片都由存储逻辑控制器控制对其进行读写操作以及执行一些特定算法,比如数据管理,磨损均衡等。图4为各级存储芯片的优缺点示意图。

由图4可知，在新型混合存储器中按照新型存储器芯片，NAND存储器芯片的顺序读写速度越来越慢，擦写的次数也越来越少，数据保持的时间越来越短,成本也越来越低，为了使这些不同类型的芯片构成的NAND混合存储器芯片的性能和寿命达到最优。在使用时通常把那些用户最频繁读或者写的数据保存在读写速度快且可擦写次数高的新型存储器芯片中，相反把用户最不经常读或者写的数据保存在读写速度慢且可擦写次数低的后一级的芯片中。这样的混合存储器利用各自的优点比如读写速度快，容量大，擦写次数高，满足存储系统对大容量，高性能的要求。

为了保证数据存储的可靠性和系统稳定性，通常在芯片中增加一个错误检测和矫正模块(ECC),该模块通过在原来的数据位上外加额外的校验位来实现错误检测和纠正，检测和矫正模块功能能够容许错误，并可以将错误更正，使系统得以持续正常的操作，不会因为错误而中断。当系统从NAND混合存储器中的MLC,TLC，3D-NAND或新型混合存储器中的NAND存储器芯片的存储阵列读出数据时，如果数据出错的位数已经超过检测和矫正模块所能矫正的最大位数，那么系统可能会因为这个错误数据导致崩溃，致使用户丢失一些重要的数据。在NAND混合存储器中，从SLC，到MLC，TLC以及3DNAND，数据保持时间会越来越差，因此数据出现错误的几率也就越大，而整个混合存储器保持时间是由最差的存储器所限制，因此如何解决混合存储器保持时间是一个需要解决的问题。

发明内容

针对现有技术中混合存储器所存在的问题，本发明提供了一种延长混合存储器中数据保持时间的方法，使得数据保持的时间延长。

本发明采用如下技术方案：

一种延长混合存储器中数据保持时间的方法，所述方法包括：

设定预警值，在所述混合存储器的下级存储器中读出数据的错误位数达到预警值时，将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至上级存储器中；其中

所述上级存储器比所述下级存储器的数据保持时间长。

优选的，所述上级存储器包括：单层单元型NAND芯片或双层单元型NAND芯片或三层单元型NAND芯片。

优选的，所述下级存储器包括：3D-NAND芯片或双层单元型NAND芯片或三层单元型NAND芯片。

优选的，所述上级存储器包括：相变存储器或磁性随机存储器或阻变式存储器或铁电存储器。

优选的，所述下级存储器包括：NAND存储芯片。

优选的，所述预警值小于或等于能够矫正的最大位数。

优选的，所述方法具体包括：

上级系统读取所述下级存储器中的所述数据时，所述下级存储器中的检测和矫正模块检测读出数据的错误位数是否达到预警值时，若是，由存储逻辑控制器将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至所述上级存储器。

优选的，所述方法具体包括：

当所述混合存储器空闲时或在预设时间时，所述存储逻辑控制器主动读取所述下级存储器中的经过检测和矫正模块检测读出的所述数据并判断读出的所述数据的错误位数是否达到预警值时，若是，由所述存储逻辑控制器将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至所述上级存储器。

本发明的有益效果是：

为了提高NAND混合存储器或新型混合存储器因其数据保持时间不足导致的使用寿命短的问题，本发明提出一种延长混合存储器中数据保持时间的方法。通过把将要达到检测和矫正模块所能矫正的最大位数的数据，存放到NAND混合存储器中数据保持时间最长的SLC或新型混合存储器中数据保持时间最长的新型存储器中。从而达到延长混合存储器中数据保持的时间，进而达到延长混合存储器的使用寿命的目的。

附图说明

图1为现有技术中具有多层芯片的混合存储器结构示意图；

图2为现有技术中多层芯片的优缺点对比图；

图3为现有技术中新型存储器与NAND存储器芯片的结构示意图；

图4为现有技术中新型存储器与NAND存储器芯片的优缺点对比图；

图5为本发明混合固态存储器实施例一的结构示意图；

图6为本发明具有多层芯片的混合存储器实施例二的结构示意图；

图7为本发明新型存储芯片与NAND存储器芯片实施例三的结构示意图。

具体实施方式：

需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。

下面结合附图对本发明的具体实施方式作进一步的说明：

实施例一

图5为本发明混合固态存储器实施例一的结构示意图，如图5所示，本实施例现提出了一种延长混合存储器中数据保持时间的方法，例如该混合固态存储器中有N级不同类型的存储芯片，从第0级到第N-1级，存储器芯片的数据保持时间是逐渐下降的，且也就是说第一级的数据保持时间最长，第N-1级的数据保持时间最差。所述不同类型的存储芯片可以是NAND型闪存芯片，比如单层单元型NAND芯片(SLC)，双层单元型NAND芯片(MLC)，三层单元型NAND芯片(TLC)，或者3D-NAND型芯片等，也可以是新型存储器芯片，例如相变存储器(PCM)，磁性随机存储器(MRAM)，阻变式存储器(RRAM)，铁电存储器(FeRAM)等。

基于图5所示的混合存储器结构，系统每次从混合存储器某一级存储芯片的存储阵列中读出X位的数据经过检测和矫正模块，检测是否有数据出错，如果有数据出错，检测和矫正模块立即矫正出错的数据。假设检测和矫正模块最高检测位数为N，并能够修正其中的Y位，显然Y≤N。假设在某一段时间范围内，检测和矫正模块发现检测到Z位的数据出错，且Z大于其所能矫正的最大位数，也即是Z>Y。那么对于用户来说，出错的Z减Y(Z-Y)位数据，因为不能矫正，导致该数据不可挽回的丢失。为此，本发明提出的一种延长混合存储器中数据保持时间的方法，我们定义检测和矫正模块在每次检测和矫正系统从混合存储器存储芯片的存储阵列中读出的X位数据时，设定一个预警值P，即检测和矫正模块矫正的错误位数为P位，该预警值P小于等于检测和矫正模块能矫正的最大位数Y，也即是0<P≤Y。当检测和矫正模块检测到在第m(0<m≤N-1)级存储芯片组里的X位数据中，已经有P位的数据出错时，把混合存储器中这X位数据，或者包含该X位数据的整个页数据(page)，包含该X位数据的整个块数据(block)，转存到该混合存储器中的数据保持时间更长的第k(0≤k<m)级存储芯片组。

在本实施例提出的一种延长混合存储器中数据保持时间的方法里，对于检测和矫正模块何时检测系统从存储阵列中读出的数据，本发明提出两种方式：被动检测和主动检测。对于被动检测，即当系统从第m级存储器中读出数据时，读出的数据都要经过检测和矫正模块的检测。一旦检测出读出的数据中出错的位数到达了本发明设定的预警值P，为了避免数据丢失，那么就将该数据或包含该数据的页数据或块数据从当前的第m级转存到混合存储器中的第k级存储器中，由于第k级的数据保持时间要优于第m级的数据保持时间，从而达到延长整个混合存储器数据保持时间的目的。对于主动检测，可以在混合存储器空闲时或者是由用户设定一个时间段，系统会主动读存储阵列中的数据，并把读出的数据送到检测和矫正模块。如果检测和矫正模块检测出数据中出错的位数到达了检测和矫正模块预警值P，为了避免数据丢失，那么系统就会把混合存储器中该数据或包含该数据页数据或块数据从当前的第m级转存到混合存储器中的第k级，从而达到延长数据保持时间的目的。

实施例二

图6为本发明具有多层芯片的混合存储器实施例二的结构示意图；为了便于说明本实施例将具体赋值如下，在NAND混合存储器中如图6所示，NAND混合存储器包含SLC,MLC,TLC和3D-NAND四级结构。假设SLC的数据保持时间是H_S，MLC的数据保持时间是H_M，TLC的数据保持时间是H_T，3D-NAND的数据保持时间是H_D，四种存储器的数据保持时间大小是H_S>H_M>H_T>H_D。假设系统每次从NAND混合存储器的存储阵列中读出512位数据，检测和矫正模块最高能检测和矫正的位数分别是10位和8位，系统设定检测和矫正模块检测的预警值为6位。当系统从3D-NAND中读取数据时，如果检测和矫正模块检测从3D-NAND型芯片的存储阵列中读出的512位数据Z中有6位出错时，按照本发明提出的一种延长混合存储器中数据保持时间的方法，混合存储器就将3D-NAND型芯片中包含数据Z的块M中所有数据都转存到TLC型芯片或者MLC芯片或者SLC芯片中，从而延长数据Z的保持时间。

实施例三

图7为本发明新型存储芯片与NAND存储器芯片实施例三的结构示意图，如图7所示，在新型混合存储器中假设新型存储器芯片的数据保持时间是H_N，NAND存储器芯片的数据保持时间是H_D，这两种存储器的数据保持时间大小是H_N>H_D。假设系统每次从新型混合存储器的存储阵列中读出256位数据，检测和矫正模块最高能检测和矫正的位数分别是8位和7位，系统设定检测和矫正模块检测的预警值为5位。按照本发明提出的主动检测方式，在系统处于空闲状态或者系统设定的T时间内，检测和矫正模块检测到从NAND存储器芯片的存储阵列中读出的256位数据G中有5位或者超过5位出错，按照本发明提出的一种延长混合存储器中数据保持时间的方法，混合存储器就将NAND存储器芯片中包含数据G的块N中所有数据都转存到新型存储器芯片中，从而达到了延长数据G的保持时间的目的。

综上所述，本发明为了提高NAND混合存储器或新型混合存储器因其数据保持时间不足导致的使用寿命短的问题，本发明提出一种延长混合存储器中数据保持时间的方法。通过把将要达到检测和矫正模块所能矫正的最大位数的数据，存放到NAND混合存储器中数据保持时间最长的SLC或新型混合存储器中数据保持时间最长的新型存储器中。从而达到延长混合存储器中数据保持的时间，进而达到延长混合存储器的使用寿命的目的。

通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (8)

1.一种延长混合存储器中数据保持时间的方法，其特征在于，所述方法包括：

设定预警值，在所述混合存储器的下级存储器中读出数据的错误位数达到预警值时，将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至上级存储器中；其中

所述上级存储器比所述下级存储器的数据保持时间长。

2.根据权利要求1所述的延长混合存储器中数据保持时间的方法，其特征在于，所述上级存储器包括：单层单元型NAND芯片或双层单元型NAND芯片或三层单元型NAND芯片。

3.根据权利要求2所述的延长混合存储器中数据保持时间的方法，其特征在于，所述下级存储器包括：3D-NAND芯片或双层单元型NAND芯片或三层单元型NAND芯片。

4.根据权利要求1所述的延长混合存储器中数据保持时间的方法，其特征在于，所述上级存储器包括：相变存储器或磁性随机存储器或阻变式存储器或铁电存储器。

5.根据权利要求4所述的延长混合存储器中数据保持时间的方法，其特征在于，所述下级存储器包括：NAND存储芯片。

6.根据权利要求1所述的延长混合存储器中数据保持时间的方法，其特征在于，所述预警值小于或等于能够矫正的最大位数。

7.根据权利要求1所述的延长混合存储器中数据保持时间的方法，其特征在于，所述方法具体包括：

上级系统读取所述下级存储器中的所述数据时，所述下级存储器中的检测和矫正模块检测读出数据的错误位数是否达到预警值时，若是，由存储逻辑控制器将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至所述上级存储器。

8.根据权利要求7所述的延长混合存储器中数据保持时间的方法，其特征在于，所述方法具体包括：

当所述混合存储器空闲时或在预设时间时，所述存储逻辑控制器主动读取所述下级存储器中的经过检测和矫正模块检测读出的所述数据并判断读出的所述数据的错误位数是否达到预警值时，若是，由所述存储逻辑控制器将所述数据或所述数据所在的整个页数据或所述数据所在的整个块数据转存至所述上级存储器。