CN105302018A - 驱动控制电路和工控设备 - Google Patents

Abstract

本发明公开一种驱动控制电路和工控设备，其中，驱动控制电路包括微处理器、信号保持电路和继电器驱动模块，微处理器的控制信号端连接信号保持电路的信号输入端，信号保持电路的信号输出端连接继电器驱动模块的驱动触发端；微处理器的控制信号端输出控制电平至信号保持电路，信号保持电路根据接收到的控制电平，输出相应的驱动电平至继电器驱动模块的驱动触发端，以触发继电器驱动模块开启/断开驱动输出；信号保持电路在微处理器发生复位时，维持其信号输入端的电平状态不变；微处理器在复位完成时读取其控制信号端的电平状态，并将其控制信号端配置为状态与读取到的电平状态相同的电平信号进行输出。本发明技术方案可保证继电器工作的可靠性。

Description

驱动控制电路和工控设备

技术领域

本发明涉及电子技术领域，特别涉及一种驱动控制电路和工控设备。

背景技术

目前，工业自动化控制领域存在大量采用MCU输出来驱动继电器的电路，通常为了提高MCU的驱动能力或保护MCU的安全，只是在MCU与继电器之间增加驱动电路(或芯片或隔离驱动)。这种继电器驱动方式存在以下问题：MCU可能会因为外部干扰或MCU程序设计不可靠而发生复位重启，造成驱动电路无信号输出至继电器，进而导致正在驱动的继电器发生释放动作，继电器的工作的可靠性得不到保证；如果此时继电器正在驱动一个关键设备，甚至可能导致非常严重的安全事故。

发明内容

本发明的主要目的是提供一种驱动控制电路，旨在保证继电器工作的可靠性，避免安全事故。

为实现上述目的，本发明提出的驱动控制电路，包括微处理器、信号保持电路和继电器驱动模块，所述微处理器的控制信号端连接所述信号保持电路的信号输入端，所述信号保持电路的信号输出端连接所述继电器驱动模块的驱动触发端；

所述微处理器的控制信号端输出控制电平至所述信号保持电路，所述信号保持电路根据接收到的所述控制电平，输出相应的驱动电平至所述继电器驱动模块的驱动触发端，以触发所述继电器驱动模块开启/断开驱动输出；所述信号保持电路在微处理器发生复位时，维持其信号输入端的电平状态不变；

所述微处理器在复位完成时读取其控制信号端的电平状态，并将其控制信号端配置为状态与读取到的电平状态相同的电平信号进行输出。

优选地，所述信号保持电路包括运算放大器、第一电阻和第二电阻，所述运算放大器的正相输入端为所述信号保持电路的信号输入端，所述运算放大器的反相输入端接收基准电压的输入；所述运算放大器的输出端为所述信号保持电路的驱动触发端，所述运算放大器的正相输入端与输出端经所述第一电阻连接，所述运算放大器的正相输入端还经所述第二电阻接地。

优选地，所述信号保持电路还包括第三电阻和第四电阻，所述第三电阻一端连接电源，所述第三电阻的另一端经所述第四电阻接地，所述第三电阻的另一端还连接所述运算放大器的反相输入端。

优选地，所述信号保持电路还包括第一电容，所述第三电阻连接所述电源的一端经所述第一电容接地。

优选地，所述信号保持电路还包括第二电容和第三电容，所述第二电容与所述第三电阻并联，所述运算放大器的正相输入端经所述第三电容接地。

优选地，所述信号保持电路还包括第五电阻，所述运算放大器的正相输入端经所述第五电阻连接所述微处理器的控制信号端。

优选地，所述继电器驱动模块包括NPN型三极管、第六电阻和第七电阻，所述运算放大器的输出端经所述第六电阻连接所述NPN型三极管的基极，所述NPN型三极管的基极还经所述第七电阻接地，所述NPN型三极管的发射极接地，所述NPN型三极管的集电极作为驱动输出，用于连接继电器的负端。

优选地，所述继电器驱动模块还包括二极管，所述NPN型三极管的集电极连接所述二极管的阳极，所述二极管的阴极用于连接所述继电器的正端。

本发明还提出一种工控设备，包括驱动控制电路，所述驱动控制电路包括微处理器、信号保持电路和继电器驱动模块，所述微处理器的控制信号端连接所述信号保持电路的信号输入端，所述信号保持电路的信号输出端连接所述继电器驱动模块的驱动触发端；

所述微处理器的控制信号端输出控制电平至所述信号保持电路，所述信号保持电路根据接收到的所述控制电平，输出相应的驱动电平至所述继电器驱动模块的驱动触发端，以触发所述继电器驱动模块开启/断开驱动输出；所述信号保持电路在微处理器发生复位时，维持其信号输入端的电平状态不变；

所述微处理器在复位完成时读取其控制信号端的电平状态，并将其控制信号端配置为状态与读取到的电平状态相同的电平信号进行输出。

本发明技术方案通过采用信号保持电路在微处理器复位时，维持其信号输入端的电平状态不变，以维持输出到继电器驱动模块的驱动电平不变，并通过微处理器在复位完成后，使其控制信号端输出与信号保持电路的信号输入端的电平状态相同的电平信号，不改变信号保持电路输出给继电器驱动模块的驱动电平的电平状态，从而在微处理器发生复位时和复位完成后，使继电器的工作都不受影响，保证了继电器工作的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。

图1为本发明驱动控制电路较佳实施例的模块示意图；

图2为本发明驱动控制电路较佳实施例中信号保持电路和继电器驱动模块连接的电路图。

附图标号说明：

标号	名称	标号	名称
				10	微处理器	20	信号保持电路
30	继电器驱动模块	S1	控制信号端
				S2	驱动触发端	U1	运算放大器
D1	二极管	Q1	NPN型三极管
				VCC	电源	C1	第一电容
C2	第二电容	C3	第三电容
				R1	第一电阻	R2	第二电阻
R3	第三电阻	R4	第四电阻
				R5	第五电阻	R6	第六电阻

R7	第七电阻	J+	继电器的正端
				J-	继电器的负端

本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。

另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当人认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

本发明提出一种驱动控制电路，主要用于驱动继电器。

参照图1和图2，图1为本发明驱动控制电路较佳实施例的模块示意图；图2为本发明驱动控制电路较佳实施例中信号保持电路20和继电器驱动模块30连接的电路图。

在本发明实施例中，该驱动控制电路包括微处理器10、信号保持电路20和继电器驱动模块30，继电器驱动模块30用于与连接继电器以驱动控制继电器的工作；微处理器10的控制信号端S1连接信号保持电路20的信号输入端，信号保持电路20的信号输出端连接继电器驱动模块30的驱动触发端S2；微处理器10的控制信号端S1输出控制电平至信号保持电路20，信号保持电路20根据接收到的控制电平，输出相应的驱动电平至继电器驱动模块30的驱动触发端S2，以触发继电器驱动模块30开启/断开驱动输出；信号保持电路20在微处理器10发生复位时，维持其信号输入端的电平状态不变；微处理器10在复位完成时读取其控制信号端S1的电平状态，并将其控制信号端S1配置为状态与读取到的电平状态相同的电平信号进行输出。

本实施例的驱动控制电路中，信号保持电路20根据微处理器10输出的控制电平而输出相应的驱动电平给继电器驱动模块30，使继电器驱动模块30开启驱动输出或断开驱动输出；例如，当控制电平为高电平时，驱动电平为高电平，继电器驱动模块30开启驱动输出；当控制电平为低电平时，驱动电平为低电平，继电器驱动模块30断开驱动输出。

在微处理器10发生复位时，微处理器10的内部硬件初始化，微处理器10的控制信号端S1变为无信号输出(呈高阻状态)，信号保持电路20通过维持其信号输入端的电平状态不变，即信号保持电路20将其信号输入端的电平状态，维持在微处理器10发生复位之前的控制信号端S1输出的电平状态，这样，信号保持电路20的信号输出端输出至继电器驱动模块30的驱动触发端S2的驱动电平状态就不会发生改变，从而不会影响继电器的工作。例如，微处理器10在复位前，其控制信号端S1输出的控制电平为高电平，此刻若微处理器10突然由于程序故障或外部干扰等原因而发生自动复位，则信号保持电路20会将其信号输入端的电平状态维持在高电平。

另外，在微处理器10复位完成时，微处理器10先读取其控制信号端S1的电平状态(也即读取信号保持电路20的信号输入端的电平状态)，然后，微处理器10将其控制信号端S1的电平状态配置为读到的电平状态，并将其控制信号端S1配置为输出状态，即微处理器10将其控制信号端S1配置为输出电平信号，该电平信号的电平状态与其读取到的电平状态相同；微处理器10在复位完成后，使其控制信号端S1输出与当前信号保持电路20的信号输入端状态相同的电平信号，不会改变信号保持电路20的信号输入端的电平状态，进而信号保持电路20的信号输出端输出的驱动电平也不改变，则继电器驱动模块30的驱动输出模式不变，不影响继电器的工作，此时，驱动控制电路恢复微处理器10复位前的工作状态。因此，本实施例的驱动控制电路在微处理器10突发复位情况时，驱动控制电路能够保持对继电器驱动状态，不影响继电器的工作，能保证继电器工作的可靠性。

本实施例技术方案通过采用信号保持电路20在微处理器10复位时，维持其信号输入端的电平状态不变，以维持输出到继电器驱动模块30的驱动电平不变，并通过微处理器10在复位完成后，使其控制信号端S1输出与信号保持电路20的信号输入端的电平状态相同的电平信号，不改变信号保持电路20输出给继电器驱动模块30的驱动电平的电平状态，从而在微处理器10发生复位时和复位完成后，使继电器的工作都不受影响，保证了继电器工作的可靠性。

进一步地，结合图1并参照图2，本实施例的信号保持电路20包括运算放大器U1、第一电阻R1和第二电阻R2，运算放大器U1的正相输入端为信号保持电路20的信号输入端，运算放大器U1的反相输入端接收基准电压的输入；运算放大器U1的输出端为信号保持电路20的驱动触发端S2，运算放大器U1的正相输入端与输出端经第一电阻R1连接，运算放大器U1的正相输入端还经第二电阻R2接地。本实施例中，将第二电阻R2的阻值设计为远大于第一电阻R1的阻值。

本实施例的信号保持电路20的工作原理为：1、微处理器10的控制信号端S1输出的控制电平为高电平(该高电平高于运算放大器U1的反相输入端的基准电压信号)时，即运算放大器U1的正相输入端为高电平，则运算放大器U1的输出端输出高电平状态的驱动电平至继电器控制模块的驱动触发端S2，继电器驱动模块30开启驱动高输出或关闭驱动输出；当微处理器10复位瞬间，控制信号端S1为高阻态，由于运算放大器U1在微处理器10复位前，其信号输出端为高电平，而第二电阻R2的阻值远大于第一电阻R1的阻值，则第二电阻R2对运算放大器U1的输出端的电压分压后依旧是高电平，即运算放大器U1的输出端反馈到其正相输入端的电压信号为高电平，则运算放大器U1依旧输出高电平，如此锁存维持运算放大器U1的正相输入端的电平状态。2、微处理器10在复位前，控制信号端S1输出的控制电平为低电平时，即运算放大器U1的正相输入端为低电平，则运算放大器U1的输出端输出低电平状态的驱动电平至继电器控制模块的驱动触发端S2，继电器驱动模块30开启驱动高输出或关闭驱动输出；微处理器10产生复位时，控制信号端S1为高阻态，运算放大器U1的输出端为低电平，该输出端反馈到其正相输入端的电平也为低电平，即运算放大器U1维持在低电平状态。

进一步地，参照图2，本实施例的信号保持电路20还包括第三电阻R3和第四电阻R4，第三电阻R3一端连接电源VCC，第三电阻R3的另一端经第四电阻R4接地，第三电阻R3的另一端还连接运算放大器U1的反相输入端。本实施例的运算放大器U1的反相输入端的基准电压输入，是采用第三电阻R3和第四电阻R4的串联回路上第四电阻R4对电源VCC的分压。

进一步地，本实施例的信号保持电路20还包括第一电容C1，第三电阻R3连接电源VCC的一端经第一电容C1接地。第一电容C1作为电源VCC的退耦电容，用于滤除电源VCC的高频干扰，保障电源VCC输出电压的稳定，以保证运算放大器U1的工作稳定。

进一步地，本实施例的信号保持电路20还包括第二电容C2和第三电容C3，第二电容C2与第三电阻R3并联，运算放大器U1的正相输入端经第三电容C3接地。由于电容两端电压不可突变的特性，通过第二电容C2和第三电容C3分别确保确保电路首次上电时，运算放大器U1的两输入端的电压不会突变。

进一步地，参照图2，本实施例的信号保持电路20还包括第五电阻R5，运算放大器U1的正相输入端经第五电阻R5连接微处理器10的控制信号端S1。通过第五电阻R5将信号保持电路20的信号输入端与微处理器10的控制信号端S1进行电阻隔离。

进一步地，参照图2，本实施例的继电器驱动模块30包括NPN型三极管Q1、第六电阻R6和第七电阻R7，运算放大器U1的输出端经第六电阻R6连接NPN型三极管Q1的基极，NPN型三极管Q1的基极还经第七电阻R7接地，NPN型三极管Q1的发射极接地，NPN型三极管Q1的集电极作为驱动输出，用于连接继电器的负端J-。需要说明的是本实施例中的NPN型三极管Q1还可以用其它实现相同功能作用的开关管或器件代替。本实施例的继电器驱动模块30的工作原理为：NPN型三极管Q1的集电极连接继电器的负端J-，继电器的正端J+连接电源；驱动触发端S2接收到的驱动电平为高电平时，NPN型三极管Q1导通，集电极接地为低电平，则电源经继电器的正端J+、继电器的负端J-到地形成导通回路，继电器通电吸合；当驱动触发端S2接收到的驱动电平为低电平时，NPN型三极管Q1截止，NPN型三极管Q1的集电极不接地，则继电器的正端J+和负极J-为形成导通回路，继电器断电释放。第六电阻R6和第七电阻R7作为NPN型三极管Q1的的基极限流作用，NPN型三极管Q1用于增强继电器中的驱动电流和驱动电压。

进一步地，参照图2，本实施例的继电器驱动模块30还包括二极管D1，NPN型三极管Q1的集电极连接二极管D1的阳极，二极管D1的阴极用于连接继电器的正端J+。二极管D1用于吸收继电器释放过程中由线圈导致的反向高压电动势，保护NPN型三极管Q1，防止NPN型三极管Q1被损坏。

本发明还提出一种工控设备，该工控设备包括驱动控制电路，该驱动控制电路的具体结构参照上述实施例，由于本工控设备采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。

以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种驱动控制电路，其特征在于，包括微处理器、信号保持电路和继电器驱动模块，所述微处理器的控制信号端连接所述信号保持电路的信号输入端，所述信号保持电路的信号输出端连接所述继电器驱动模块的驱动触发端；

所述微处理器的控制信号端输出控制电平至所述信号保持电路，所述信号保持电路根据接收到的所述控制电平，输出相应的驱动电平至所述继电器驱动模块的驱动触发端，以触发所述继电器驱动模块开启/断开驱动输出；所述信号保持电路在微处理器发生复位时，维持其信号输入端的电平状态不变；

所述微处理器在复位完成时读取其控制信号端的电平状态，并将其控制信号端配置为状态与读取到的电平状态相同的电平信号进行输出。

2.如权利要求1所述的驱动控制电路，其特征在于，所述信号保持电路包括运算放大器、第一电阻和第二电阻，所述运算放大器的正相输入端为所述信号保持电路的信号输入端，所述运算放大器的反相输入端接收基准电压的输入；所述运算放大器的输出端为所述信号保持电路的驱动触发端，所述运算放大器的正相输入端与输出端经所述第一电阻连接，所述运算放大器的正相输入端还经所述第二电阻接地。

3.如权利要求2所述的驱动控制电路，其特征在于，所述信号保持电路还包括第三电阻和第四电阻，所述第三电阻一端连接电源，所述第三电阻的另一端经所述第四电阻接地，所述第三电阻的另一端还连接所述运算放大器的反相输入端。

4.如权利要求3所述的驱动控制电路，其特征在于，所述信号保持电路还包括第一电容，所述第三电阻连接所述电源的一端经所述第一电容接地。

5.如权利要求3所述的驱动控制电路，其特征在于，所述信号保持电路还包括第二电容和第三电容，所述第二电容与所述第三电阻并联，所述运算放大器的正相输入端经所述第三电容接地。

6.如权利要求3所述的驱动控制电路，其特征在于，所述信号保持电路还包括第五电阻，所述运算放大器的正相输入端经所述第五电阻连接所述微处理器的控制信号端。

7.如权利要求2至6中任意一项所述的驱动控制电路，其特征在于，所述继电器驱动模块包括NPN型三极管、第六电阻和第七电阻，所述运算放大器的输出端经所述第六电阻连接所述NPN型三极管的基极，所述NPN型三极管的基极还经所述第七电阻接地，所述NPN型三极管的发射极接地，所述NPN型三极管的集电极作为驱动输出，用于连接继电器的负端。

8.如权利要求7所述的驱动控制电路，其特征在于，所述继电器驱动模块还包括二极管，所述NPN型三极管的集电极连接所述二极管的阳极，所述二极管的阴极用于连接所述继电器的正端。

9.一种工控设备，其特征在于，包括如权利要求1至8中任意一项所述的驱动控制电路。