CN105282639B - 耳麦接口控制系统及耳麦接口控制方法 - Google Patents

Abstract

本发明提供了一种耳麦接口控制系统及耳麦接口控制方法，所述耳麦接口控制系统包括：主机控制器，耳麦接口以及从机转换模块，其中，所述主机控制器配置所述耳麦接口，所述从机转换模块与所述耳麦接口相连，将所述耳麦接口上的信号转换成总线信号。在本发明提供的耳麦接口控制系统及耳麦接口控制方法中，主机控制器配置耳麦接口，从机转换模块与耳麦接口相连，将耳麦接口上的信号转换成总线信号，从而通过耳麦接口可以实现主机与多种设备连接，使得耳麦接口的功能多样化。

Description

耳麦接口控制系统及耳麦接口控制方法

技术领域

本发明涉及终端设备技术领域，特别涉及一种耳麦接口控制系统及耳麦接口控制方法。

背景技术

耳麦的应用极其广泛，因此在很多设备上都有耳麦接口。现有技术中耳麦接口仅充当耳麦设备与音频编解码器、基带或处理器等的连接的桥梁，因此，现有技术的耳麦接口只能实现主机与耳麦设备的连接。

发明内容

本发明的目的在于提供一种耳麦接口控制系统及耳麦接口控制方法，以解决现有技术中耳麦接口仅充当耳麦设备与音频编解码器、基带或处理器等的连接的桥梁，功能比较单一的问题。

为解决上述技术问题，本发明提供一种耳麦接口控制系统，所述耳麦接口控制系统包括：主机控制器，耳麦接口以及从机转换模块，其中，所述主机控制器配置所述耳麦接口，所述从机转换模块与所述耳麦接口相连，将所述耳麦接口上的信号转换成总线信号。

可选的，在所述的耳麦接口控制系统中，还包括：与所述主机控制器连接的主机基带或主机音频编解码器、以及与所述主机基带或主机音频编解码器连接的滤波及偏置电路，其中，所述主机基带或主机音频编解码器包括缓冲器及与所述缓冲器连接的寄存器，所述耳麦接口设置于所述滤波及偏置电路上。

可选的，在所述的耳麦接口控制系统中，所述耳麦接口包括麦克风接口、接地口、左声道耳机接口及右声道耳机接口。

可选的，在所述的耳麦接口控制系统中，所述从机转换模块将所述耳麦接口上的信号转换成I2C总线信号或者SPI总线信号。

本发明还提供一种耳麦接口控制方法，所述耳麦接口控制方法包括：

主机控制器配置耳麦接口上的信号；

从机转换模块将耳麦接口上的信号转换成总线信号。

可选的，在所述的耳麦接口控制方法中，所述主机控制器配置耳麦接口上的信号包括：

主机控制器配置缓冲器的输入信号；

缓冲器输出信号至滤波及偏置电路；

滤波及偏置电路输出信号。

可选的，在所述的耳麦接口控制方法中，主机控制器配置缓冲器的输入信号包括：

主机控制器配置寄存器的输出信号以及偏置输入电平、左声道数模信号和右声道数模信号。

可选的，在所述的耳麦接口控制方法中，寄存器的输出信号包括：第零寄存器为逻辑高电平或者逻辑低电平、第一寄存器为逻辑高电平或者逻辑低电平、或者第二寄存器为逻辑高电平或者逻辑低电平。

可选的，在所述的耳麦接口控制方法中，偏置输入电平包括：逻辑高电平或者逻辑低电平。

可选的，在所述的耳麦接口控制方法中，左声道数模信号包括：数字信号或者模拟信号。

可选的，在所述的耳麦接口控制方法中，右声道数模信号包括：数字信号或者模拟信号。

可选的，在所述的耳麦接口控制方法中，缓冲器输出信号至滤波及偏置电路包括：

缓冲器输出麦克风偏置电平、左声道输出信号及右声道输出信号至滤波及偏置电路。

可选的，在所述的耳麦接口控制方法中，麦克风偏置电平包括：低阻高电平、逻辑低电平或者高阻。

可选的，在所述的耳麦接口控制方法中，左声道输出信号包括：经过缓冲的左声道数模信号或者高阻。

可选的，在所述的耳麦接口控制方法中，右声道输出信号包括：经过缓冲的右声道数模信号或者高阻。

可选的，在所述的耳麦接口控制方法中，当将耳麦接口配置成I2C接口时，主机控制器配置缓冲器的输入信号包括：

配置第二寄存器为逻辑高电平；配置第一寄存器为逻辑高电平，配置左声道数模信号为交流信号或者直流高电平；配置第零寄存器为逻辑高电平，配置右声道数模信号为交流时钟信号或者逻辑低电平。

可选的，在所述的耳麦接口控制方法中，当将耳麦接口配置成SPI接口时，主机控制器配置缓冲器的输入信号包括：

配置第二寄存器为逻辑低电平；配置第一寄存器为逻辑高电平，配置左声道数模信号为交流信号；配置第零寄存器为逻辑高电平，配置右声道数模信号为待发送数据。

在本发明提供的耳麦接口控制系统及耳麦接口控制方法中，主机控制器配置耳麦接口，从机转换模块与耳麦接口相连，将耳麦接口上的信号转换成总线信号，从而通过耳麦接口可以实现主机与多种设备连接，使得耳麦接口的功能多样化。

附图说明

图1是本发明实施例的耳麦接口控制系统框结构示意图；

图2是本发明实施例的耳麦接口配置成I2C接口的框结构示意图；

图3是本发明实施例的耳麦接口配置成SPI接口的框结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的耳麦接口控制系统及耳麦接口控制方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参考图1，其为本发明实施例的耳麦接口控制系统框结构示意图。如图1所示，所述耳麦接口控制系统包括：主机控制器10，耳麦接口以及从机转换模块13，其中，所述主机控制器10配置所述耳麦接口，所述从机转换模块13与所述耳麦接口相连，将所述耳麦接口上的信号转换成总线信号。

进一步的，所述耳麦接口控制系统还包括：与所述主机控制器10连接的主机基带或主机音频编解码器(BaseBand/Codec)11、以及与所述主机基带或主机音频编解码器11连接的滤波及偏置电路(RC)12，其中，所述主机基带或主机音频编解码器11包括缓冲器(Buffer)20及与所述缓冲器20连接的寄存器21，所述耳麦接口设置于所述滤波及偏置电路12上。

其中，所述耳麦接口包括麦克风接口MIC、接地口GND、左声道耳机接口HPL及右声道耳机接口HPR。所述从机转换模块13对麦克风接口MIC、接地口GND、左声道耳机接口HPL及右声道耳机接口HPR的输出信号进行转换。具体的，所述从机转换模块13将耳麦接口上的信号转换成I2C总线信号或者SPI总线信号，因此，相应的所述从机转换模块13可以为I2C转换模块或者SPI转换模块。

具体的，寄存器21是主机基带或主机音频编解码器11内控制缓冲器20的3位寄存器，其可以表示为CTRL<2：0>。进一步的，CTRL<0>表示第零位寄存器，CTRL<1>表示第一位寄存器，CTRL<2>表示第二位寄存器。

相应的，本实施例还提供一种耳麦接口控制方法，具体包括：

主机控制器配置耳麦接口上的信号；

从机转换模块将耳麦接口上的信号转换成总线信号。

其中，所述主机控制器配置耳麦接口上的信号包括：

主机控制器10配置缓冲器20的输入信号；

缓冲器20输出信号至滤波及偏置电路12；

滤波及偏置电路12输出信号。

其中，主机控制器10配置缓冲器20的输入信号包括：主机控制器10配置寄存器21的输出信号以及偏置输入电平BIAS_IN、左声道数模信号/端口HPL_DAC和右声道数模信号/端口HPR_DAC。缓冲器20输出信号至滤波及偏置电路12包括：缓冲器20输出麦克风偏置电平MIC_BIAS、左声道输出信号/端口HPLOUT及右声道输出信号/端口HPROUT至滤波及偏置电路12。

具体的，缓冲器20(也即主机基带或主机音频编解码器11)输出的麦克风偏置电平MIC_BIAS一般经过滤波及偏置电路12内的一个电阻连接到麦麦克风接口MIC上，麦克风偏置电平MIC_BIAS内部经过缓冲器20由偏置输入电平BIAS_IN及第二位寄存器CTRL<2>来控制。麦克风偏置电平MIC_BIAS传统作为麦克风的偏置口，本申请后续的应用中可以作为数据的输出口。

麦克风偏置电平MIC_BIAS的控制方法如下：偏置输入电平BIAS_IN来自主机音频编解码器11内的信号，偏置输入电平BIAS_IN为逻辑高电平且第二位寄存器CTRL<2>为逻辑高电平，缓冲器20输出麦克风偏置电平MIC_BIAS(一般为低阻高电平)；偏置输入电平BIAS_IN为逻辑低电平且第二位寄存器CTRL<2>为逻辑高电平，缓冲器20输出麦克风偏置电平MIC_BIAS为逻辑低电平；只要第二位寄存器CTRL<2>为逻辑低电平，缓冲器20输出麦克风偏置电平MIC_BIAS为高阻。具体的，麦克风偏置电平MIC_BIAS的控制如表1所示。

表1 麦克风偏置电平MIC_BIAS

主机基带或主机音频编解码器11的麦克风输入信号/端口MICIN，一般经过滤波及偏置电路12内部的隔直电容与麦克风接口MIC连接，内部经过缓冲器20的增益可调放大器输出麦克风模数信号/端口MIC_ADC，麦克风模数信号/端口MIC_ADC接主机基带或主机音频编解码器11内部的模数转换器。麦克风模数信号/端口MIC_ADC传统作为音频麦克风信号的输入口，在本申请后续的应用中可以作为数据的输入口。

GND是缓冲器20及主机基带或主机音频编解码器11的地。

主机基带或主机音频编解码器11的左声道输出信号/端口HPLOUT一般经过滤波及偏置电路12内部的隔直电容与左声道耳机接口HPL相连，两者或直接经导线直连(CLASS-G输出)。内部来自缓冲器20内的功放输出，功放的输入左声道数模信号/端口HPL_DAC来自于内部的数模转换器的输出。右声道输出信号/端口HPROUT传统作为音频耳机口左声道的输出口，在本申请后续的应用中可以作为电源产生口，也可以作为时钟产生口，也可以作为数据口。用作时钟口时，可以配置不同的CLK的占空比，通过不同的占空比，可以实现从主机到从机额外信息的传输。

右声道输出信号/端口HPROUT控制方法如下：左声道数模信号/端口HPL_DAC来自主机基带或主机音频编解码器11内部数模转换器输出的模拟信号，第一位寄存器CTRL<1>为逻辑高电平，左声道数模信号/端口HPL_DAC一般经过缓冲器20内部的功率放大器驱动到缓冲器20的左声道输出信号/端口HPLOUT；只要第一位寄存器CTRL<1>为逻辑低电平，缓冲器20输出左声道输出信号/端口HPLOUT为高阻。最后左声道输出信号/端口HPLOUT经由滤波及偏置电路12输出到左声道耳机接口HPL。左声道输出信号/端口HPLOUT的控制如表2所示。

表2 左声道输出信号/端口HPLOUT

主机基带或主机音频编解码器11的右声道输出信号/端口HPROUT一般经过滤波及偏置电路12内部的隔直电容与右声道耳机接口HPR相连，两者或直接经导线直连(CLASS-G输出)。内部来自缓冲器20内的功放输出，功放的输入左声道数模信号/端口HPL_DAC来自于内部的数模转换器的输出。右声道输出信号/端口HPROUT传统作为音频耳机口右声道的输出口，在本申请后续的应用中可以作为电源产生口，也可以作为时钟产生口，也可以作为数据口。用作时钟口时，可以配置不同的CLK的占空比，通过不同的占空比，可以实现从主机到从机额外信息的传输。

右声道输出信号/端口HPROUT控制方法如下：左声道数模信号/端口HPL_DAC来自主机基带或主机音频编解码器11内部数模转换器输出的模拟信号，第零寄存器CTRL<0>为逻辑高电平，左声道数模信号/端口HPL_DAC一般经过缓冲器20内部的功率放大器驱动到缓冲器20的右声道输出信号/端口HPROUT；只要第零寄存器CTRL<0>为逻辑低电平，缓冲器20输出右声道输出信号/端口HPROUT为高阻。最后右声道输出信号/端口HPROUT经由滤波及偏置电路12输出到左声道耳机接口HPL。右声道输出信号/端口HPROUT的控制如表3所示。

表3 右声道输出信号/端口HPROUT

通过对寄存器21的输出信号，偏置输入电平BIAS_IN，左声道数模信号/端口HPL_DAC及右声道数模信号/端口HPR_DAC的不同配置，可以配置出各种数据接口。接下去，将介绍耳麦接口配置成I2C接口的实现方法，具体可参考图2。

此时，转换模块具体为I2C转换模块，麦克风接口MIC一般经由I2C转换模块与SDA端口相连；接地口GND一般经由I2C转换模块内部导线与GND端口直接相连；左声道耳机接口HPL一般经由I2C转换模块内部的电源子模块与VDD端口相连；右声道耳机接口HPR一般经由I2C转换模块内部的时钟恢复及处理电路子模块与SCL端口相连。

偏置输入电平BIAS_IN配置成逻辑低电平。

配置第二寄存器CTRL<2>为逻辑高电平，那么经缓冲器20后麦克风偏置电平MIC_BIAS输出逻辑低电平，再经滤波及偏置电路12后经电阻R3与滤波及偏置电路12内的电阻分压在滤波及偏置电路12的麦克风接口MIC得到逻辑低电平(选取合适的电阻比例来实现)。最后逻辑低电平经由I2C转换模块传达到SDA端口。配置第二寄存器CTRL<2>为逻辑低电平，由以上信号路径，在SDA端口得到一个等效开漏的逻辑高电平(因为电阻R3到VDD端口的上拉)。这是I2C接口的典型的SDA端口。

配置第一寄存器CTRL<1>为逻辑高电平，配置右声道数模信号/端口HPR_DAC为交流信号(对应右声道输出信号/端口HPROUT有隔直电容)或配置右声道数模信号/端口HPR_DAC为直流高电平(对应右声道输出信号/端口HPROUT为CLASS-G输出)。右声道数模信号/端口HPR_DAC经缓冲器20中的功率放大器到达右声道输出信号/端口HPROUT，右声道输出信号/端口HPROUT经过滤波及偏置电路12隔离或直接到达左声道耳机接口HPL，左声道耳机接口HPL经过I2C转换模块内部的电源子模块(如果是CLASS-G输出，那么可以用导线直接替换电源模块)把来自左声道耳机接口HPL的电能输出到VDD端口。

对应右声道输出信号/端口HPROUT有隔直电容，配置第零寄存器CTRL<0>为逻辑高电平，配置右声道数模信号/端口HPR_DAC为交流时钟信号(周期信号)。右声道数模信号/端口HPR_DAC经缓冲器20中的功率放大器到达右声道输出信号/端口HPROUT，右声道输出信号/端口HPROUT经过滤波及偏置电路12隔离到达右声道耳机接口HPR，右声道耳机接口HPR经过I2C转换模块内部的时钟恢复及处理电路子模块把来自右声道耳机接口HPR的时钟输出到SCL端口，使之成为符合I2C标准的时钟信号。

对应右声道输出信号/端口HPROUT无隔直电容(CLASS-G输出)，那么从右声道输出信号/端口HPROUT到SCL端口直接导线相连。配置第零寄存器CTRL<0>为逻辑高电平，配置右声道数模信号/端口HPR_DAC为逻辑低电平，那么，SCL端口信号为逻辑低电平。配置第零寄存器CTRL<0>为逻辑低电平，那么SCL端口得到一个等效开漏的逻辑高电平(因为电阻R2到VDD端口的上拉)。这是I2C接口的典型的时钟接口。可以配置不同的CLK的占空比，通过不同的占空比，可以实现从主机到从机额外信息的传输。

在数据总线上(即VDD端口、SDA端口、SCL端口和GND端口)可以挂一堆I2C接口的设备，如陀螺仪、加速度计、温度计、压力计等。

接下去，将介绍耳麦接口配置成SPI接口的实现方法，具体可参考图3。

此时，转换模块具体为SPI转换模块，麦克风接口MIC一般经由SPI转换模块与MISO端口相连；接地口GND一般经由SPI转换模块内部导线与GND端口直接相连；左声道耳机接口HPL一般经由SPI转换模块内部的电源模块及时钟电路模块及占空比解码模块相应与VDD、CLK及CS端口相连；右声道耳机接口HPR一般经由SPI转换模块内部的电路模块与MOSI端口相连。

配置第二寄存器CTRL<2>为逻辑低电平，那么经缓冲器20后麦克风偏置电平MIC_BIAS输出高阻。MISO端口与麦克风接口MIC直连，从SPI从机来的数据经由滤波及偏置电路12内部的电容耦合到麦克风输入信号/端口MICIN，经缓冲器20内的PGA到达麦克风模数信号/端口MIC_ADC，这样就配置了一个SPI主机端数据输入通道。

配置第一寄存器CTRL<1>为逻辑高电平，配置左声道数模信号/端口HPL_DAC为交流信号。左声道数模信号/端口HPL_DAC经缓冲器20中的功率放大器到达右声道输出信号/端口HPROUT，右声道输出信号/端口HPROUT经过滤波及偏置电路12隔离或直接到达左声道耳机接口HPL，左声道耳机接口HPL经过SPI转换模块内部的电源模块把来自左声道耳机接口HPL的电能输出到VDD端口，同时左声道耳机接口HPL经过SPI转换模块内部的时钟恢复模块把来自左声道耳机接口HPL的时钟信息输出到CLK端口，同时配置左声道数模信号/端口HPL_DAC交流时钟信号的占空比，利用SPI转换模块内部的占空比解码电路把占空比信号解码成CS<N-1:0>的N位SPI片选信号，这样就配置了SPI的VDD、CLK及CS<N-1:0>端口。

对应右声道输出信号/端口HPROUT有隔直电容或无隔直电容(CLASS-G输出)，配置第零寄存器CTRL<0>为逻辑高电平，配置右声道数模信号/端口HPR_DAC为SPI主机端待发送的数据。左声道数模信号/端口HPL_DAC经缓冲器20中的功率放大器到达右声道输出信号/端口HPROUT，左声道输出信号/端口HPLOUT经过滤波及偏置电路12到达右声道耳机接口HPR，右声道耳机接口HPR经过SPI转换模块内部的电路模块把来自右声道耳机接口HPR的数据输出到MOSI端口，这样就配置了一个SPI主机端数据输出通道。

在SPI数据总线上(即VDD端口、MISO端口、MOSI端口、CLK端口、CS<N-1:0>端口和GND端口)可以挂一堆SPI接口的设备，如陀螺仪、加速度计、温度计、压力计等。

综上可见，在本发明实施例提供的耳麦接口控制系统及耳麦接口控制方法中，通过控制器配置缓冲器的输入信号，可以对耳麦接口进行配置，从而通过耳麦接口可以实现主机与多种设备连接，使得耳麦接口的功能多样化。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (12)

1.一种耳麦接口控制系统，其特征在于，包括：主机控制器，耳麦接口以及从机转换模块，其中，所述主机控制器配置所述耳麦接口，所述从机转换模块与所述耳麦接口相连，将所述耳麦接口上的信号转换成总线信号；还包括：与所述主机控制器连接的主机基带或主机音频编解码器、以及与所述主机基带或主机音频编解码器连接的滤波及偏置电路，其中，所述主机基带或主机音频编解码器包括缓冲器及与所述缓冲器连接的寄存器，所述耳麦接口设置于所述滤波及偏置电路上；所述耳麦接口包括麦克风接口、接地口、左声道耳机接口及右声道耳机接口；所述主机基带或主机音频编解码器的右声道输出端口与所述右声道耳机接口连接，并能够作为时钟产生口，用作时钟产生口时，所述从机转换模块将所述耳麦接口上的信号转换成I2C总线信号或者SPI总线信号，所述从机转换模块将所述耳麦接口上的信号转换成I2C总线信号时，能够配置不同的CLK的占空比，通过不同的占空比，能够实现从主机到从机额外信息的传输；所述从机转换模块将所述耳麦接口上的信号转换成SPI总线信号时，能够利用所述从机转换模块内部的占空比解码电路把占空比信号解码。

2.一种耳麦接口控制方法，其特征在于，包括：

主机控制器配置缓冲器的输入信号；

缓冲器输出信号至滤波及偏置电路，其中，缓冲器输出信号至滤波及偏置电路包括：缓冲器输出麦克风偏置电平、左声道输出信号及右声道输出信号至滤波及偏置电路，所述右声道输出信号能够作为时钟产生口，用作时钟产生口时，从机转换模块将所述耳麦接口上的信号转换成I2C总线信号或者SPI总线信号，所述从机转换模块将所述耳麦接口上的信号转换成I2C总线信号时，能够配置不同的CLK的占空比，通过不同的占空比，能够实现从主机到从机额外信息的传输；所述从机转换模块将所述耳麦接口上的信号转换成SPI总线信号时，能够利用所述从机转换模块内部的占空比解码电路把占空比信号解码；

滤波及偏置电路输出信号；

从机转换模块将耳麦接口上的信号转换成总线信号。

3.如权利要求2所述的耳麦接口控制方法，其特征在于，主机控制器配置缓冲器的输入信号包括：

主机控制器配置寄存器的输出信号以及偏置输入电平、左声道数模信号和右声道数模信号。

4.如权利要求3所述的耳麦接口控制方法，其特征在于，寄存器的输出信号包括：第零寄存器为逻辑高电平或者逻辑低电平、第一寄存器为逻辑高电平或者逻辑低电平、或者第二寄存器为逻辑高电平或者逻辑低电平。

5.如权利要求3所述的耳麦接口控制方法，其特征在于，偏置输入电平包括：逻辑高电平或者逻辑低电平。

6.如权利要求3所述的耳麦接口控制方法，其特征在于，左声道数模信号包括：数字信号或者模拟信号。

7.如权利要求3所述的耳麦接口控制方法，其特征在于，右声道数模信号包括：数字信号或者模拟信号。

8.如权利要求2所述的耳麦接口控制方法，其特征在于，麦克风偏置电平包括：低阻高电平、逻辑低电平或者高阻。

9.如权利要求2所述的耳麦接口控制方法，其特征在于，左声道输出信号包括：经过缓冲的左声道数模信号或者高阻。

10.如权利要求2所述的耳麦接口控制方法，其特征在于，右声道输出信号包括：经过缓冲的右声道数模信号或者高阻。

11.如权利要求4所述的耳麦接口控制方法，其特征在于，当将耳麦接口配置成I2C接口时，主机控制器配置缓冲器的输入信号包括：

配置第二寄存器为逻辑高电平；配置第一寄存器为逻辑高电平，配置左声道数模信号为交流信号或者直流高电平；配置第零寄存器为逻辑高电平，配置右声道数模信号为交流时钟信号或者逻辑低电平。

12.如权利要求4所述的耳麦接口控制方法，其特征在于，当将耳麦接口配置成SPI接口时，主机控制器配置缓冲器的输入信号包括：

配置第二寄存器为逻辑低电平；配置第一寄存器为逻辑高电平，配置左声道数模信号为交流信号；配置第零寄存器为逻辑高电平，配置右声道数模信号为待发送数据。