CN105282463B - 能够抵抗单粒子效应的数字像素图像传感器 - Google Patents

能够抵抗单粒子效应的数字像素图像传感器 Download PDF

Info

Publication number
CN105282463B
CN105282463B CN201510690965.2A CN201510690965A CN105282463B CN 105282463 B CN105282463 B CN 105282463B CN 201510690965 A CN201510690965 A CN 201510690965A CN 105282463 B CN105282463 B CN 105282463B
Authority
CN
China
Prior art keywords
signal
state machine
reset
binary
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510690965.2A
Other languages
English (en)
Other versions
CN105282463A (zh
Inventor
姚素英
杨聪杰
徐江涛
高静
史再峰
聂凯明
高志远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin University
Original Assignee
Tianjin University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin University filed Critical Tianjin University
Priority to CN201510690965.2A priority Critical patent/CN105282463B/zh
Publication of CN105282463A publication Critical patent/CN105282463A/zh
Application granted granted Critical
Publication of CN105282463B publication Critical patent/CN105282463B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及抗辐射集成电路设计领域,为设计一款能够抵抗单粒子效应的数字像素图像传感器,防止其因为高能粒子攻击产生跳变,进而保证图像传感器不会出现错误曝光。为此,本发明采取的技术方案是,能够抵抗单粒子效应的数字像素图像传感器,由像素阵列(DPS Array)和控制模块(Controller)组成,其中像素阵列包含32行*32列的像素;控制模块包括使能控制单元(Enable Detector)、有限状态机(Main Finit State Machine)、二进制全局计数器(Binary Counter)、二进制转格雷单元(BIN2GRAY)、格雷码转二进制单元(GRAY2BIN)、多路选择器(MUX)组成。本发明主要应用于抗辐射集成电路设计场合。

Description

能够抵抗单粒子效应的数字像素图像传感器
技术领域
本发明涉及抗辐射集成电路设计领域,具体讲,涉及能够抵抗单粒子效应的数字像素图像传感器。
背景技术
空间环境中需要使用高性能的图像传感器。CMOS图像传感器具有光电特性好,功耗低、更适应太空辐射环境等优点,在未来许多空间任务中都优于CCD器件。其中包括数字像素传感器(Digital pixel sensor,DPS)和有源像素图像传感器(Active pixel sensor,APS)。然而,CMOS图像传感器对电荷注入比较敏感,特别是使用固定光电二极管时,容易产生总剂量效应。传感器中的数字信号还容易产生单粒子效应。当高能粒子入射到数字电路时,沉积的电荷会改变存储单元的存储状态或者在组合逻辑的输出产生一个尖脉冲,这分别是空间环境中的单粒子翻转和单粒子瞬态(Single event transient,SET)。虽然SEU和SET不会对电路造成永久性损坏,但它们会给DPS的功能实现带来隐患。
发明内容
为克服现有技术的不足,设计一款能够抵抗单粒子效应的数字像素图像传感器,防止其因为高能粒子攻击产生跳变,进而保证图像传感器不会出现错误曝光。为此,本发明采取的技术方案是,能够抵抗单粒子效应的数字像素图像传感器,由像素阵列(DPS Array)和控制模块(Controller)组成,其中像素阵列包含32行*32列的像素;控制模块包括使能控制单元(Enable Detector)、有限状态机(Main Finit State Machine)、二进制全局计数器(BinaryCounter)、二进制转格雷单元(BIN2GRAY)、格雷码转二进制单元(GRAY2BIN)、多路选择器(MUX)组成;使能信号给到使能检测单元来检测到有效启动信号,使能检测单元连接至有限状态机开始为全局计数器、像素阵列、多路选择器分别提供启动信号;二进制全局计数器连接二进制转格雷单元,二进制转格雷单元再连接像素阵列,为像素提供初始格雷码信号;像素阵列的输出连到格雷码转二进制单元,格雷码转二进制单元再连到多路选择器上,选择器选择哪一行像素用来输出。多路选择器的输出连至有限状态机,有限状态机在接收到读信号之后从DATA端口读出像素输出码制。
像素阵列在时序控制逻辑的控制下完成相应的复位、曝光和读出操作;时序控制逻辑的核心是主控状态机(MFSM),传感器的输入信号包括PD_RST、CLK、EN、RST,输出信号包括F_VALID、L_VALID、DATA,其中PD_RST是像素复位信号,CLK是系统时钟信号,EN是外部请求成像的使能信号,RST是系统复位信号,L_VALID和F_VALID分别是像素阵列的行有效和帧有效信号,DATA是像素输出;时序控制逻辑是由系统时钟CLK的上升沿触发的同步数字电路,上电后,使用低电位的系统复位信号RST对时序控制逻辑进行复位。复位方式为同步复位,复位完成并退出复位后,时序控制逻辑进入等待状态,当时序控制逻辑中的使能检测单元在连续3个时钟上升沿均采样到高电位的EN信号时,将确认外部请求成像的要求,并通知主控状态机执行复位、曝光和读出操作;退出复位后,时序控制逻辑的主控状态机进入初始状态,RST信号通过16个电平转换器导通数字像素阵列中的复位管MRST,实现所有PD的复位;2个时钟周期后,RST信号置低,所有PD进入曝光阶段;与此同时,主控状态机控制二进制计数器Binary Counter从0开始计数,计数过程结束后,阵列中各行数字像素的所有存储单元一次被选通,主控状态机将数字像素阵列中各列数据总线的数据驱动至DATA输出。
其中的使能检测单元的电路结构为,信号经M0输入端D输入,M0、M1、M2是三个二选一多路选择器,是移位寄存器,M0、R0、M1、R1、M2、R2依次相连;A、B、C是移位寄存器输出,同时是判断逻辑单元(Logical Judgment)的输入;这个逻辑判断单元判断ABC是否相同,如果相同输出Q拉高,否则维持低电平。
本发明的特点及有益效果是:
结构是通过结构设计的手段对电路进行加固的,因此能够抵抗由于单粒子效应造成的图像传感器的使能信号的错误翻转,进而保证图像传感器的正确曝光。
附图说明:
图1数字像素图像传感器结构;
图2数字像素图像传感器时序;
图3使能检测单元的逻辑结构。
具体实施方式
本发明涉及抗辐射集成电路设计领域,设计采用空间冗余技术对使图像传感器的使能信号进行加固。使能信号是外部请求成像的信号,加固此信号从而使图像传感器具有抗单粒子翻转(Single event upset,SEU)的能力,图像传感器不会产生错误曝光。
本发明的目的是设计一款能够抵抗单粒子效应的数字像素图像传感器。它主要把外部请求成像的使能信号进行加固,可以防止其因为高能粒子攻击产生跳变,进而保证图像传感器不会出现错误曝光。
抗辐射数字像素CMOS图像传感器的整体结构如图1所示,其中传感器架构由像素阵列(DPS Array)和控制模块(Controller)组成。其中像素阵列包含32行*32列的像素。控制模块包括使能控制单元(Enable Detector)、有限状态机(Main Finit State Machine)、二进制全局计数器(Binary Counter)、二进制转格雷单元(BIN2GRAY)、格雷码转二进制单元(GRAY2BIN)、多路选择器(MUX)组成。首先,使能信号给到使能检测单元来检测到有效启动信号,使能检测单元连接至有限状态机开始为全局计数器、像素阵列、多路选择器分别提供启动信号。全局计数器连接二进制转格雷单元,二进制转格雷单元再连接像素阵列,为像素提供初始格雷码信号。像素阵列的输出连到格雷码转二进制单元,格雷码转二进制单元再连到多路选择器上,选择器选择哪一行像素用来输出。多路选择器的输出连至有限状态机,有限状态机在接收到读信号之后从DATA端口读出像素输出码制。
DPS Array在时序控制逻辑的控制下完成相应的复位、曝光和读出操作。时序控制逻辑的核心是主控状态机(MFSM),该部分负责控制和协调其他各部分的工作。传感器的输入信号包括PD_RST、CLK、EN、RST,输出信号包括F_VALID、L_VALID、DATA。其中PD_RST是像素复位信号,CLK是系统时钟信号,EN是外部请求成像的使能信号,RST是系统复位信号,L_VALID和F_VALID分别是像素阵列的行有效和帧有效信号,DATA是像素输出。
传感器的时序信号如图2所示。时序控制逻辑是由4MHz系统时钟CLK的上升沿触发的同步数字电路。上电后,使用低电位的系统复位信号RST对时序控制逻辑进行复位。复位方式为同步复位,即所有寄存器都在RST_N=0且CLK上升沿时复位。复位完成并退出复位后,时序控制逻辑进入等待状态。当Enable Detector在连续3个时钟上升沿均采样到高电位的EN信号时,将确认外部请求成像的要求,并通知主控状态机执行复位、曝光和读出操作。退出复位后,时序控制逻辑的主控状态机进入初始状态,RST信号通过16个电平转换器导通数字像素阵列中的1024个复位管MRST,实现所有PD的复位。2个时钟周期后,RST信号置低,所有PD进入曝光阶段。与此同时,主控状态机控制8位二进制计数器Binary Counter从0开始计数。计数过程结束后,阵列中各行数字像素的所有存储单元一次被选通,主控状态机将数字像素阵列中各列数据总线的数据驱动至DATA输出。
其中的使能检测单元使用如图3所示的电路结构。D是这个模块的输入,M0、M1、M2是三个二选一多路选择器,R0、R1、R2是移位寄存器,A、B、C是移位寄存器输出,同时是判断逻辑单元(Logical Judgment)的输入。这个逻辑判断单元判断ABC是否相同,如果相同输出Q拉高,否则维持低电平。
当单元内部节点出现一个SET并被下一级寄存器捕捉到时,其它两个节点不变,则判断逻辑单元判定不输出有效使能信号。例如,当A节点出错时,B,C仍保持正确,经过Logical Judgment的判断后,Q保持低电平,错误被屏蔽。当单元内部节点出现两位翻转时,逻辑判断单元的三个输入仍不一致,可以屏蔽错误。例如,当节点A和B同时出现错误翻转时,C与它们不一致,Q保持低电平,保护了使能信号。
采用4MHz系统时钟,使能信号应维持三个时钟周期或以上才可以正常曝光。

Claims (2)

1.一种能够抵抗单粒子效应的数字像素图像传感器,其特征是,由像素阵列(DPSArray)和控制模块(Controller)组成,其中像素阵列包含32行*32列的像素;控制模块包括使能检测单元(Enable Detector)、有限状态机(Main Finit State Machine)、二进制全局计数器(Binary Counter)、二进制转格雷单元(BIN2GRAY)、格雷码转二进制单元(GRAY2BIN)、多路选择器(MUX)组成;使能信号给到使能检测单元来检测到有效启动信号,使能检测单元连接至有限状态机开始为全局计数器、像素阵列、多路选择器分别提供启动信号;二进制全局计数器连接二进制转格雷单元,二进制转格雷单元再连接像素阵列,为像素提供初始格雷码信号;像素阵列的输出连到格雷码转二进制单元,格雷码转二进制单元再连到多路选择器上,选择器选择哪一行像素用来输出;多路选择器的输出连至有限状态机,有限状态机在接收到读信号之后从DATA端口读出像素输出码制;使能检测单元的电路结构为,信号经M0输入端D输入,M0、M1、M2是三个二选一多路选择器,是移位寄存器,M0、R0、M1、R1、M2、R2依次相连;A、B、C是移位寄存器输出,同时是判断逻辑单元(LogicalJudgment)的输入;这个逻辑判断单元判断ABC是否相同,如果相同输出Q拉高,否则维持低电平。
2.如权利要求1所述的能够抵抗单粒子效应的数字像素图像传感器,其特征是,像素阵列在时序控制逻辑的控制下完成相应的复位、曝光和读出操作;时序控制逻辑的核心是主控状态机(MFSM),传感器的输入信号包括PD_RST、CLK、EN、RST,输出信号包括F_VALID、L_VALID、DATA,其中PD_RST是像素复位信号,CLK是系统时钟信号,EN是外部请求成像的使能信号,RST是系统复位信号,L_VALID和F_VALID分别是像素阵列的行有效和帧有效信号,DATA是像素输出;时序控制逻辑是由系统时钟CLK的上升沿触发的同步数字电路,上电后,使用低电位的系统复位信号RST对时序控制逻辑进行复位;复位方式为同步复位,复位完成并退出复位后,时序控制逻辑进入等待状态,当时序控制逻辑中的使能检测单元在连续3个时钟上升沿均采样到高电位的EN信号时,将确认外部请求成像的要求,并通知主控状态机执行复位、曝光和读出操作;退出复位后,时序控制逻辑的主控状态机进入初始状态,RST信号通过16个电平转换器导通数字像素阵列中的复位管MRST,实现所有PD的复位;2个时钟周期后,RST信号置低,所有PD进入曝光阶段;与此同时,主控状态机控制二进制计数器BinaryCounter从0开始计数,计数过程结束后,阵列中各行数字像素的所有存储单元一次被选通,主控状态机将数字像素阵列中各列数据总线的数据驱动至DATA输出。
CN201510690965.2A 2015-10-22 2015-10-22 能够抵抗单粒子效应的数字像素图像传感器 Expired - Fee Related CN105282463B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510690965.2A CN105282463B (zh) 2015-10-22 2015-10-22 能够抵抗单粒子效应的数字像素图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510690965.2A CN105282463B (zh) 2015-10-22 2015-10-22 能够抵抗单粒子效应的数字像素图像传感器

Publications (2)

Publication Number Publication Date
CN105282463A CN105282463A (zh) 2016-01-27
CN105282463B true CN105282463B (zh) 2018-08-31

Family

ID=55150693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510690965.2A Expired - Fee Related CN105282463B (zh) 2015-10-22 2015-10-22 能够抵抗单粒子效应的数字像素图像传感器

Country Status (1)

Country Link
CN (1) CN105282463B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9955088B2 (en) * 2016-06-10 2018-04-24 The Boeing Company Hyperspectral borescope system
WO2023123302A1 (en) * 2021-12-31 2023-07-06 Shenzhen Xpectvision Technology Co., Ltd. Imaging methods using bi-directional counters

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082568A (zh) * 2010-11-17 2011-06-01 北京时代民芯科技有限公司 一种抗单粒子瞬态电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9197813B2 (en) * 2013-05-15 2015-11-24 Nokia Technologies Oy Method and apparatus for obtaining a digital image

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102082568A (zh) * 2010-11-17 2011-06-01 北京时代民芯科技有限公司 一种抗单粒子瞬态电路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
CMOS图像传感器在空间技术中的应用;尤政;《光学技术》;20020131;全文 *
时序电路单粒子加固方法和技术研究;周港;《中国优秀硕士学位论文全文数据库》;20140315;全文 *
航天微电子器件单粒子翻转研究;张新;《中国优秀博硕士学位论文全文数据库》;20030315;全文 *

Also Published As

Publication number Publication date
CN105282463A (zh) 2016-01-27

Similar Documents

Publication Publication Date Title
US9462207B2 (en) Read-out circuitry for an image sensor
CN106973248B (zh) 用于减少图像传感器中噪声的方法及系统
US20090167586A1 (en) Solid-state imaging device, driving method thereof, and camera
JP5251592B2 (ja) 固体撮像装置、撮像装置、半導体装置
US10284801B2 (en) Differential digital double sampling method and CMOS image sensor for performing same
US11706540B2 (en) Event-driven image sensor and method of reading the same
JP2006115449A (ja) 複数のイメージ・センサ用のプロセッサ制御タイミング発生器
US20130113461A1 (en) Mitigating the effects of signal overload in analog front-end circuits used in image sensing systems
CN105282463B (zh) 能够抵抗单粒子效应的数字像素图像传感器
EP4125266B1 (en) Fast readout circuit for event-driven pixel matrix array
CN102497494A (zh) 基于fpga的高速稳像系统中的运动估计模块
CN104365084A (zh) 像素处理电路
CN103795944A (zh) 通用的面阵ccd时序驱动发生器
CN103528691A (zh) 红外焦平面阵列读出电路的行选通信号产生电路
US20200162683A1 (en) Imager with vertical row addressing
US20230023815A1 (en) Flag-based readout architecture for event-driven pixel matrix array
US20150109500A1 (en) Image sensor including spread spectrum charge pump
JP2016502365A (ja) 撮像装置の読み取り方法
CN112840638B (zh) 复位方法、复位装置、以及应用其的复位系统和像素阵列
Li et al. Method to implement the CCD Timing Generator Based on FPGA
JP6707193B2 (ja) 自己修復型デジタルラッチ
Carey et al. Vision chip with high accuracy analog S 2 I cells
EP4125268B1 (en) Flag-based readout architecture for event-driven pixel matrix array
CN112449134B (zh) 图像传感器、地址解码器以及图像处理系统
CN221227653U (zh) 信号处理电路和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180831

Termination date: 20201022

CF01 Termination of patent right due to non-payment of annual fee