CN105261680B - 发光二极管外延片及其制作方法 - Google Patents

发光二极管外延片及其制作方法 Download PDF

Info

Publication number
CN105261680B
CN105261680B CN201510555424.9A CN201510555424A CN105261680B CN 105261680 B CN105261680 B CN 105261680B CN 201510555424 A CN201510555424 A CN 201510555424A CN 105261680 B CN105261680 B CN 105261680B
Authority
CN
China
Prior art keywords
layer
gan
ual
quantum well
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510555424.9A
Other languages
English (en)
Other versions
CN105261680A (zh
Inventor
向锦涛
苏军
刘为刚
徐平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiangneng Hualei Optoelectrical Co Ltd
Original Assignee
Xiangneng Hualei Optoelectrical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiangneng Hualei Optoelectrical Co Ltd filed Critical Xiangneng Hualei Optoelectrical Co Ltd
Priority to CN201510555424.9A priority Critical patent/CN105261680B/zh
Publication of CN105261680A publication Critical patent/CN105261680A/zh
Application granted granted Critical
Publication of CN105261680B publication Critical patent/CN105261680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)

Abstract

本申请公开了一种发光二极管外延片及其制作方法,其特征在于,包括:低温缓冲层GaN;不掺杂GaN层,位于所述低温缓冲层GaN之上;uAl超晶格层,位于所述不掺杂GaN层之上;N型GaN层,位于所述uAl超晶格层之上;第一势垒层,位于所述N型GaN层之上;浅量子阱层,位于所述第一势垒层之上;多量子阱层,位于所述浅量子阱层之上;电子阻挡层,位于所述多量子阱层之上;掺Mg的P型GaN层,位于所述电子阻挡层之上,以及CTL层,位于所述掺Mg的P型GaN层之上。本申请提出的发光二极管的外延片及其制作方法,通过增加uAl超晶格层结构,能显著提高反向电压。

Description

发光二极管外延片及其制作方法
技术领域
本申请涉及发光二极管外延片及其制作方法,更具体地,涉及一种提升反向电压的发光二极管的外延片及其制作方法。
背景技术
发光二极管(Light~Emitting Diode,简称LED)是一种将电能转化为光能的半导体电子器件。当电流流过时,电子与空穴在其内复合而发出单色光。LED作为一种高效、环保、绿色新型固态照明光源,具有低电压、低功耗、体积小、重量轻、寿命长、高可靠性等优点,正在被迅速广泛地得到应用。
通常使用氮化镓系材料来制作LED,也称作GaN基LED。近年来,GaN基LED的研究不断深入,其在发光强度、白光光效、散热等方面都有了显著改善,GaN基LED的商业化水平不断提高,应用范围不断扩大。但寿命和可靠性仍然是限制其发展的瓶颈,LED的失效可以分为本质失效和从属失效。本质失效主要是指芯片本身引起的失效;从属失效主要包括封装材料、封装工艺、封装结构等因素引起的失效。LED的制作要依次经过外延工艺、管芯工艺、封装工艺等主要环节,每一个环节都可能对器件可靠性产生影响。从属失效影响因素较多,相对而言,芯片本质可靠性是芯片制造厂家和封装器件客户关注的重点。LED的反向击穿电压是反映器件性能的重要指标,该参数一定程度上反映器件可靠性的优劣。由于二极管具有反向截止的特性,当加较小的反偏电压时,反向电流的值很小,继续加大反偏电压超过某一值时,反向电流剧增,该电压值称为反向击穿电压。人们可以通过LED反向击穿电压的大小快速评判器件的可靠性。
然而,现有技术制备的GaN基LED外延片的反向电压偏低,无法有效满足客户、企业的需求,因此,本发明提供一种新的发光二极管外延片及其制作方法以解决上述问题。
发明内容
本申请的发光二极管外延片,其特征在于,包括:低温缓冲层GaN;不掺杂GaN层,位于所述低温缓冲层GaN之上;uAl超晶格层,位于所述不掺杂GaN层之上;N型GaN层,位于所述uAl超晶格层之上;第一势垒层,位于所述N型GaN层之上;浅量子阱层,位于所述第一势垒层之上;多量子阱层,位于所述浅量子阱层之上;电子阻挡层,位于所述多量子阱层之上;掺Mg的P型GaN层,位于所述电子阻挡层之上,以及CTL层,位于所述掺Mg的P型GaN层之上。
优选地,所述uAl超晶格层为循环的AlGaN/GaN超晶格层。
优选地,所述循环的AlGaN/GaN超晶格层的循环数为4~10。
优选地,所述uAl超晶格层的厚度为2.0~10.0nm。
优选地,所述uAl超晶格层是在温度为1050~1220℃,反应室压力为100~200mbar的条件下生成的。
本申请的发光二极管的外延片制作方法,其特征在于,包括:生长低温缓冲层GaN;在所述低温缓冲层GaN之上,生长不掺杂GaN层;在所述不掺杂GaN层之上,生成uAl超晶格层;在所述uAl超晶格层之上,生成N型GaN层;在所述N型GaN层之上,生成第一势垒层;在所述第一势垒层之上,生成浅量子阱层;在所述浅量子阱层之上,生成多量子阱层;在所述多量子阱层之上,生成电子阻挡层;在所述电子阻挡层之上,生成掺Mg的P型GaN层,以及在所述掺Mg的P型GaN层之上,生成CTL层。
优选地,所述uAl超晶格层为循环的AlGaN/GaN超晶格层。
优选地,所述循环的AlGaN/GaN超晶格层的循环数为4~10。
优选地,所述uAl超晶格层的厚度为2.0~10.0nm。
优选地,在温度为1050~1220℃,反应室压力为100~200mbar的条件下生成所述uAl超晶格层。
本发明提出的发光二极管外延片及其制作方法与现有的发光二极管外延片及其制作方法相比,通过增加uAl超晶格层结构,能显著提高反向电压。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1为现有的LED芯片的外延片制作方法的流程示意图;
图2为利用图1现有的LED MOCVD外延片制作方法生产出的LED外延片结构示意图;
图3为依据本发明一实施例的LED外延片制作方法的流程示意图;
图4为利用本发明的LED MOCVD外延片制作方法生产出的LED外延片结构示意图;
图5为本发明优选实施例和对比实施例的LED芯片的反向电压的对比示意图;
图6为本发明优选实施例和对比实施例的LED芯片的Lop的对比示意图;
图7为本发明优选实施例和对比实施例的LED芯片的Vf1的对比示意图;
图8为本发明优选实施例和对比实施例的LED芯片的ESD的对比示意图。
具体实施方式
如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解,硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”为一开放式用语,故应解释成“包含但不限定于”。“大致”是指在可接收的误差范围内,本领域技术人员能够在一定误差范围内解决所述技术问题,基本达到所述技术效果。说明书后续描述为实施本申请的较佳实施方式,然所述描述乃以说明本申请的一般原则为目的,并非用以限定本申请的范围。本申请的保护范围当视所附权利要求所界定者为准。
图1为现有的LED芯片的外延片制作方法的流程示意图,具体生长方式如下述步骤。
步骤101,处理衬底。
可在1000-1250℃的氢气气氛下,对衬底进行高温退火,清洁衬底表面,然后进行氮化处理。在本发明的实施例中,衬底是适合GaN及其半导体外延材料生长的材料,如蓝宝石、SiC、单晶Si等。
步骤102,生长低温缓冲层GaN。
可降温至520~620℃,反应室压力控制在450~650mbar,在衬底上生长厚度为20~35nm的低温缓冲层GaN。
步骤103,生长不掺杂GaN层。
可升高温度到1100~1270℃,反应室压力控制在300~700mbar,持续生长厚度为1.0~2.8μm的不掺杂GaN层。
步骤104,生长N型GaN层。
将温度控制在1100~1270℃之间,反应室压力控制在100~300mbar,生长厚度为1.0~2.0μm的N型GaN。
步骤105,生长第一势垒层。
可降温至680~780℃,反应室压力控制在150~650mbar,生长厚度为45~75nm的第一势垒层。
步骤106,生长浅量子阱层。
将温度控制在700~750℃之间,反应室压力控制在150~650mbar,生长由2~6个循环的InGaN/GaN浅量子阱,其中阱厚3~6nm。
步骤107,生长发光多量子阱层。
将温度控制在700~800℃之间,生长8~20个循环的发光多量子阱层,阱厚0.7~2.5nm,垒厚1.5~3.5nm。
步骤108、生长电子阻挡层。
将温度控制在850~950℃之间,反应室压力控制在100~350mbar,生长厚度为3~15nm的电子阻挡层。其中所述电子阻挡层为In、Al组分掺杂的P型AlInGaN层。
步骤109、生长掺Mg的P型GaN层。
将温度控制在1020~1120℃之间,反应室压力控制在400~700mbar,再生长厚度为25~65nm的掺Mg的P型GaN层,其中以N2作为载气生长掺Mg的P型GaN层。
步骤110,生长CTL层。
可降温至550~700℃,反应室压力控制在200~500mbar,生长厚度为1.5~5nm的CTL层,其中所述CTL层为掺In的P型InGaN电极接触层。
步骤111,冷却。
外延片制作结束后,降低温度到500~650℃,在纯氮气气氛下退火5~45分钟,再降至室温。
图2为利用图1现有的LED MOCVD外延片制作方法生产出的LED外延片结构示意图。如图2所示,201为蓝宝石衬底,也称基板;202为依据上述步骤102生长的低温缓冲层GaN;203为依据上述步骤103生长的不掺杂GaN;204为依据上述步骤104生长的n型GaN层;205为依据上述步骤105生长的第一势垒层;206为依据上述步骤106生长的浅量子阱层;207为依据上述步骤107生长的多量子阱层;208为依据上述步骤108生长的电子阻挡层;209为依据上述步骤109生长的Mg掺杂P型层;210为依据上述步骤110生长的CTL层。
在上述现有的LED MOCVD外延片及其制作方法中,反向电压偏低,无法有效满足客户、企业的需求。
图3为依据本发明一实施例的LED外延片制作方法的流程示意图。在本发明的一实施例中,运用金属有机化合物化学气相沉积(MOCVD)方法来生长GaN基LED外延片,具体生长方式如下述步骤。
步骤301,处理衬底。
可在1000-1250℃的氢气气氛下,对衬底进行高温退火,清洁衬底表面,然后进行氮化处理。在本发明的实施例中,衬底是适合GaN及其半导体外延材料生长的材料,如蓝宝石、SiC、单晶Si等。
步骤302,生长低温缓冲层GaN。
可降温至520~620℃,反应室压力控制在450~650mbar,在衬底上生长厚度为20~35nm的低温缓冲层GaN。
步骤303,生长不掺杂GaN层。
可升高温度到1100~1270℃,反应室压力控制在300~700mbar,持续生长厚度为1.0~2.8μm的不掺杂GaN层。
步骤304,生长uAl超晶格层。
将温度控制在1050~1220℃之间,反应室压力控制在100~200mbar,生长厚度为2.0~10.0nm的uAl超晶格层。在本发明的一实施例中,生长4~10个循环的AlGaN/GaN超晶格层。
步骤305,生长N型GaN层。
将温度控制在1100~1270℃之间,反应室压力控制在100~300mbar,生长厚度为1.0~2.0μm的N型GaN。
步骤306,生长第一势垒层。
可降温至680~780℃,反应室压力控制在150~650mbar,生长厚度为45~75nm的第一势垒层。
步骤307,生长浅量子阱层。
将温度控制在700~750℃之间,反应室压力控制在150~650mbar,生长由2~6个循环的InGaN/GaN浅量子阱,其中阱厚3~6nm。
步骤308,生长发光多量子阱层。
将温度控制在700~800℃之间,生长8~20个循环的发光多量子阱层,阱厚0.7~2.5nm,垒厚1.5~3.5nm。
步骤309、生长电子阻挡层。
将温度控制在850~950℃之间,反应室压力控制在100~350mbar,生长厚度为3~15nm的电子阻挡层。其中所述电子阻挡层为In、Al组分掺杂的P型AlInGaN层。
步骤310、生长掺Mg的P型GaN层。
将温度控制在1020~1120℃之间,反应室压力控制在400~700mbar,再生长厚度为25~65nm的掺Mg的P型GaN层,其中以N2作为载气生长掺Mg的P型GaN层。
步骤311,生长CTL层。
可降温至550~700℃,反应室压力控制在200~500mbar,生长厚度为1.5~5nm的CTL层,其中所述CTL层为掺In的P型InGaN电极接触层。
步骤312,冷却。
外延片制作结束后,降低温度到500~650℃,在纯氮气气氛下退火5~45分钟,再降至室温。
图4为利用本发明的LED MOCVD外延片制作方法生产出的LED外延片结构示意图。如图4所示,401为蓝宝石衬底,也称基板;402为依据上述步骤302生长的低温缓冲层GaN;403为依据上述步骤303生长的不掺杂GaN;404为依据上述步骤304生长的uAl超晶格层;405为依据上述步骤305生长的n型GaN层;406为依据上述步骤306生长的第一势垒层;407为依据上述步骤307生长的浅量子阱层;408为依据上述步骤308生长的多量子阱层;409为依据上述步骤309生长的电子阻挡层;410为依据上述步骤310生长的掺Mg的P型GaN层;411为依据上述步骤311生长的CTL层。
与现有的LED芯片的外延层及其制作方法相比,本发明的LED芯片的外延层及其制作方法在于多了步骤304的uAl超晶格层的生长,利用其包含着具有不同价带顶,从而改善能带特性,由于引入导带势垒,阻止基区中的电子传输,显著提升反向电压。
性能比较
接下来通过实验来说明用本发明提出的LED外延片制作方法生产出的LED外延片的性能。
根据现有的LED外延片制作方法制备样品1,根据本发明提出的LED外延片制作方法制备样品2;样品1和样品2的外延制作方法的不同点在于uAl超晶格层结构,其它外延层生长条件完全一样。
样品1和样品2在相同的工艺条件下镀ITO层约100nm,相同的条件下镀Cr/Pt/Au电极约70nm,相同的条件下镀保护层SiO2约30nm,然后在相同的条件下将样品研磨切割成17mil*34mil的芯片颗粒,然后在相同位置挑选样品1和样品2各40颗晶粒,在相同的封装工艺下,封装成白光LED。然后采用积分球在驱动电流350mA和电流范围1~1000mA条件下测试样品1和样品2的光电性能。
将积分球获得的数据进行分析对比,请参考图5、图6、图7和图8,图5为本发明优选实施例和对比实施例的LED芯片的反向电压的对比示意图,图6为本发明优选实施例和对比实施例的LED芯片的Lop(例如正常工作时的发光亮度)的对比示意图,图7为本发明优选实施例和对比实施例的LED芯片的Vf(例如芯片在20mA正常电流工作时的电压)对比示意图,图8为本发明优选实施例和对比实施例的LED芯片的ESD(例如器件抗静电能力)的对比示意图。
从图5数据得出样品2较样品1,其反向电压由均值23.2V提高到均值40.3V,提升比例高达73.71%。
从图6-图8数据得出样品2较样品1,其Lop/Vf/ESD均得到提高。
综上,本申请提出的发光二极管的外延片及其制作方法,相比现有技术,通过增加uAl超晶格层结构,能显著提高反向电压。
需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者系统中还存在另外的相同要素。
以上所述仅为本申请的实施例而已,并不用于限制本申请。对于本领域技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等,均应包含在本申请的权利要求范围之内。

Claims (3)

1.一种发光二极管的外延片制作方法,其特征在于,包括:
生长低温缓冲层GaN;
在所述低温缓冲层GaN之上,生长不掺杂GaN层;
在所述不掺杂GaN层之上,生成uAl超晶格层,在温度为1050~1220℃,反应室压力为100~200mbar的条件下生成所述uAl超晶格层,所述uAl超晶格层为循环的AlGaN/GaN超晶格层;
在所述uAl超晶格层之上,生成N型GaN层;
在所述N型GaN层之上,生成第一势垒层;
在所述第一势垒层之上,生成浅量子阱层;
在所述浅量子阱层之上,生成多量子阱层;
在所述多量子阱层之上,生成电子阻挡层,将温度控制在850~950℃之间,反应室压力控制在100~350mbar,生长厚度为3~15nm的电子阻挡层,其中所述电子阻挡层为In、Al组分掺杂的P型AlInGaN层;
在所述电子阻挡层之上,生成掺Mg的P型GaN层,将温度控制在1020~1120℃之间,反应室压力控制在400~700mbar,生长厚度为25~65nm的掺Mg的P型GaN层,其中以N2作为载气生长掺Mg的P型GaN层,以及
在所述掺Mg的P型GaN层之上,生成CTL层。
2.如权利要求1所述的发光二极管的外延片制作方法,其特征在于,所述循环的AlGaN/GaN超晶格层的循环数为4~10。
3.如权利要求1所述的发光二极管的外延片制作方法,其特征在于,所述uAl超晶格层的厚度为2.0~10.0nm。
CN201510555424.9A 2015-09-01 2015-09-01 发光二极管外延片及其制作方法 Active CN105261680B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510555424.9A CN105261680B (zh) 2015-09-01 2015-09-01 发光二极管外延片及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510555424.9A CN105261680B (zh) 2015-09-01 2015-09-01 发光二极管外延片及其制作方法

Publications (2)

Publication Number Publication Date
CN105261680A CN105261680A (zh) 2016-01-20
CN105261680B true CN105261680B (zh) 2017-09-29

Family

ID=55101267

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510555424.9A Active CN105261680B (zh) 2015-09-01 2015-09-01 发光二极管外延片及其制作方法

Country Status (1)

Country Link
CN (1) CN105261680B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105932116A (zh) * 2016-05-04 2016-09-07 湘能华磊光电股份有限公司 A1n模板led外延生长方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462876B2 (en) * 2005-12-28 2008-12-09 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
CN101930987A (zh) * 2009-06-22 2010-12-29 晶元光电股份有限公司 发光元件及其制造方法
CN104103721A (zh) * 2014-08-04 2014-10-15 湘能华磊光电股份有限公司 P型led外延结构、生长方法及led显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7462876B2 (en) * 2005-12-28 2008-12-09 Samsung Electro-Mechanics Co., Ltd. Nitride semiconductor light emitting device
CN101930987A (zh) * 2009-06-22 2010-12-29 晶元光电股份有限公司 发光元件及其制造方法
CN104103721A (zh) * 2014-08-04 2014-10-15 湘能华磊光电股份有限公司 P型led外延结构、生长方法及led显示装置

Also Published As

Publication number Publication date
CN105261680A (zh) 2016-01-20

Similar Documents

Publication Publication Date Title
CN106611808B (zh) 一种发光二极管外延片的生长方法
CN104409587B (zh) 一种InGaN基蓝绿光发光二极管外延结构及生长方法
CN105633235B (zh) 一种n型GaN结构的GaN基LED外延结构及生长方法
US20140302665A1 (en) Method for producing an optoelectronic nitride compound semiconductor component
CN103474539B (zh) 含有超晶格层的led结构外延生长方法及其结构
CN106129198B (zh) Led外延生长方法
CN106449915B (zh) 一种发光二极管外延片的生长方法
CN110112273A (zh) 一种深紫外led外延结构及其制备方法和深紫外led
CN104409586A (zh) GaN基Ⅲ-Ⅴ族化合物半导体LED外延片及生长方法
CN106711299B (zh) 一种发光二极管的外延片及其制作方法
CN104409590A (zh) Led外延结构及其生长方法
CN108987538A (zh) Led外延结构及其制备方法和半导体器件
CN108550665A (zh) 一种led外延结构生长方法
CN104103721B (zh) P型led外延结构、生长方法
CN115188863A (zh) 发光二极管外延片及其制备方法
CN104409591A (zh) 一种GaN基绿光LED外延结构及其制作方法
CN105895753B (zh) 提高led发光效率的外延生长方法
CN107887485B (zh) 一种发光二极管外延片及其制造方法
CN108598233A (zh) 一种led外延层生长方法
CN105679900A (zh) 一种氮化镓基发光二极管及其制作方法
CN107946416A (zh) 一种提高发光效率的led外延生长方法
CN105957927B (zh) 一种发光二极管外延片的生长方法
CN104377278B (zh) 一种p型GaN低阻值欧姆接触层的制备方法
CN114038954A (zh) 发光二极管的外延结构及其制造方法
CN103594570A (zh) 含有超晶格势垒层的 led 结构外延生长方法及其结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant