CN1052592C

CN1052592C - 用小扩展因子的平滑频谱扩展

Info

Publication number: CN1052592C
Application number: CN94108429A
Authority: CN
Inventors: 大谷进
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1993-07-14
Filing date: 1994-07-13
Publication date: 2000-05-17
Anticipated expiration: 2014-07-13
Also published as: JP2508595B2; EP0634841B1; CN1102522A; EP0634841A3; CA2127819C; CA2127819A1; DE69434580D1; US5530717A; JPH0730465A; DE69434580T2; AU687399B2; AU6735994A; EP0634841A2

Abstract

使用可以为4的小扩展因子N的频谱扩展方法和装置。将输入位速率fs的输入位序列逐渐变换为每个串行数据包含输入位序列N个连续位的N次重复的串行数据的串行数据序列。利用可工作在fs的移位寄存器(19)和可工作在fs/4的存储器(23)，先将输入位序列变换为N个并行位序列，用工作在Nfs的选择器(27)将之变换为串行数据序列。

Description

用小扩展因子的平滑频谱扩展

本发明涉及最好为在包括装备有小直径天线的地面站的卫星通信网络如在VSAT卫星通信网络中使用的频谱扩展。更具体地说，本发明涉及频谱扩展方法，频谱扩展装置及构成上述类型频谱扩展所用的频谱扩展发送器。

这种类型的频谱扩展是已知的。例如，授予Paul Baran并转让给美国加尼福利亚赤道通信公司的美国专利4455651中公开了的“卫星通信系统和装置。”Baran的这种卫星通信网络提供了一种低成本的卫星通信网络。为此，在每个地面站中使用小直径天线来进行射频信号的发射和接收。为了在由小直径天线引起的不可避免的品质下降与通信质量之间得到折衷，将频谱扩展技术用于产生发送信号。在Baran卫星通信网络的地面站中，以一种扩展因子对发送数据进行频谱扩展，即从265左右码片速率对输入速率之比率进行频谱扩展，然后再作BPSK调制；将之作为发送信号传送给卫星站。

对于在美国和别处被实际使用、输入速率大约为64KbPS、地面站装备有直径1米天线、发射功率为1瓦特的VSAT卫星通信网络，提供一种能够保证足够优良的通信质量以满足FCC(联邦通信委员会)标准的通信信道而不用频谱扩展技术是可能的。随着天线直径减小到约0.5m，如果采用频谱扩展技术以便减小出自轴天线的频谱功率密度，则该VSAT卫星通信网络可满足FCC标准。此时，至多约为5(从4至8)的频带扩展因子(下文简称为扩展因子)在理论上是足够的，因为天线有6分贝即20log(1/0.5)dB的增益差。

现就该小的扩展因子而言研究频谱扩展信号的频谱。假定扩展因子等于4。

通常此时用4作为扩展代码的代码长度，该扩展代码用于将输入比特序列频谱扩展为频谱扩展信号。为了减小峰值频谱功率密度，重要的是有无可能用4位代码长度的扩展代码来得到具有足够平滑频谱扩展特性的频谱扩展信号。

在此条件下，应注意的是扩展代码“0000”和“1111”。这些扩展代码提供两种发射线频谱。该频谱扩展信号不能有平滑的频谱。扩展代码“1010”和“0101”也提供发射线频谱。利用这些扩展代码，在频谱扩展信号中产生不均匀性。对扩展代码“1100”和“0011”，在频谱扩展信号的频谱中再次出现发射线频谱。在扩展因子为4时，有10个其它扩展代码。所有这些扩展代码并并不能给出频谱扩展信号的足够平滑的频谱。

在下文将更详细讨论的方式中，为平滑频谱扩展信号的频谱，使用其代码长度选在100和1000之间的扩展代码是必要的。然而，频谱扩展信号此时有宽得多的信号带宽。结果，在卫星站为公共使用时，发送信号会对邻近信号造成令人不快的干扰。

因此，本发明的一个目的是提供一种即使使用小的扩展因子也能得到频谱扩展信号的足够平滑的频谱的频谱扩展方法。

本发明的另一目的是提供一种所述类型的、适合在包含装备小直径天线的地面站的卫星通信网络中使用的频谱扩展方法。

本发明的另一目的是提供一种所述类型的可用来产生具有小的带宽扩展因子的频谱扩展信号的频谱扩展方法。

本发明的又一目的是提供一种所述类型的可用来产生对其它信号几乎无干扰的频谱扩展信号的频谱扩展方法。

本发明的一个不同目的是提供一种有可能应用所述频谱扩展方法的频谱扩展装置。

本发明的另一不同目的是提供一种包含上述类型频谱扩展装置的频谱扩展发送器。

本发明的其它目的可随着说明书的进一步描述而更清晰。

按照本发明的一个方面，提供一种将输入位速率的输入位序列频谱扩展为等于输入位速率N倍的码片速率的频谱扩展信号的方法，其中N表示大于等于2的整数，所述方法包含以下步骤：(A)将输入位序列作串行到并行的转换，转换为N个并行位序列，该序列的每个时隙内包含N个并行位，是由输入位序列(bitsequence)的N个相继位排列而成；(B)将并行位序列作并行到串行的变换，变换为串行数据的串行数据序列。每个串行数据包括N²位，其中每个时间片中N个并行位被重复排列N次；(c)以码片速率产生N²位的代码长度的扩展码；以及(D)通过扩展代码将串行数据序列频谱扩展为频谱扩展信号。

按照本发明的一个不同方面，提供一种将输入位速率的输入位序列频谱扩展为等于输入位速率N倍的码片速率的频谱扩展信号的频谱扩展装置，其中N表示大于等于2的整数，所述频谱扩展装置包含：(A)用于将输入位序列变换为包含N个并行位的N个并行位序列的串行到并行的变换装置，其中输入位序列的N个相继位被排列成N个并行位；(B)用于将并行位序列变换为串行数据的串行数据序列的并行到串行变换装置，其中每个串行数据包含N²位，每个时间片中的N个并行位重复排列N次；(c)用于以码片速率产生N²位代码长度的扩展代码的代码发生装置；以及(D)用于借助扩展代码将串行数据序列频谱扩展为频谱扩展信号的扩展装置。

按照本发明的另一不同方面，提供一种用于将输入位速率的输入位序列频谱扩展为码片速率的频谱扩展信号以及用于发送作为发送信号的频谱扩展信号的频谱扩展发送器，并使码片速率等于输入位速率的N倍，N为大于等于2的整数，该频谱扩展发送器包含：(A)用于将输入位序列变换为包含N个并行位的N个并行位序列的串行到并行变换装置，其中输入位序列的N个相继位被排列成N个并行位；(B)用于将并行位序列变换为串行数据的串行数据序列的并行到串行变换装置，其中每个串行数据包含N²位，每个时间片中的N个并行位被重复排列N次；(c)用于以码片速率产生N²位代码长度的扩展代码的代码发生装置；(D)用于将串行数据序列频谱扩展为频谱扩展信号的扩展装置；(E)用于通过频谱扩展信号将载波信号调制成调制信号的调制装置；以及(F)用于发送作为发送信号的调制信号的发送装置。

本发明用小扩展因子实现平滑频谱扩展。本发明的频谱扩展的方法，设备和发送器在使用小扩展因子时也可使频谱信号有足够平滑的频谱。本发明使得卫星通信网络的基站可使用小直径的天线和使频谱扩展信号有小的带宽扩展因子并基本上不干扰其他信号。

图1为参考起见，简略地示出其输入位序列未经频谱扩展的BPSK信号的频谱功率密度；

图2简略地示出由扩展因子为4的常规频谱扩展方法获得的频谱扩展和BPSK调制信号的频谱功率密度；

图3是按照本发明一个实施例的频谱扩展发送器的框图；

图4简略地示出为描述用于图3所述频谱扩展发送器的频谱扩展装置的操作所使用的时序图；以及

图5简略示出由图3所示频谱扩展发送器以扩展因子为4产生的BPSK调制信号的频谱功率密度。

参考图1和图2，首先说明频谱扩展信号的频谱功率密度，以有助于本发明的理解。假定数字4用作前文提过并会进一步明晰的扩展因子。在图1中示出的频谱功率密度是未经频谱扩展的输入位序列，以用作参照。

在图1和图2的每一幅图中，频谱功率密度是以dBm/Hz为单位沿P所指示坐标按比例增减。横坐标示出中心的中心频率fo+4和-4的符号速率×之间的BPSK调制信号的频带。BPSK调制信号的符号速率对应于从中导出BPSK调制信号的输入位序列的输入位速率。

在没有对输入位序列作频谱扩展而导出的BPSK调制信号的图1中，在频带的1.25刻度处是空的。最高峰值出现于中心频率。两个相邻峰值的每一个以现有技术已知方式比最高峰值低13dB。

在图2中，以扩展因子4对输入位序列作频谱扩展，然后进行BPSK调制。此时，在中心频率的两侧出现两个最大峰值。次高峰值出现于邻近中心频率的两个最大峰值之间。最大峰值有一个并非明显不同于图1所示出最大峰值的高度。次高峰值比最大峰值低9dB。

在图1和图2中，可以理解使用频谱扩展将峰-峰值差减小了3dB。当信号频带加宽4倍时，最好是峰-峰差应减小到1/4(减小6dB)。然而，使用扩展因子4，仅将峰-峰值差减到3dB，仅减小到理想值的一半。运使得其难以满足在前面提及的出自轴天线幅射的FCC标准。这正是如前文提到Baran甚至以可能增加干扰量的代价使用256扩展因子的原因。

参考图3和图4，说明包含按本发明一个最佳实施例的频谐扩展装置的频谱扩展发送器。在所示的实例中，该频谱扩展装置可以扩展因子N为4的情况下运行。

在图3中，频谱扩展装置有装置输入端11，移位时钟输入端13、芯片时钟输入端15和装置输出端17。该装置输入端11供有输入位速率fs的输入位序列IN。

在图4示出的形式中，沿标以IN的第一或顶部行一起列有第一到第五时间片T1到T5，输入位序列是第i个到第(i+4)个和其它位D(i)、D(i+1)....D(i+4)等的序列。输入位序列送到包含对应于扩展因子4第一到第四移位寄存器级A、B、C和D的串行移位寄存器19。寄存器级有第一到第四级输出端。

移位时钟信号SCLK以输入位速率、与输入位序列同步地加到移位时钟输入端13。移位时钟信号限定了输入位序列和移位寄存器19的时间片，并在移位寄存器19中用作移位脉冲。可以理解移位时钟输入端13是移位时钟发生装置用于产生移位时钟信号的。

假定在第一时间片将第(i-1)位D(i-1)加到第一移位寄存器级A并以图4所示沿标有A的第二行方式由移位时钟信号存储在其中。在第一时间片，输入位序列的这些位从第一级寄存器移位到第四级寄存器。因此，第二至第四级寄存器装有第(i-2)到第(i-4)位D(i-2)到D(i-4)，如标有B、C和D的第三至第五行所示。这样，在移位寄存器19中对输入位序列的4个或N个连续位进行移位，如同每个时间片移位数据。

与移位时钟输入端13连接的第一计数器21将移位时钟信号四分频或1/N分频，以产生较低速率fs/4的低速率时钟信号LCLK。因此第一计数器21用作以1/N划分移位时钟信号的第一分频器，以产生低速率时钟信号。

在图4中沿标有LCLK的第六行以短的向上箭头指出其时钟脉冲是低速率时钟信号的一个实例。应注意到，时钟脉冲是相对于与输入位序列IN的位D(i)等一起的第一行IN所示时间片延迟而产生的。该低速率时钟信号仍与移位时钟信号同步，因为移位时钟信号被分频为低速率时钟信号。

存储部件23包含分别有第一到第四单元输出端的第一到第四存储单元E、F、G和H。低速率时钟信号同时加到第一至第四存储单元用作低速率加载脉冲。第一到第四存储单元分别连接到移位寄存器19的第一到第四级输出端。从移位寄存器19将每个移位数据作为第一到第四或第n个存储位的存储数据存储在存储部件23中。

更具体可参见图3和图4。移位数据在4个或N个时间片内一次从移位寄存器19传送到存储部件23，所述4个或N个时间片可称为较长时间间隔或时间片。在所示实例中第一到第四时间片T1到T4的这样一个较长时间片中，从第一寄存器级A将第(i-1)位D(i-1)传送到第一存储单元E并以图4所示方式沿标以E的第七行保持在该第一存储单元中。同样地，第(i-2)到第(i-4)位D(i-2)、D(i-3)和D(i-4)如所示出沿标以F、G和H的第七到第十行保持在第二到第四存储单元中。

由低速率时钟信号定时，从第一到第四或第N单元输出端产生作为N个并行位序列的存储的数据。在每个较长时间片，并行位序列包含输入位序列的N个连续位重新排列成的N个并行位。结果，移位时钟发生装置(13)、移位寄存器19、第一分频器(21)、存储部件23的组合可以理解为用于将输入位序列变换为N个并行位序列的串行-并行变换装置。每个较长时间间隔或时间片可简单地认为是与并行位序列及串行到并行变换装置(13、19、21、23)有关的时间片。

在图3中，低速率时钟信号还送到具有全计数16即N²的第二计数器25。由低速率时钟信号的每个时钟脉冲加载，第二计数器25从0计数到15。第二计数器25因此用作第二分频器，用于将低速率时钟信号被16或N²分频以产生与低速率时钟信号同步的较高速率Nfs下的高速率时钟信号HCLK。

在图4中，该高速率时钟信号沿标有HCLK的第11行由0、1、2...15，0，1...来标出。有可能：将来自偏移时钟输入端13的移位时钟信号直接送到第二分频器(25)，以产生被N除的高速率时钟信号。为保证高和低速率时钟信号之间的同步，提供低速率时钟信号仍是优选的。

在图3中，仅为便于说明，选择器27描绘为一个旋转开关，并包含可用无须带括号后缀的简单标号29或集体地或单个地指定的第一到第四选择器端子29(1)、29(2)、29(3)和29(4)。这些选择器端子29由存储部件23提供第一到第N个存储位。描绘成可旋转臂的选择元件31响应高速率时钟信号而投入工作，即循环地选择第一到第4或第N个选择端子29四次或N次而第一到第N个存储位从存储器部件23的第一到第N个元件输出端加到选择器端子29。

因此，选择器27产生串行数据的串行数据序列DS。每个串行数据包含16个或N²个位，其中移位寄存器19的每个时间片的N个并行位以图4所示方式沿标有DS的第十二行重复排列N次，如位D(i-4)、D(i-3)，D(i-2)，D(i-1)，D(i-4)、D(i-3)，D(i-2)...以及D(i-1)；或位D(i)，D(i+1)，D(i+2)，D(i+3)...等。以这种方式，选择器27可用作并行至串行变换装置，用于和第二分频器(25)配合将N个并行位序列变换为串行数据序列。

将等于4fs或Nfs的码片速率fc的芯片时钟信号CCLK送到芯片时钟输入端子15。在复位端R加有低速率时钟信号以及加有芯片时钟信号的扩展代码发生器(PN GEN)33以较高时钟速率产生16或N²位代码长度的扩展或伪随机(PN)代码PN。在所示出的实例中，扩展代码是图4所示沿标以PN的第十三行或最下面行的部分代码序列C(0)、C(1)、C(2)、C(3)...及C(15)的重复。应注意尽管扩展因子等于N，扩展代码的代码长度为N²位长。顺便一提，使用高速率时钟信号是为保持扩展代码与其同步。

由选择器27供给串行数据序列、由扩展代码发生器33供给扩展代码的“异”电路35用作由扩展代码来频谱扩展串行数据序列将频谱扩展信号送到该装置输出端17的扩展装置。连接到装置输出端17的调制器(MOD)37产生载波信号并让该载波信号由频谱扩展信号进行BPSK调制产生BPSK调制信号。在给出所需要发送频率，适当频带宽和调制信号适当电平下，发送器电路(TX CKT)39产生一个发送信号。在所示的实例中，发送信号馈给天线41，并由天线发送到卫星站(未示出)。

现参考其刻度类似图1或图2的图5，在利用参考图3和图4示出的频谱扩展装置时，由调制器27以平滑频谱扩展产生BPSK信号。此外，BPSK信号拥有比有关图1所述BPSK信号大约低6dB的峰值频谱功率密度，以及比参考图2所述BPSK信号约低3dB的峰值频谱功率密度。由于以下原因使这种平滑频谱成为可能。

输入位序列不是按其原样频谱扩展。相反，将输入位序列逐渐变换为串行数据信号，其中每个串行数据是输入位速率fs的1/4或1/N周期的周期性函数。首先，虽然扩展因子只等于N或4，但这给出了频谱扩展信号的随机性。第二，这使得使用16或N²位的代码长度的扩展代码以提供由长的代码长度的扩展代码可取得的卓越特性成为可能。

尽管本发明已具体结合其单个最佳实施例作了描述，但对本领域技术人员来说，以各种方式实施本发明是很容易做到的。例如有可能使输入位序列的每个位具有例如预定个数二进制位的位结构。另有可能用仅为2的扩展因子。

Claims

1.一种将输入位速率的输入位序列频谱扩展成等于所述输入位速率N倍的码片速率的频谱扩展信号的方法，其中N表示大于等于2的整数，所述方法包含以下步骤：

将所述输入位序列作串行到并行的转换，转换为N个并行位序列，该序列的每个时间片内包含N个并行位，该N个连续并行位由所述输入位序列排列而成；

将所述并行位序列作并行到串行的变换，变换为串行数据的串行数据序列，每个串行数据包含N²位，其中每个所述时间片中所述N个并行位被重复排列N次；

以所述码片速率产生N²位代码长度的扩展码；和

用所述扩展代码将所述串行数据序列频谱扩展为所述频谱扩展信号。

2.如权利要求1的方法，其特征在于所述串行数据包含输入位序列的所述N个连续位的N次重复。

3.如权利要求1的方法，其特征在于：

所述串行到并行变换步骤用等于所述输入位速率的1/N的较低速率所确定的所述时间片将所述输入位序列变换为所述并行位序列；

所述并行到串行变换步骤用等于所述输入位速率N倍的较高速率将所述并行位序列变换为所述串行数据序列。

4.一种如权利要求3的方法，其特征在于：

所述串行并行变换步骤包含以下步骤：

以与所述输入位序列同步的所述输入位速率产生移位时钟信号，

在移位寄存器中，通过所述移位时钟信号移位所述输入位序列，所述N个连续的被移位的位作为一个移位数据，

以与所述移位时钟信号同步的所述较低速率产生较低速率的时钟信号，以及

用所述较低速率信号将所述移位数据作为存储数据存储在存储器中，提供所述N个并行位和以所述较低速率提供所述并行位序列；

所述并行到串行变换步骤包含以下步骤：

与所述较低速率时钟信号同步的所述较高速率产生较高速率的时钟信号；

响应所述较高速率时钟信号，重复N次选择所述存储数据，以产生所述串行数据序列的所述串行数据。

5.如权利要求1的方法，其特征在于还包含所述频谱扩展信号将载波信号调制为调制信号并将所述调制信号作为发送信号进行发送的步骤。

6.一种将输入位速率的输入位序列频谱扩展为等于所述输入位速率N倍的码片速率的频谱扩展信号的频谱扩展装置，其中N表示大于等于2的整数，所述频谱扩展装置包含：

用于以所述扩展代码将输入信号频谱扩展为所述频谱扩展信号的扩展装置；

其特征在于，还包括，

串行到并行变换装置，用于将所述输入位序列变换为每个时间片内包括由所述输入位序列的N个相继位排列成的N个并行位的N个并行位序列；

并行到串行变换装置，用于将所述并行位序列变换为串行数据的串行数据序列，每个串行数据包含N²位，其中每个所述时间片中的所述N个并行位被重复排列N次；

代码发生装置，用于以所述码片速率产生N²位代码长度的扩展代码，以及。

7.如权利要求6的频谱扩展装置，其特征在于，所述并行到串行变换装置以重复N次表示输入位序列的所述N个连续位的每个串行数据产生所述串行数据序列。

8.如权利要求6的频谱扩展装置，其特征在于：

所述串行到并行变换装置以等于所述输入位速率1/N的较低速率限定的所述时间片将所述输入位序列变换为所述并行位序列；

所述并行到串行变换装置以等于所述输入位速率N倍的较高速率将所述并行位序列变换为所述串行数据序列；

9.如权利要求8的频谱扩展装置，其特征在于，所述串行到并行变换装置包含：

用于与所述输入位序列同步的所述输入位速率产生移位时钟信号的移位时钟发生装置；

响应所述移位时钟信号用于以所述输入位速率移位所述输入位序列且所述N个连续位作为一个移位数据被移位的移位寄存器，

用于将所述移位时钟信号N分频以便产生所述较低速率的低速率时钟信号的第一分频装置；以及

响应所述低速率时钟信号将所述移位数据作为存储数据存储的存储装置，提供所述N个并行位和以所述较低速率提供所述并行位序列；

所述并行到串行变换装置包含：

用于将所述低速率时钟信号被N²分频以所述较高速率产生高速率时钟信号的第二分频装置；

响应所述高速率时钟信号，用于重复N次选择所述存储数据以产生所述串行数据及以所述较高速率产生所述串行数据序列的选择装置。

10.如权利要求9的频谱扩展装置，其特征在于，所述选择装置响应所述较高速率时钟信号重复N次地选择所述存储数据以产生作为所述N个连续位的N次重复的所述串行数据。

11.如权利要求9的频谱扩展装置，其特征在于所述代码发生装置包含：

用于以所述码片速率产生芯片时钟信号的芯片钟发生装置，

响应所述高速率时钟信号和所述芯片时钟信号以便与所述串行数据序列同步地产生所述扩展代码的代码发生装置。

12.如权利要求9的频谱扩展装置，其特征在于所述移位寄存器装置包含：

分别有第一到第N级输出端子的第一到第N寄存器级；

用于逐位将所述输入位序列提供给所述第一寄存器级的装置；

响应所述移位时钟信号将所述N个连续位作为移位数据从所述第一寄存器级移位到所述第N寄存器级的装置，

响应所述移位时钟信号，用于从所述第一到所述第N级输出端子产生所述并行位序列的装置。

13.如权利要求9所述频谱扩展装置，所述N个并行位是第1到第N位，其中所述存储装置包含：

分别具有第一到第N元件输出端子的第一到第N存储器单元，

响应所述低速率时钟信号用于将所述并行位序列提供给所述第一到第N存储器单元，以便将所述第一到所述第N位作为所述存储数据同时存储到所述第一到所述第N存储器单元的装置，以及

响应所述低速率时钟信号以便重复N次从所述第一到所述第N单元输出端子产生所述存储数据作为所述并行位序列的所述N个并行位的装置。

14.如权利要求13的频谱扩展装置，所述分别作为第一到第N存储位的所述存储数据存储在所述第一到所述第N存储器单元中，其中，所述选择装置包含：

响应所述高速率时钟信号用于循环N次选择所述第一到所述第N单元输出端而所述第一到所述第N存储位被存储在所述第一到所述第N存储单元的选择单元装置，以及

用于产生所述N²位而所述选择单元装置循环选择所述第一到所述第N单元输出端以便以所述较高位速率产生所述串行数据序列的装置。

15.一种用于将输入位速率的输入位序列频谱扩展为码片速率的频谱扩展信号以及用于发送作为发送信号的所述频谱扩展信号的频谱扩展发送器，所述码片速率等于所述输入位速率的N倍，N为大于等于2的整数，所述频谱扩展发送器包含：

用于借助所述扩展码将输入信号频谱扩展为所述频谱扩展信号的扩展装置；

用于借以所述频谱扩展信号将载波信号调制成调制信号的调制装置；以及

用于发送作为发送信号的所述调制信号的发送装置；

其特征在于，还包括，

用于将输入位序列变换为每个时间片内包含N个并行位的N个并行位序列的串行到并行变换装置，其中所述输入位序列的N个连续位排列成N个并行位；

用于将所述并行位序列变换为串行数据的串行数据序列的并行到串行变换装置，其中每个串行数据包含N²位，每个所述时间片中的所述N个并行位被重复排列N次；和

用于以所述码片速率产生N²位代码长度的扩展代码的代码发生装置。

16.如权利要求15的频谱扩展发送器，其特征在于：

所述并行到串行变换装置以等于所述输入位速率N倍的较高速率将所述并行位序列变换为所述串行数据序列。

17.如权利要求16的频谱扩展发送器，其特征在于：

所述串行到并行变换装置包含：

用于与所述输入位序列同步的所述输入位速率产生移位时钟信号的移位时钟发生装置，

响应所述移位时钟信号用于以所述输入位速率移位所述输入位序列且所述N个连续位作为一个移位数据进行移位的移位寄存器装置；

用于将所述移位时钟信号进行N分频以便产生所述低速率的低速率时钟信号的第一分频装置；以及

响应所述低速率时钟信号将所述移位数据作为存储数据存储的存储装置，可提供所述N个并行位和以所述较低速率提供所述并行位序列；

所述并行到串行变换装置包含：

用于将所述低速率时钟信号作N²分频以所述较高速率产生高速率时钟信号的第二分频装置；以及

响应所述高速率时钟信号，用于重复N次选择所述存储数据以产生所述串行数据和以所述较高速率产生所述串行数据序列的选择装置，

所述代码发生装置包含：

用于以所述码片速率产生芯片时钟信号的芯片时钟发生装置，和

响应所述高速率时钟信号和所述芯片时钟信号以便与所述串行数据信号同步地产生所述扩展代码的代码发生装置。

18.如权利要求16的频谱扩展发送器，其特征在于所述移位寄存器装置包含：

分别有第一到第N级输出端子的第一到第N寄存器级；

用于逐位将所述输入位序列供给所述第一寄存器级的装置，

响应所述移位时钟信号将所述N个连续位作为所述存贮数据以所述较低速率从所述第一寄存器级移位到所述第N寄存器级的装置；

19.如权利要求16的频谱扩展发送器，所述N个并行位是第一到第N位，其特征在于，所述存储器装置包含：

分别具有第一到第N元件输出端子的第一到第N存储器单元，

响应所述低速率时钟信号用于将所述并行位序列提供给所述第一到所述第N存储器单元，以便将所述第一到所述第N位与所述存储数据同时存储到所述第一到所述第N存储器单元的装置；以及

响应所述低速率时钟信号以便从所述第一到所述第N单元输出端子产生所述存储数据作为所述并行位并以所述较低速率产生所述并行位序列的装置。

20.如权利要求19的频谱扩展发送器，所述分别作为第一到所述第N存储位的所述存储数据被存储在所述第一到所述第N存储器单元中，其中，所述选择装置包含：

响应所述高速率时钟信号、用于循环N次选择所述第一到所述第N单元输出端，而所述第一到所述第N存储位被存储在所述第一到所述第N存储单元的选择单元装置；以及

用于在所述选择单元装置循环选择所述第一到所述第N单元输出端的同时产生所述N²位以便以所述较高速率产生所述串行数据序列的装置。