CN105210252A

CN105210252A - 智能过电流预防

Info

Publication number: CN105210252A
Application number: CN201480027588.8A
Authority: CN
Inventors: L·D·莱米斯; M·德塞萨里斯; G·D·塞尔曼; S·L·万德林登; J·J·帕索恩塞
Original assignee: Lenovo Enterprise Solutions Singapore Pte Ltd
Current assignee: Lenovo Global Technologies International Ltd
Priority date: 2013-04-12
Filing date: 2014-03-03
Publication date: 2015-12-30
Anticipated expiration: 2034-03-03
Also published as: WO2014167427A9; EP2984721A1; US20140306528A1; US9239613B2; WO2014167427A1; CN105210252B; US9323321B2; US20140310547A1; EP2984721A4; EP2984721B1

Abstract

一种系统、方法和/或计算机程序产品包括输入/输出(I/O)总线和将电压源耦合到所述I/O总线的智能电流组。所述智能电流组包括电流计，所述电流计测量到所述I/O总线的电流的实时流动。响应于到所述I/O总线的所述电流超过预定水平，所述智能电流组内的智能脉宽调制器(iPWM)通过缩短由所述iPWM从所述电压源接收到的电压的占空比来选择性地降低到所述I/O总线上的一个或多个电子设备的电流。

Description

智能过电流预防

技术领域

本发明涉及计算硬件的领域，并且具体地涉及硬件设备。而且更具体地，本发明涉及用于选择性地控制到硬件设备的电流水平的设计结构。

背景技术

现场可编程门阵列(FPGA)或专用集成电路(ASIC)可以提供多个输入/输出(I/O)电流总线，所述多个输入/输出(I/O)电流总线接收来自一个或多个电源引脚的电压源。即，FPGA/ASIC可以包括电流组，所述电流组获取电压源、将该电压转换成电流、并且向耦合到其各自的I/O电流总线的一个或多个设备供应该电流。

发明内容

在本发明的一个实施例中，一种系统包括：电压源；输入/输出(I/O)总线，其中所述输入/输出总线向一个或多个电子设备传输电流并且传输来自所述一个或多个电子设备的数据；以及智能电流组，所述智能电流组将所述电压源耦合到所述I/O总线。所述智能电流组包括：电流计，其中所述电流计测量通过耦合到所述电压源的电阻的电流的实时流动；以及智能脉宽调制器(iPWM)，其中所述iPWM将所述电流计和所述电阻耦合到所述I/O总线，并且其中所述iPWM被构建以：确定由所述电流计测量的通过所述电阻的电流的所述实时流动是否超过预定量；以及响应于确定由所述电流计测量的通过所述电阻的电流的所述实时流动超过所述预定量，选择性地降低到所述一个或多个电子设备中的至少一个电子设备的电流，其中由所述iPWM通过缩短由所述iPWM从所述电压源接收到的电压的占空比来降低到所述一个或多个电子设备中的所述至少一个电子设备的电流。

在本发明的另一实施例中，硬件描述语言(HDL)设计结构被编码在机器可读数据存储介质上。所述HDL设计结构包括当在计算机辅助设计系统中被处理时生成系统的机器可执行表示的元件，所述系统包括：电压源；输入/输出(I/O)总线，其中所述输入/输出总线向一个或多个电子设备传输电流并且传输来自所述一个或多个电子设备的数据；以及智能电流组，所述智能电流组将所述电压源耦合到所述I/O总线。所述智能电流组包括：电流计，其中所述电流计测量通过耦合到所述电压源的电阻的电流的实时流动；以及智能脉宽调制器(iPWM)，其中所述iPWM将所述电流计和所述电阻耦合到所述I/O总线，并且其中所述iPWM被构建以：确定由所述电流计测量的通过所述电阻的电流的所述实时流动是否超过预定量；以及响应于确定由所述电流计测量的通过所述电阻的电流的所述实时流动超过所述预定量，选择性地降低到所述一个或多个电子设备中的至少一个电子设备的电流，其中由所述iPWM通过缩短由所述iPWM从所述电压源接收到的电压的占空比来降低到所述一个或多个电子设备中的所述至少一个电子设备的电流。

在本发明的又一实施例中，一种方法控制到硬件系统中的一个或多个设备的电流，其中所述硬件系统包括电压源、输入/输出(I/O)总线和将所述电压源耦合到所述I/O总线的智能电流组。电流计测量通过耦合到所述电压源的电阻的电流的实时流动。所述智能电流组内的智能脉宽调制器(iPWM)单元和所述电流计确定通过所述电阻的电流的所述实时流动是否超过预定量。响应于所述iPWM和所述电流计确定由所述电流计测量的通过所述电阻的电流的所述实时流动超过所述预定量，选择性地降低到耦合到所述I/O总线的一个或多个电子设备中的至少一个电子设备的电流，其中由所述iPWM通过缩短由所述iPWM从所述电压源接收到的电压的占空比来降低到所述一个或多个电子设备中的所述至少一个电子设备的电流。

本发明的以上以及附加的目的、特征和优点将从下面详细撰写的描述变得明显。

附图说明

本发明本身以及其优选的使用模式、另外的目的和优点将在结合附图阅读时通过参考说明性实施例的以下详细描述得到最好理解，在附图中：

图1描绘了在其中可以实施和/或利用本发明的示范性物理计算机；

图2图示了具有多个电流组的ASIC/FPGA；

图3描绘了图2中图示的电流组中的一个电流组的附加的细节；

图4是由系统执行以选择性地调节来自特定电流组的到I/O总线上的设备的电流水平的示范性步骤的高级流程图；以及

图5是在对当前描述的示范性系统的半导体设计、制造和/或测试中使用的设计过程的流程图。

具体实施方式

现在参考图1，描绘了示范性计算机100的框图，利用计算机100和/或在计算机100中可以利用本发明。计算机100包括耦合到系统总线106的处理器单元104。驱动/支持显示器110的视频适配器108也被耦合到系统总线106。系统总线106经由总线桥112被耦合到输入/输出(I/O)总线114。I/O接口116被耦合到I/O总线114。I/O接口116承担与包括键盘118、鼠标120、紧凑盘-只读存储器(CD-ROM)驱动器122和快闪存储器设备126的各种I/O设备的通信。连接到I/O接口116的端口的格式可以是计算机体系结构领域的技术人员已知的任何端口的格式，包括但不限于通用串行总线(USB)端口。

计算机100能够使用耦合到系统总线106的网络接口130经由网络128与服务器150通信。网络128可以是诸如互联网的外部网络或诸如以太网或虚拟专网(VPN)的内部网络。服务器150可以在体系结构上以针对计算机100描绘的方式被配置。

硬驱动器接口132也被耦合到系统总线106。硬驱动器接口132与硬驱动器134接口。在一个实施例中，硬驱动器134填充系统存储器136，系统存储器136也被耦合到系统总线106。系统存储器136被定义为计算机100中的最低级的易失性存储器。该易失性存储器可以包括附加的更高级的易失性存储器(未示出)，包括但不限于高速缓存存储器、寄存器和缓冲器。填充系统存储器136的代码包括操作系统(OS)138和应用程序144。

OS138包括壳140，用于提供对诸如应用程序144的资源的透明用户访问。一般地，壳140(如其在中被称为的-UNIX是国际开放标准组织在美国和其他国家中的注册商标)，在(WINDOWS是微软公司在美国和其他国家中的注册商标)中被称为命令处理器，是提供在用户和操作系统之间的解释器和接口的程序，并且一般是操作系统软件层次结构中的最高层并且用作命令解释器。因此，壳140提供系统提示，解释通过键盘118、鼠标120或其他输入介质输入的命令，并且将解释的命令发送到操作系统的合适的较低层(例如，内核142)以供处理。如所描绘的，OS138还包括内核142，其包括用于OS138的功能的较低层。内核142提供OS138的其他部分和应用程序144所需要的必要服务。由内核142提供的服务包括存储器管理、进程和任务管理、磁盘管理和I/O设备管理。

应用程序144包括浏览器146。浏览器146包括使得万维网(WWW)客户端(即，计算机100)能够向互联网发送网络消息并且接收来自互联网的网络消息的程序模块和指令。计算机100可以利用超文本传输协议(HTTP)消息传送以使得能够与服务器150通信。系统存储器136中的应用程序144还包括电流输入/输出控制逻辑(CIOCL)148，在一个实施例中其执行下面在图4和/或图5中描述的过程。在一个实施例中，计算机100能够优选在“按需”的基础上从服务提供商服务器150下载CIOCL148。如下面在图3中示范性地详细描绘的，计算机100还包括热传感器152，其被热耦合到特定电流组。

计算机100中描绘的硬件元件不旨在为穷举的，而是代表性的，以突出本发明所需要的必要部件。例如，计算机100可以包括备选存储器存储设备，诸如磁带盒、数字多用盘(DVD)、伯努利盒(Bernoullicartridge)等。这些和其他变型旨在本发明的精神和范围内。注意，用于服务提供商服务器150的硬件体系结构可以与针对计算机100示出的硬件体系结构基本上相似。

现在转到图2，图示了具有被描绘为组204a-204d的多个电流组的示范性专用集成电路/现场可编程门阵列(ASIC/FPGA)202。在一个实施例中，ASIC/FPGA202是图1中描绘的I/O接口116的部件。组1-4(即，电流组204a-204d)均接收来自电压源VCC1-VCC4中的一个或多个电压源的电压。电压源VCC1-VCC4中的每个电压源供应固定或可变量的电子电压，在一个实施例中该电子电压在3.6V_DC到15.0V_DC的范围内。电压源VCC1-VCC4中的一个或多个电压源可以由交流/直流(AC/DC)转换器来创建，交流/直流(AC/DC)转换器从AC电压源获取AC电压并将其转换成DC电压(即，形成DC电压源)。在一个实施例中，电压源VCC1-VCC4中的一个或多个电压源是电池。

组1-4中的每个组包括被描绘为元件206a-206d的输入/输出总线(I/O总线1-I/O总线4)。注意，I/O总线206a-206d与图1中描绘的I/O总线114不类似。即，图1中的I/O总线114提供到I/O接口116的连接，其类似于图2中示出的ASIC/FPGA202。I/O总线206a-206d是到I/O接口116/从I/O接口116到一个或多个设备(其可以是图1中示出的元件118、120、122、126)和/或到另一设备(诸如处理器、存储器、存储设备等)的电流连接(并且在一个实施例中是辅助数据连接)。每个I/O总线包括设备被连接到的一个或多个电源(例如，电流)线和/或一个或多个数据线。因此，参考图3，呈现了电流组204d的附加细节。如所描绘的，I/O总线4(206d)源自于电流组204d。I/O总线4包括“n”个电源线和/或“n”个数据线。电源线提供从电流组204d到设备302a-302n的电流，并且数据线提供从设备310a-310n到电流组204d的数据。更具体地，智能脉宽调制器(iPWM)304提供到设备302a-302n的电流，并且设备302a-302n提供到iPWM304的控制/反馈数据。在一个实施例中，特定I/O总线(例如，I/O总线4)由多个电源线和/或多个数据线构成，其中电源线和/或数据线中的每一个被连接到来自多个电子设备302a-302n的单个电子设备。即，设备302a可以具有I/O总线4中的其自己的电源线和/或数据线，设备302b可以被连接到I/O总线4中的不同的电源线和/或数据线，等等。

如所描绘的，电流组204d被耦合到电压源VCC4。来自VCC4的电压使得电流流过电阻，例如电阻器306。电阻器306提供额定水平的电阻以使得由VCC4产生的电流处于某种可管理的水平(即，防止从VCC4到地GND的直接连接(即，“短路”)，其将可能导致电路熔化)。该实时电流由逻辑地耦合到iPWM304的电流计308测量。如果iPWM304基于来自电流计308的电流读数而确定进入到iPWM304中(并且因此流出I/O总线4)的电流的量超过某预定水平，则iPWM304与I/O总线4上的能够使其电压降低的设备的表310协商。

基于表310中的条目，iPWM304通过缩短电压的占空比来降低来自VCC4的输入电压。即，假定从VCC4接收到的电压能够被关断和接通(例如，以创建电压的方波)。在电压被接通的期间的时间量被称为“占空比”。通过增加占空比来增加总体电压水平；通过缩短占空比来降低总体电压水平。例如，考虑电压波形312，在所述电压波形中电压被关断并被接通直到VCC4的电压水平。在电压波形312中，占空比314(即，其中来自VCC4的电压被接通的时间段)是宽的，导致接近由VCC4提供的电压的平均电压V1。然而，在电压波形316中，占空比318(即，其中来自VCC4的电压被接通的时间段)是窄的(即，其中来自VCC4的电压被接通的时间段比电压波形312中所示的时间段更短)，导致比由VCC4提供的电压小得多的平均电压V2。

注意，设备302a-302n可以是各种类型的电子设备中的一个或多个，包括但不限于：用于冷却系统和/或其具体部件的冷却扇；用于指示系统中的部件的状态情况(即，开/关、警告等)的发光二极管(LED)；由系统使用的微处理器等。

如本文中描述的，电流组204d是来自智能电流组的集合(图2中示出的204a-204d)的智能电流组。在一个实施例中，来自204a-204d的智能电流组中的一个智能电流组由比较器逻辑(例如，图1中描绘的处理器104)识别为来自智能电流组的集合的“热”智能电流组，意味着该“热”智能电流组正在向设备提供超过预定水平的电流。在该实施例中，该预定水平的电流是由第一智能电流组提供的第一源电流与由第二智能电流组提供的第二源电流的比值。即，假定电流组1正在向其设备提供100mA的电流，并且电流组2正在向其设备提供80mA的电流。在这种情形下，假定电流组1正在提供比来自电流组104中的其他电流组中的任何电流组更大的电流，并且电流组2正在向其设备提供下一个最大的电流(例如，电流组3仅仅正在产生30mA并且电流组4仅仅正在产生10mA)。因此，在该示例中，由电流组1提供的电流与由电流组2提供的电流的比值将是100/80或1.25。如果1.25超过某预定比值(例如，1.00)，则由电流平衡逻辑(图1中描绘的处理器单元104和CIOCL148的部分)来降低到热智能电流组的供应电压水平，直到到热智能电流组的供应电压到达来自热智能电流组的电流降低到源电流的预定水平以下的点。

注意，在一个实施例中，热传感器320被耦合到电流组204d。在该实施例中，正是热的量而非电流本身指示到电流组204d的电压是否被降低。例如，假定图2中描绘的智能电流组的集合经由球栅阵列(BGA)连接器的集合被耦合到集成电路。如果这些连接中的任何连接由于源自过量电流流动的电流组204d过热而熔化，则很可能发生系统的故障。在该实施例中，在一个实施例中也被耦合到BGA连接器的该热传感器320(即，热检测器，诸如图1中描绘的热传感器152)检测特定智能电流组是否是“热”的(即，是超过预定温度的热智能电流组)。如果热传感器320确定电流组204d运行发热(例如，超过200摄氏度)，则电流平衡逻辑(图1中描绘的处理器单元104和CIOCL148的部分)降低到热智能电流组的供应电压水平，直到热智能电流组降低到预定的“安全”(例如，小于100摄氏度的)温度以下。

现在参考图4，呈现了由系统执行以选择性地调节来自特定电流组的到I/O总线上的设备的电流水平的示范性步骤的高级流程图。如框404中描绘的并且以上在图3中示范性地详细呈现的，在启动程序框402之后，到电流I/O组(例如，图2中描绘的组204a-204d中的一个或多个组)的电流和/或流出相应的I/O总线(例如，图2中的I/O总线206a-206d中的一个或多个I/O总线)的产生的电流通过由电流计测量通过耦合到电压源的电阻的电流的实时流动来监控。如询问框406中所描述的，确定流入和/或流出电流I/O组的电流是否超过某预定水平“x”。如本文中所描述的，该确定在一个实施例中由智能电流组和/或电流计内的智能脉宽调制器(iPWM)单元来执行，其中所述iPWM和/或电流计确定通过电阻的(由电压源引起的)电流的实时流动是否超过预定量。

如框408中所描述的，如果进入/离开特定电流I/O组的电流超过预定水平/量，附接到I/O总线的设备被标识为“想要”在需要时使其电流水平降低。即，I/O总线上的某些设备可以具有其电流/电压能够决不被降低的约束，以免灾难性结果(例如，整个系统的故障)跟着发生。类似地，其他设备可以使其电流/电压供应降低，但是仅仅降低到特定水平，以免产生不可接受的情况。因此，I/O总线上的能够使其电流部分地或完全地降低的任何设备被定义为“启用PWM的设备”，也称为“启用PWM的电子设备”。

如框410中所描述的，然后根据降低其供应电流将对系统/操作/应用/等的影响来对不同的启用PWM的设备进行排名。例如，假定启用PWM的设备中的一个设备是冷却扇，并且启用PWM的设备中的另一设备是发光二极管(LED)。在这种情形下，冷却扇具有较高的优先级评级而LED具有较低的优先级评级，使得在到冷却扇的电流被降低之前将降低到LED的电流，因为冷却扇对冷却扇和LED作为其部件的总体系统的恰当操作更重要。在另一示例中，I/O总线上的电子设备中的一个电子设备是微处理器，并且I/O总线上的电子设备中的另一电子设备是发光二极管(LED)。再次地，微处理器具有比LED更高的优先级评级，使得到在到微处理器的电流被降低之前降低到LED的电流，因为微处理器对微处理器和LED作为其部件的总体系统的恰当操作也是重要的。在一些实施例中，对不同部件的排名不是如此清晰的。例如，在一个实施例中，耦合到I/O的电子设备包括主存储器、处理器和冷却扇。根据哪些设备要使其电流降低以及降低多少量以及以什么顺序降低而对这些项进行的排名通过对总体系统的分析、对设备的标称性能评级以及表现不佳或出现故障的设备中的一个或多个设备的交互效应来确定。该分析能够由软件分析逻辑执行，在一个实施例中所述软件分析逻辑是图1中描绘的CIOCL148的部件。

如图4中的框412所描述的，响应于iPWM和电流计确定由电流计测量的通过电阻的电流的实时流动超过预定量，选择性地降低到耦合至I/O总线的一个或多个电子设备中的至少一个电子设备的电流。在一个实施例中，如图3中所描述的，通过iPWM缩短由iPWM从电压源接收到的电压的占空比来降低到电子设备中的至少一个电子设备的电流。所述过程在终止程序框414处结束。

因此，在本文中描述的系统和方法的一个实施例中，一个或多个处理器(例如，图4中描绘的处理器单元104的部分)建立针对耦合到来自特定电流组的I/O(电流)总线的电子设备中的每个电子设备的功率优先级评级。该功率优先级评级建立在通过电阻的电流的预定量被超过时成比例地降低到电子设备中的每个电子设备的电流的顺序。经由iPWM根据其相应的功率优先级评级选择性地降低到电子设备中的一个或多个电子设备的电流，其中在降低到较高优先级的电子设备的电流之前降低到较低优先级的电子设备的电流(即，较低优先级的电子设备具有比较高优先级的电子设备更低的功率优先级评级)。

在一个实施例中，iPWM防止所述一个或多个电子设备中的一个或多个电子设备经历电流降低，除非到来自所述一个或多个电子设备的所有其他电子设备的电流被关断。

现在参考图5，描绘了例如在半导体IC逻辑设计、模拟、测试、布局和制造中使用的示范性设计流程500的框图。设计流程500包括用于处理设计结构或设备以生成以上描述的并且在图2-3中示出的设计结构和/或设备的逻辑或功能上等价表示的过程、机器和/或机制。通过设计流程500处理和/或生成的设计结构可以被编码在机器可读传输或存储介质上以包括当在数据处理系统上执行或处理时生成硬件部件、电路、设备或系统的逻辑上、结构上、机械上或功能上等价的表示的数据和/或指令。机器包括但不限于在诸如设计、制造或模拟电路、部件、设备或系统的IC设计过程中使用的任何机器。例如，机器可以包括：光刻机、用于生成掩模的机器和/或装备(例如电子束写入器)、用于模拟设计结构的计算机或装备、在制造或测试过程中使用的任何装置、或者用于将设计结构的功能上等价的表示编程到任何介质(例如，用于对可编程门阵列进行编程的机器)中的任何机器。

设计流程500可以取决于被设计的表示的类型而变化。例如，用于构建专用IC(ASIC)的设计流程500可以与用于设计标准部件的设计流程500或者与用于将设计实例化到例如由公司或公司提供的可编程门阵列(PGA)或现场可编程门阵列(FPGA)的可编程阵列中的设计流程500不同。

图5图示了包括优选由设计过程510处理的输入设计结构520的多个这样的设计结构。设计结构520可以是由设计过程510生成并处理以产生硬件设备的逻辑上等价的功能表示的逻辑模拟设计结构。设计结构520还可以或备选地包括当由设计过程510处理时生成硬件设备的物理结构的功能表示的数据和/或程序指令。无论是否表示功能和/或结构设计特征，可以使用例如由核心开发者/设计者实施的电子计算机辅助设计(ECAD)来生成设计结构520。当被编码在机器可读数据传输、门阵列或存储介质上时，设计结构520可以由设计过程510内的一个或多个硬件和/或软件模块访问并处理以模拟或以其他方式功能地表示电子部件、电路、电子或逻辑模块、装置、设备、或系统，诸如图2-3中示出的那些。因此，设计结构520可以包括包含人类和/或机器可读源代码的文件或其他数据结构、经编译的结构以及当由设计或模拟数据处理系统处理时功能地模拟或以其他方式表示电路或硬件逻辑设计的其他水平的计算机可执行代码结构。这样的数据结构可以包括硬件描述语言(FIDL)设计实体或符合诸如Verilog和VHDL的低级FIDL设计语言和/或诸如C或C++的高级设计语言和/或与之兼容的其他数据结构。

设计过程510优选地采用并且包含用于综合、转换或以其他方式处理图2-3中示出的部件、电路、设备或逻辑结构的设计/模拟功能等价物以生成可以包含诸如设计结构520的设计结构的网表580的硬件和/或软件模块。网表580可以包括例如被编译或以其他方式被处理的数据结构，其表示描述到集成电路设计中的其他元件和电路的连接的线缆、分立部件、逻辑门、控制电路、I/O设备、模型等的列表。网表580可以使用迭代过程来被综合，在所述迭代过程中，网表580取决于用于设备的设计规范和参数而被综合一次或多次。如关于本文中描述的其他设计结构，网表580可以被记录在机器可读数据存储介质上或被编程到可编程门阵列中。所述介质可以是诸如磁盘驱动器或光盘驱动器、可编程门阵列、紧凑快闪存储器或其他快闪存储器的非易失性存储介质。附加地或备选地，所述介质可以是系统或高速缓存存储器、缓冲器空间、或者电传导设备或光传导设备以及可以在其上经由互联网或其他联网的合适手段传输并且中间存储的数据包的材料。

设计过程510可以包括用于处理包括网表580的各种输入数据结构类型的硬件和软件模块。例如，这样的数据结构类型可以驻存在库元件530内并且包括常用的元件、电路和设备的集合，包括针对给定制造技术(例如，不同的技术节点，32nm、45nm、50nm等)的模型、布局和符号表示。数据结构类型还可以包括设计规范540、特征数据550、验证数据560、设计规则570和测试数据文件585，其可以包括输入测试模式、输出测试结果和其他测试信息。设计过程510还可以包括例如标准机械设计过程，诸如压力分析、热分析、机械事件模拟、用于诸如铸造、注塑和模压成型等的操作的过程模拟。机械设计领域中的普通技术人员能够认识到在不偏离本发明的范围和精神的情况下在设计过程510中使用的可能机械设计工具和应用的范围。设计过程510还可以包括用于执行诸如时序分析、验证、设计规则检查、布局和布线操作等的标准电路设计过程的模块。

设计过程510采用并且包含诸如HDL编译器和模拟模型构建工具的逻辑和物理设计工具来处理设计结构520以及描绘的支持数据结构中的一些或全部的数据结构连同任何附加的机械设计或数据以生成第二设计结构590。设计结构590以用于机械设备和结构的数据的交换的数据格式(例如，以IGES、DXF、ParasolidXT、JT、DRG或用于存储或渲染这样的机械设计结构的任何其他适当的格式存储的信息)驻存在存储介质或可编程门阵列上。类似于设计结构520，设计结构590优选地包括驻存在传输或数据存储介质上并且当由ECAD系统处理时生成图2-3中示出的本发明的实施例中的一个或多个实施例的逻辑或功能上等价形式的一个或多个文件、数据结构或其他计算机编码的数据或指令。在一个实施例中，设计结构590可以包括功能地模拟图2-3中示出的设备的经编译的、可执行HDL模拟模型。

设计结构590还可以采用用于集成电路和/或符号数据格式(例如，以GDSII(GDS2)、GL1、OASIS、映射文件或用于存储这样的设计数据结构的任何其他适当的格式存储的信息)的布局数据的交换的数据格式。设计结构590可以包括诸如举例而言符号数据、映射文件、测试数据文件、设计内容文件、制造数据、布局参数、线缆、金属的水平、过孔、形状、用于通过制造线布线的数据和制造者或其他设计者/开发者所需要的用于产生如以上描述的和图2-3中示出的设备或结构的任何其他数据。然后，设计结构590可以前进到阶段595，其中例如，设计结构590：前进到流片，被发布以制造，被发布到掩模室(maskhouse)，被发送到另一设计室，被发送回客户等。

注意，附图中的流程图和框图图示了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实施方式的体系结构、功能和操作。在这一点上，流程图或框图中的每个框可以表示代码的模块、段或部分，其包括用于实施指定的逻辑功能的一个或多个可执行指令。还应当指出，在一些备选实施方式中，框中指出的功能可以以附图中指出的顺序之外的顺序出现。例如，取决于所涉及的功能，连续示出的两个框可以实际上基本上并发地被执行，或所述框可以有时以反向顺序被执行。还将指出，框图和/或流程图图示中的每个框以及框图和/或流程图图示中的框的组合能够通过执行指定功能或动作的基于专用硬件的系统或者专用硬件和计算机指令的组合来实施。

本文中使用的术语仅仅出于描述特定实施例的目的并且不旨在于对本发明的限制。如本文中使用的，单数形式的“一”、“一个”和“所述”旨在还包括复数形式，除非上下文另行清楚指示。还将理解，术语“包括”和/或“包含”当在本说明书中使用时指定陈述的特征、整数、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、整数、步骤、操作、元件、部件和/或其组的存在或添加。

权利要求书中的对应结构、材料、动作和所有装置或步骤加功能元件的等价物旨在包括用于与如特别要求保护的其他要求保护的元件组合执行功能的任何结构、材料或动作。对本发明的描述已经出于说明和描述的目的而被呈现，但是不旨在为穷举的或限于以所公开的形式的本发明。在不背离本发明的范围的情况下许多修改和变型对于本领域普通技术人员而言将是显而易见的。实施例被选择并被描述以便最好地解释本发明的原理和实际应用，并且使得本领域其他普通技术人员能够针对具有如适于预期的特定使用的各种修改的各种实施例来理解本发明。

已经由此详细地并且通过参考其优选的实施例描述了本申请的发明，将显而易见的是，在不背离权利要求书中限定的本发明的范围的情况下修改和变型是可能的。

Claims

1.一种系统，包括：

电压源；

输入/输出(I/O)总线，其中所述输入/输出总线向一个或多个电子设备传输电流并且传输来自所述一个或多个电子设备的数据；以及

智能电流组，所述智能电流组将所述电压源耦合到所述I/O总线，其中所述智能电流组包括：

电流计，其中所述电流计测量通过耦合到所述电压源的电阻的电流的实时流动；以及

智能脉宽调制器(iPWM)，其中所述iPWM将所述电流计和所述电阻耦合到所述I/O总线，并且其中所述iPWM被构建以：

确定由所述电流计测量的通过所述电阻的电流的所述实时流动是否超过预定量；以及

响应于确定由所述电流计测量的通过所述电阻的电流的所述实时流动超过所述预定量，选择性地降低到所述一个或多个电子设备中的至少一个电子设备的电流，其中由所述iPWM通过缩短由所述iPWM从所述电压源接收到的电压的占空比来降低到所述一个或多个电子设备中的所述至少一个电子设备的电流。

2.根据权利要求1所述的系统，还包括：

监控计算机系统，其中所述监控计算机系统包括一个或多个处理器，所述一个或多个处理器：

建立针对所述一个或多个电子设备中的每个电子设备的功率优先级评级，其中所述功率优先级评级建立顺序，在通过所述电阻的电流的所述预定量被超过时按所述顺序成比例地降低到所述一个或多个电子设备中的每个电子设备的电流；以及

根据功率优先级评级经由所述iPWM选择性地降低到所述一个或多个电子设备的电流，其中在到较高优先级的电子设备的电流被降低之前降低到较低优先级的电子设备的电流，其中所述较低优先级的电子设备具有比所述较高优先级的电子设备更低的功率优先级评级。

3.根据权利要求2所述的系统，其中所述iPWM防止所述一个或多个电子设备中的一个或多个电子设备经历电流降低，除非到来自所述一个或多个电子设备的所有其他电子设备的电流被关断。

4.根据权利要求2所述的系统，其中所述一个或多个电子设备包括冷却扇和发光二极管(LED)，并且其中所述冷却扇具有较高的功率优先级评级而所述LED具有较低的功率优先级评级。

5.根据权利要求2所述的系统，其中所述一个或多个电子设备包括微处理器和发光二极管(LED)，并且其中所述微处理器具有较高的功率优先级评级而所述LED具有较低的功率优先级评级。

6.根据权利要求1所述的系统，其中所述I/O总线包括多个电源线，并且其中所述多个电源线中的每个电源线被连接到来自所述一个或多个电子设备的单个电子设备。

7.根据权利要求1所述的系统，其中所述电压源是直流(DC)电压源。

8.根据权利要求7所述的系统，其中所述DC电压源是电池。

9.根据权利要求1所述的系统，其中所述智能电流组来自智能电流组的集合，并且其中所述系统还包括：

比较器逻辑，其中所述比较器逻辑标识来自所述智能电流组的集合的热智能电流组，其中所述热智能电流组正在向设备提供超过预定水平的电流，并且其中所述预定水平的电流是由第一智能电流组提供的第一源电流与由第二智能电流组提供的第二源电流的比值；以及

电流平衡逻辑，其中所述电流平衡逻辑降低到所述热智能电流组的供应电压，直到来自所述热智能电流组的电流下降到电流的所述预定比值以下。

10.根据权利要求9所述的系统，其中所述智能电流组的集合经由球栅阵列(BGA)连接器的集合被耦合到集成电路，并且其中所述系统还包括：

热检测器，所述热检测器被耦合到所述BGA连接器，其中所述热检测器检测所述热智能电流组超过预定温度，并且其中所述电流平衡逻辑降低到所述热智能电流组的所述供应电压，直到所述热智能电流组下降到所述预定温度以下。

11.一种被编码在机器可读数据存储介质上的硬件描述语言(HDL)设计结构，所述HDL设计结构包括当在计算机辅助设计系统中被处理时生成系统的机器可执行表示的元件，其中所述系统包括：

电压源；

12.根据权利要求11所述的HDL设计结构，其中所述系统还包括：

13.根据权利要求12所述的HDL设计结构，其中所述iPWM防止所述一个或多个电子设备中的一个或多个电子设备经历电流降低，除非到来自所述一个或多个电子设备的所有其他电子设备的电流被关断。

14.根据权利要求12所述的HDL设计结构，其中所述一个或多个电子设备包括冷却扇和发光二极管(LED)，并且其中所述冷却扇具有较高的功率优先级评级而所述LED具有较低的功率优先级评级。

15.根据权利要求12所述的HDL设计结构，其中所述一个或多个电子设备包括微处理器和发光二极管(LED)，并且其中所述微处理器具有较高的功率优先级评级而所述LED具有较低的功率优先级评级。

16.根据权利要求11所述的HDL设计结构，其中所述I/O总线包括多个电源线，并且其中所述多个电源线中的每个电源线被连接到来自所述一个或多个电子设备的单个电子设备。

17.根据权利要求11所述的HDL设计结构，其中所述电压源是直流(DC)电压源。

18.根据权利要求17所述的HDL设计结构，其中所述DC电压源是电池。

19.根据权利要求11所述的HDL设计结构，其中所述智能电流组来自智能电流组的集合，并且其中所述系统还包括：

20.根据权利要求19所述的HDL设计结构，其中所述智能电流组的集合经由球栅阵列(BGA)连接器的集合被耦合到集成电路，并且其中所述系统还包括：

21.一种控制到硬件系统中的一个或多个设备的电流的方法，其中所述硬件系统包括电压源、输入/输出(I/O)总线和将所述电压源耦合到所述I/O总线的智能电流组，其中所述方法包括：

由电流计测量通过耦合到所述电压源的电阻的电流的实时流动；

由所述智能电流组内的智能脉宽调制器(iPWM)单元和所述电流计确定通过所述电阻的电流的所述实时流动是否超过预定量；以及

响应于所述iPWM和所述电流计确定由所述电流计测量的通过所述电阻的电流的所述实时流动超过所述预定量，选择性地降低到耦合到所述I/O总线的一个或多个电子设备中的至少一个电子设备的电流，其中由所述iPWM通过缩短由所述iPWM从所述电压源接收到的电压的占空比来降低到所述一个或多个电子设备中的所述至少一个电子设备的电流。

22.根据权利要求21所述的方法，还包括：

由一个或多个处理器建立针对所述一个或多个电子设备中的每个电子设备的功率优先级评级，其中所述功率优先级评级建立顺序，在通过所述电阻的电流的所述预定量被超过时按所述顺序成比例地降低到所述一个或多个电子设备中的每个电子设备的电流；以及

23.根据权利要求22所述的方法，其中所述iPWM防止所述一个或多个电子设备中的一个或多个电子设备经历电流降低，除非到来自所述一个或多个电子设备的所有其他电子设备的电流被关断。

24.根据权利要求22所述的方法，其中所述一个或多个电子设备包括冷却扇和发光二极管(LED)，并且其中所述冷却扇具有较高的功率优先级评级而所述LED具有较低的功率优先级评级。

25.根据权利要求22所述的方法，其中所述一个或多个电子设备包括微处理器和发光二极管(LED)，并且其中所述微处理器具有较高的功率优先级评级而所述LED具有较低的功率优先级评级。

26.根据权利要求21所述的方法，其中所述I/O总线包括多个电源线，并且其中所述多个电源线中的每个电源线被连接到来自所述一个或多个电子设备的单个电子设备。

27.根据权利要求21所述的方法，其中所述电压源是直流(DC)电压源。

28.根据权利要求27所述的方法，其中所述DC电压源是电池。

29.根据权利要求21所述的方法，其中所述智能电流组来自智能电流组的集合，并且其中所述方法还包括：

标识来自所述智能电流组的集合的热智能电流组，其中所述热智能电流组正在向设备提供超过预定水平的电流，并且其中所述预定水平的电流是由第一智能电流组提供的第一源电流与由第二智能电流组提供的第二源电流的比值；以及

降低到所述热智能电流组的供应电压，直到来自所述热智能电流组的电流下降到电流的所述预定比值以下。

30.根据权利要求29所述的方法，其中所述智能电流组的集合经由球栅阵列(BGA)连接器的集合被耦合到集成电路，并且其中所述方法还包括：

由耦合到所述BGA连接器的热检测器来检测所述热智能电流组超过预定温度；以及

降低到所述热智能电流组的所述供应电压，直到所述热智能电流组下降到所述预定温度以下。