CN105206302B - 一种信息处理方法及电子设备 - Google Patents

一种信息处理方法及电子设备 Download PDF

Info

Publication number
CN105206302B
CN105206302B CN201510583741.1A CN201510583741A CN105206302B CN 105206302 B CN105206302 B CN 105206302B CN 201510583741 A CN201510583741 A CN 201510583741A CN 105206302 B CN105206302 B CN 105206302B
Authority
CN
China
Prior art keywords
bit
page
pages
probability value
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510583741.1A
Other languages
English (en)
Other versions
CN105206302A (zh
Inventor
姜莹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lenovo Beijing Ltd
Original Assignee
Lenovo Beijing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lenovo Beijing Ltd filed Critical Lenovo Beijing Ltd
Priority to CN201510583741.1A priority Critical patent/CN105206302B/zh
Priority to US14/972,846 priority patent/US10332017B2/en
Publication of CN105206302A publication Critical patent/CN105206302A/zh
Application granted granted Critical
Publication of CN105206302B publication Critical patent/CN105206302B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G06N5/022—Knowledge engineering; Knowledge acquisition
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/04—Inference or reasoning models

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Algebra (AREA)
  • Probability & Statistics with Applications (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种信息处理方法及电子设备，所述方法包括：基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；基于所述第M页与所述N个页中除所述第M页外的N‑1个页的N‑1页间关系，获得第一参数；基于所述第一参数将所述存储单元中对应所述N‑1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N‑1的正整数。

Description

一种信息处理方法及电子设备
技术领域
本发明涉及电子技术领域，特别涉及一种信息处理方法及电子设备。
背景技术
由于NAND Flash存储器具有容量大，改写速度快等优点，适用于大量数据的存储，因而被用于各种各样的电子设备中，以此提高电子设备的使用性能。
在现有技术中，NAND Flash存储器按照内部存储数据单元的电压的不同层次，通常可以分为单个存储单元中只存储一位数据的单层式存储单元(Single-Level Cell，即SLC)，单个存储单元中可以存储两位数据的双层式存储单元(Multi-Level Cell)，单个存储单元中可以存储三位数据的三层式存储单元(Trinary-Level Cell)。其中，单个存储单元中信息的不同组合状态常通过格雷编码分别对应到不同的电压范围。
随着闪存擦写次数的增加以及数据存放时间变长等因素使电压的分布规律发生变化，不同的状态发生重叠，从而在读Flash时发生某些比特的反转，造成数据信息错误，为此通过对闪存中的数据采用差错控制编码(Error Checking and Correction，即ECC)通过将软信息(存储单元中某个比特位是0的概率与1的概率的比值)输入软译码器进而实现对NAND Flash的差错检测和修正进而降低误码率。
本申请发明人在发明本申请实施例中技术方案的过程中，发现上述现有技术至少存在如下技术问题：
在现有技术中，当将软信息输入软译码器后获得的仍为不可靠数据后，便不再调整或修正软信息，然而软信息的正确性直接影响到软译码器的性能，一旦软信息不准确将无法有效降低误码率，所以，现有技术中存在无法有效降低误码率的技术问题。
发明内容
本发明实施例提供一种信息处理方法及电子设备，用于解决现有技术中存在无法有效降低误码率的技术问题，实现了有效降低了误码率的技术效果。
一，本申请实施例提供了一种信息处理方法，包括以下步骤：
基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
可选地，所述基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体包括：
确定出所述第M页中的比特位通过译码器输出后发生反转的反转次数；
基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
可选地，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体包括：
基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
可选地，所述基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体包括：
在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，确定出所述存储单元的电压范围值；
基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
可选地，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体为：
基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
可选地，所述基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体为：
基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
可选地，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体包括：
基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述第L页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
可选地，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体为：
在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
可选地，在所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值之后，所述方法还包括：
将所述第一概率值输入译码器。
二，本申请实施例还提供了一种电子设备，包括：
译码器；
非易失存储器，与所述译码器连接，其中，所述非易失存储器具体用于：
基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
可选地，所述非易失存储器具体用于：
确定出所述第M页中的比特位通过所述译码器输出后发生反转的反转次数；
基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
可选地，所述非易失存储器具体用于：
基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
可选地，所述非易失存储器具体用于：
在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过所述译码器输出后发生反转时，确定出所述存储单元的电压范围值；
基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
可选地，所述非易失存储器具体用于：
基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
可选地，所述非易失存储器具体用于：
基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
可选地，所述非易失存储器具体用于：
基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述第L页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
可选地，所述非易失存储器具体用于：
在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过所述译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
可选地，在所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值之后，所述非易失存储器具体用于：
将所述第一概率值输入所述译码器。
三，本申请实施例还提供了一种电子设备，包括：
第一确定单元，基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
第一获得单元，基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
第一调整单元，基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
本申请实施例中的上述一个或多个技术方案，至少具有如下一种或多种技术效果：
由于在本申请实施例的技术方案中，通过采用基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页；基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；基于所述第一参数将所述存储单元中对应所述N-1个页L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，也就是说，在确定出所述存储单元中较为可靠的页后，基于较为可靠的页数据获得用于调整所述存储单元中相应比特位的软信息的所述第一参数，进一步地基于所述第一参数实现对软信息的调整，从而获得了校正后的软信息，所以，实现了有效降低了误码率的技术效果。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例。
图1为本申请实施例一提供的一种信息处理方法的流程图；
图2为本申请实施例一提供的一种信息处理方法第一种实现方法中的步骤S102的方法流程图；
图3为本申请实施例一提供的一种信息处理方法第一种实现方法中步骤S103的方法流程图；
图4为本申请实施例一提供的一种信息处理方法第二种实现方法中步骤S102的方法流程图；
图5为本申请实施例一提供的一种信息处理方法第三种实现方法中步骤S103的方法流程图；
图6为本申请实施例二提供的一种电子设备的结构框图；
图7为本申请实施例三提供的一种电子设备的结构框图。
具体实施方式
本申请实施例提供了一种信息处理方法及电子设备，用于解决现有技术中存在无法有效降低误码率的技术问题，实现了有效降低了误码率的技术效果。
本申请实施例中的技术方案为解决上述的技术问题，总体思路如下：
基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
由于在本申请实施例的技术方案中，通过采用基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页；基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；基于所述第一参数将所述存储单元中对应所述N-1个页L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，也就是说，在确定出所述存储单元中较为可靠的页后，基于较为可靠的页数据获得用于调整所述存储单元中相应比特位的软信息的所述第一参数，进一步地基于所述第一参数实现对软信息的调整，从而获得了校正后的软信息，所以，实现了有效降低了误码率的技术效果。
为了更好的理解上述技术方案，下面通过附图以及具体实施例对本发明技术方案做详细的说明，应当理解本申请实施例以及实施例中的具体特征是对本发明技术方案的详细的说明，而不是对本发明技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互结合。
实施例一
请参考图1，本申请实施例一提供了一种信息处理方法，包括：
S101：基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
S102：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
S103：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
在本申请实施例中，所述存储单元具体为NAND Flash中的存储单元(memorycell)，且NAND Flash的数据以比特位(bit)的方式保存在存储单元中。一般来说，存储单元又分为诸如，SLC(Single-Level Cell，即单层单元，1bit/cell)，MLC(Multi-Level Cell，即双层单元，2bit/cell)，TLC(Trinary-Level Cell，即三层单元，3bit/cell)，等等。此外，NAND Flash是以页为单位读写数据。基于本申请实施例主要是利用页间关系，利用可靠页来调整不可靠页的对应的比特位的软信息的，所以，本申请实施例的技术方案主要针对的是多层单元的存储单元来说的。其中，本申请实施例中的所谓的可靠页是根据格雷码编码，看临近电压比特位变化次数最少的一页则认为相对于其它页来说较为可靠。此外，以TLCNAND Flash为例，每个存储单元中存储的3比特的信息，分别属于三个页，且每个存储单元中的3个比特分别可以表示为LSB(Least Significant Bit，最低位)，FSB(中间位)，MSB(Most Significant Bit，最高位)。在为MLC NAND Flash时，每个存储单元中存储的2个比特分别表示LSB和MSB。
在具体实施过程中，步骤S101至步骤S103的具体实现过程如下：
首先，基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的次数小于一阈值的第M页；具体来讲，在本申请实施例中，NANDFlash中常采用的编码方式为格雷码，在具体为MLC NAND Flash时，2个比特的编码组合可以有4种编码，比如具体为，可以是“11，10，00，01”，还可以是“10，11，01，00”，还可以是“01，00，10，11”，还可以是“00，01，11，10”共4种编码。当具体为TLC NAND Flash时，3个比特的编码组合可以有8种编码，比如，其中一种编码可以为“111，011，001，101，100，000，010，110”，其中，MSB页中所有的比特位为“1，0，0，1，1，0，0，1”，FSB页中所有的比特位为“1，1，0，0，0，0，1，1”，LSB页中所有的比特位为“1，1，1，1，0，0，0，0”；另一种编码还可以为“100，000，010，110，111，011，001，101”，对于其它编码就不再一一赘述了。本领域的技术人员可以根据具体的需要来设定所述存储单元的编码组合。此外，对于NAND Flash来说，可以通过一些测试方式来确定所述存储单元的当前编码，当然还可以是由制造NAND Flash的厂商来提供出对应的NAND Flash的当前编码的，在确定出所述存储单元的编码组合之后，便可以确定出所述存储单元N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页(可靠页)。举个具体的例子来说，在为TLC NAND Flash，且在所述存储单元的编码为“111，011，001，101，100，000，010，110”时，由于MSB页中相邻两个比特位在0和1之间发生反转的次数为4，FSB页中相邻两个比特位在0和1之间发生反转的次数为2，LSB页中相邻两个比特位在0和1之间发生反转的次数为1。此时，表明LSB页相较于FSB页和MSB页来说为可靠页。再比如，在为MLC NAND Flash，且所述存储单元的编码为“11，10，00，01”时，MSB页中所有比特位为“1，1，0，0”，LSB页中所有比特位为“1，0，0，1”，由于MSB页中相邻两个比特位在0和1之间发生反转的次数为1，LSB页中相邻两个比特位在0和1之间发生反转的次数为2，此时，表明MSB页相较于LSB页来说为可靠页。所以，在本申请实施例中，可靠页的选定要基于所述存储单元的当前编码组合以及译码是否正确来综合评判，LSB页并不一定就相对于其它页为可靠页。
然后，在步骤S101：基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页之后，执行步骤S102：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数。具体来讲，在具体为TLC NAND Flash，且所述编码组合为“111，011，001，101，100，000，010，110”时，页间关系为可靠性依次由高到底为：LSB页，FSB页，MSB页。
然后，执行步骤S103：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。比如，LSB页可靠且译码正确时便可以作为参考页来对其它译码错误的FSB页的比特位为0或为1概率的当前概率值。在本申请实施例中，由于所述存储单元的所述N个页中不一定所有的页都出现译码错误，仅基于可靠页对译码错误的页中的比特位的为0或为1的当前概率值进行修正。此外，在所述存储单元为其中一种编码中的诸如“101”时，其中，最高位为“1”，中间位为“0”，最低位为“1”，当对于LSB页可靠且对最低位“1”译码正确，中间位译码却不正确，最高位译码正确的情况，仅需要基于LSB页在读FSB页前调整其比特位对应的软信息，无需在读MSB页前调整其比特位对应的软信息，也就是说，只对译码错误的比特位的软信息进行修正。
在本申请实施例中，为了获得对相应比特位软信息进行调整的所述第一参数，步骤S102：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，有以下三种实现方式，但不仅限于以下三种实现方式。
第一种实现方式
在本申请实施例中，第一种实现方式主要是基于可靠页以及比特位在译码前后在0和1之间的反转错误个数的情况，获得用于调整所述存储单元的当前阈值电压。具体来讲，请参考图2，步骤S102：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体包括以下步骤：
S201：确定出所述第M页中的比特位通过译码器输出后发生反转的反转次数；
S202：基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
S203：基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
在具体实施过程中，步骤S201至步骤S203的具体实现过程如下：
首先，确定出所述第M页中的比特位通过译码器输出后发生反转的反转次数。也就是说，统计可靠页中的初始比特信息译码前后由0反转为1的错误个数，以及由1反转为0的错误个数。举个具体的例子来说，在LSB页为可靠页时，在LSB译码输出后统计初始比特信息由0反转为1的个数，以及初始比特信息由0反转为1的个数。然后，基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系。比如，在所述存储单元的编码组合为“111，011，001，101，100，000，010，110”，MSB页中所有的比特位为“1，0，0，1，1，0，0，1”，FSB页中所有的比特位为“1，1，0，0，0，0，1，1”，LSB页中所有的比特位为“1，1，1，1，0，0，0，0”，且LSB页为可靠页时，当在LSB译码输出后初始比特信息由0反转为1的错误个数大于由1反转为0的错误个数，说明读NAND Flash时，对所述存储单元所设置的阈值电压比实际电压偏右。此外，错误的个数多少反应了电压偏移的多少。对于错误个数和电压偏移间的关系与NAND Flash本身的特性相关，一般情况下，错误个数越多，电压偏移量越大。此外，当在LSB译码输出后初始信息由1反转为0的错误个数大于由0反转为1的错误个数，说明读NAND Flash时，对所述存储单元所设置的阈值电压比实际偏左。然后，基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压参数信息。
在第一种实现方式中，请参考图3，步骤S103：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体包括：
S301：基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
S302：在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
S303：基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
在具体实施过程中，步骤S301至步骤S303的具体实现过程如下：
首先，基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压。仍然以所述存储单元的编码组合为“111，011，001，101，100，000，010，110”，MSB页中所有的比特位为“1，0，0，1，1，0，0，1”，FSB页中所有的比特位为“1，1，0，0，0，0，1，1”，LSB页中所有的比特位为“1，1，1，1，0，0，0，0”，且LSB页为可靠页，FSB页为译码错误页且不可靠为例来进行说明，当在LSB译码输出后初始比特信息由0反转为1的错误个数大于由1反转为0的错误个数，说明读NAND Flash时，对所述存储单元所设置的阈值电压比实际电压偏右。那么，在读FSB页中的比特位时，对阈值电压往左进行偏移，从而将所述存储单元的所述当前阈值电压调整为第一阈值电压。然后，在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数。具体来讲，所述第一页间顺序关系用于表明不可靠页和可靠页之间是邻接关系。仍然以所述存储单元的编码组合为“111，011，001，101，100，000，010，110”为例，LSB为可靠页且译码正确，在FSB译码错误时，可以基于LSB在读FSB的时候调整FSB的初始比特信息。比如，将FSB页中发生错误反转的比特位“1”纠正为比特位“0”。在本例中，如果对MSB译码也错误时，仍可以对MSB页中的比特位通过调整所述存储单元的阈值电压，进而获得调整后的比特位。总之，基于可靠页以及0与1间的反转错误个数的情况，确定出所述存储单元当前阈值电压与实际电压间的偏移关系，基于偏移关系，在读其它不可靠页时将当前阈值电压进行相反的偏移调整，然后获得调整后的比特信息。然后，基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值，也就是说，在保证了读初始比特信息正确的情况下，保证了对应比特位的软信息正确。此外，在本申请实施例中，在调整阈值电压时，会同时影响所述存储单元中3个比特信息，在LSB可靠且已译码正确，而FSB译码错误时，仅需要使用调整后的FSB再次去进行读Flash，进而进行译码的操作，而无需使用调整后的LSB去再次进行读Flash
第二种实现方式
在本申请实施例中，第二种实现方式主要是基于所述存储单元中相应比特位的软信息，对其它页中的软信息进行相应的调整。具体来讲，请参考图4，步骤S102：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体包括以下步骤：
S401：在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，确定出所述存储单元的电压范围值；
S402：基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
在具体实施过程中，步骤S401至步骤S402的具体实现过程如下：
具体来讲，仍然以所述存储单元的编码组合为“111，011，001，101，100，000，010，110”为例，对于每个存储单元来说，可能出现的电压范围区间可以是表示A区的“111”，表示B区的“011”，表示C区的“001”，表示D区的“101”，表示E区的“100”，表示F区的“000”，表示G区的“010”，表示H区的“110”。如果LSB页中的某个比特的软信息很小，并且在译码输出后值发生反转，说明电压应该是在D区或E区，而在这两个区域中，FSB对应的比特位应该为“0”，MSB对应的比特位应该为“1”，所以，FSB的软信息应该增加其为“0”的概率，MSB的软信息应该增加其为“1”的概率。具体来讲，设定一预设概率值(预设软信息)，比如以三位“010”来表示预设概率值时，当确定出LSB某个比特的软信息为“001”时，与预设软信息“010”相比较小。此外，由于LSB译码输出后比特位发生了反转，则说明该存储单元当前对应的电压范围区间应该是在D区或者E区。然后，基于所述存储单元的电压范围区间以及读取可靠页LSB与读取FSB页、MSB页的页间顺序关系，进而获得用于调整译码错误的不可靠页中每个比特位所对应的软信息的概率值调整参数。
在第二种实现方式中，步骤S103：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体为：
基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
仍然以LSB页中的某个比特的软信息很小，并且在译码输出后值发生反转，说明电压应该是在D区或E区，而在这两个区域中，FSB对应的比特位应该为“0”，MSB对应的比特位应该为“1”，所以，FSB的软信息应该增加其为“0”的概率，MSB的软信息应该增加其为“1”的概率为例。在获得所述概率值调整参数之后，可以将译码错误的FSB和MSB所对应的软信息进行调。比如，调整前FSB的软信息为“001”，调整后的软信息为“011”，而对于MSB调整前的软信息为“100”，调整后的软信息为“110”。基于同样的调整方式，当LSB和MSB均译码错误，而FSB译码正确时，当FSB的某个软信息很小，且译码输出后值发生反转的情况，确定出所述存储单元当前所处的电压范围应该为“B、C、F、G”中的某一个范围，此时，MSB应该为“0”，所以，可以增加MSB为“0”的概率。当然，本领域的技术人员，可以根据所述存储单元的实际编码及译码情况来调整所述存储单元中比特位所对应的软信息的大小，在此，就不一一举例说明了。
第三种实现方式
在本申请实施例中，还可以同时采用第一种实现方式和第二种实现方式来对译码错误的页中的比特位的软信息进行调整。具体来讲，在第三种实现方式中，步骤S102：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体为：
基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
第三种实现方式中，请参考图5，步骤S103：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体包括如下步骤：
S501：基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述第L页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
S502：基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
在本申请实施例中，第三种实现方式的具体实现过程如下：
具体来讲，在采用如上所述的第一种实现方式通过调整所述存储单元的阈值电压的偏移情况来调整所述存储单元中某个比特位的初始信息后，在将调整后的软信息输入译码器后，译码仍不正确。此时，可以结合第二种实现方式，对译码错误的比特位的软信息进行二次调整。具体来讲，再通过确定出译码错误的比特位可能出现的电压区域，再次调整相应比特位所对应的软信息。当然，还可以是，在采用如上所述的第二种实现方式通过所述存储单元中较为可靠的软信息，进而确定出所述存储单元出现译码错误的比特位可能出现的电压区域，然后对译码错误页中的软信息进行相应的调整。在将调整后的软信息输入译码器后，如果译码仍不正确，此时，可以结合第一种实现方式，对译码错误的比特位的软信息进行二次调整。具体来讲，基于所述存储单元可靠页以及比特位在“0”和“1”间的反转错误个数情况，确定出当前阈值电压与实际电压间的偏移关系，获得调整后的初始比特信息，进而获得二次调整后的软信息。
第四种实现方式
在本申请实施例中，由于NAND Flash的工艺不能保证存储器阵列(Memory Array)在其生命周期中保持性能的可靠，随着NAND Flash磨损程度的增加，所述存储单元有可能坏掉。所以，所述存储单元很有可能会是坏的，一旦对坏掉的存储单元进行编程或擦除操作将会出现故障。所以，在本申请实施例中，在采用以上三种实现方式来对所述存储单元比特位的软信息进行调整外，还可以结合第四种实现方式来对所述所述存储单元中比特位的软信息进行二次调整。具体来讲，第四种实现方式主要是对有可能坏掉的所述存储单元的软信息进行调整。在第四种实现方式中，步骤S103：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体为：
在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
在具体实施过程中，仍然以所述存储单元的编码组合为“111，011，001，101，100，000，010，110”为例，如果满足以下两种情况之一，则所述存储单元有可能坏掉，而陷入某个特定的状态，但不仅限于以下两种情况。译码时对所述存储单元相应比特位上的软信息设为“0”，表示所述存储单元中的比特位为“0”和为“1”的概率都是1/2，比如，如果比特位为“1”的概率较大，那么在译码中很有可能把这个比特位译成“1”，但实际坏掉的所述存储单元译成“0”和“1”的概率却应该是相等的。其中，第一种情况为LSB在某个比特位的软信息都很大，但是译码输出后值发生了反转。正常情况下，在LSB页较为可靠且软信息对应的概率值也较大时，经译码输出后值是不会发生反转的。但在这种情况下译码却出错了，则说明所述存储单元有可能坏掉了。第二种情况为在FSB中比特位为“0”的概率很大，并且LSB的软信息也很大，正常情况下，FSB译码输出后值是不会发生反转的。但是译码输出后FSB的值却发生了反转，说明所述存储单元有可能坏掉了。在确定出有可能坏掉的所述存储单元之后，将所述存储单元中比特位所对应的软信息调整为“0”，进一步提高了译码的收敛速度，有效降低了误码率。当然，对本领域的技术人员来说，可以根据实际需要来设计出多种判断所述存储单元有可能坏掉的设计方法，在此就不一一举例了。
此外，在本申请实施例中除了上述提到的四种实现方式之外，还可以将多种实现方式根据具体的需要结合在一起来实现对软信息的调整，直到获得可靠的软信息，在此就不一一赘述了。
在本申请实施例中，在步骤S103：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值之后，执行步骤：
将所述第一概率值输入译码器。
也就是说，将调整后的软信息输入译码器，从而实现对所述存储单元的比特位进行差错检测与修正，从而有效降低了误码率。
实施例二
请参考图6，基于与实施例一同样的发明构思，本申请实施例还提供了一种电子设备，包括：
译码器60；
非易失存储器61，与译码器60连接，其中，非易失存储器61具体用于：
基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
在本申请实施例中，非易失存储器61具体用于：
确定出所述第M页中的比特位通过译码器60输出后发生反转的反转次数；
基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
在本申请实施例中，非易失存储器61具体用于：
基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
在本申请实施例中，非易失存储器61具体用于：
在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过译码器50输出后发生反转时，确定出所述存储单元的电压范围值；
基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
在本申请实施例中，非易失存储器61具体用于：
基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
在本申请实施例中，非易失存储器61具体用于：
基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
在本申请实施例中，非易失存储器61具体用于：
基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述第L页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
在本申请实施例中，非易失存储器61具体用于：
在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过译码器60输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
在本申请实施例中，在所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值之后，非易失存储器61具体用于：
将所述第一概率值输入译码器60。
实施例三
请参考图7，基于与实施例一同样的发明构思，本申请实施例还提供了一种电子设备，包括：
第一确定单元70，基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
第一获得单元71，基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
第一调整单元72，基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
在本申请实施例中，第一获得单元71具体包括：
第一确定模块，用于确定出所述第M页中的比特位通过译码器输出后发生反转的反转次数；
第二确定模块，基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
第一获得模块，基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
在本申请实施例中，第一调整单元72具体包括：
第二获得模块，基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
第一调整模块，在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
第二调整模块，基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
在本申请实施例中，第一获得单元71具体包括：
第三确定模块，在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，确定出所述存储单元的电压范围值；
第三获得模块，基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
在本申请实施例中，第一调整单元72具体为：
第一概率值调整单元，基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
在本申请实施例中，第一获得单元71具体为：
调整参数获得单元，基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
在本申请实施例中，第一调整单元72具体包括：
第三调整模块，基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述第L页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
第四调整模块，基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
在本申请实施例中，第一调整单元72具体为：
第二概率值调整单元，在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
在本申请实施例中，在所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值之后，所述电子设备还包括：
第一输入单元，用于将所述第一概率值输入译码器。
通过本申请实施例中的一个或多个技术方案，可以实现如下一个或多个技术效果：
由于在本申请实施例的技术方案中，通过采用基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页；基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；基于所述第一参数将所述存储单元中对应所述N-1个页L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，也就是说，在确定出所述存储单元中较为可靠的页后，基于较为可靠的页数据获得用于调整所述存储单元中相应比特位的软信息的所述第一参数，进一步地基于所述第一参数实现对软信息的调整，从而获得了校正后的软信息，所以，实现了有效降低了误码率的技术效果。
由于在本申请实施例的技术方案中，通过采用确定出所述第M页中的比特位通过译码器输出后发生反转的反转次数；基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。也就是说，在本申请实施例中对所述存储单元的阈值电压的调整提供了一定的参考信息(比如基于译码输出后初始比特信息由“0”反转为“1”的个数，为阈值电压的偏移提供了参考信息)，所以，保证了更加正确地确定出存储单元所处的电压范围。
由于在本申请实施例的技术方案中，通过采用在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，确定出所述存储单元的电压范围值；基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。也就是说，增加可靠比特位信息为“0”或者为“1”的概率值，然后将调整后的概率值输入到译码器，所以，有效提高了译码器的收敛速度，有效降低了误码率的技术效果。
由于在本申请实施例的技术方案中，在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。也就是说，判断出不可靠的有可能坏掉的所述存储单元，并将其软信息调整为“0”，然后将调整后的概率值输入到译码器，所以，有效提高了译码器的收敛速度，有效降低了误码率的技术效果。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
具体来讲，本申请实施例中的信息处理方法对应的计算机程序指令可以被存储在光盘，硬盘，U盘等存储介质上，当存储介质中的与信息方法对应的计算机程序指令被一电子设备读取或被执行时，包括如下步骤：
基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值其中，L为不大于N-1的正整数。
可选地，所述存储介质中存储的与步骤：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，对应的计算机程序指令在被执行时，具体包括：
确定出所述第M页中的比特位通过译码器输出后发生反转的反转次数；
基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
可选地，所述存储介质中存储的与步骤：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，，对应的计算机程序指令在被执行时，具体包括：
基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的第一页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
可选地，所述存储介质中存储的与步骤：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，对应的计算机程序指令在被执行时，具体包括：
在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，确定出所述存储单元的电压范围值；
基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
可选地，所述存储介质中存储的与步骤：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，对应的计算机程序指令在被执行时，具体为：
基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
可选地，所述存储介质中存储的与步骤：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，对应的计算机程序指令在被执行时，具体为：
基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
可选地，所述存储介质中存储的与步骤：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，对应的计算机程序指令在被执行时，具体包括：
基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述第L页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
可选地，所述存储介质中存储的与步骤：基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，对应的计算机程序指令在被执行时，具体为：
在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
可选地，所述存储介质中还存储有另外一些计算机指令，该另外一些计算机程序指令在与步骤：基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值对应的计算机程序指令被执行之后，执行过程中包括如下步骤：
将所述第一概率值输入译码器。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (19)

1.一种信息处理方法，包括：
基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
2.如权利要求1所述的方法，其特征在于，所述基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体包括：
确定出所述第M页中的比特位通过译码器输出后发生反转的反转次数；
基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
3.如权利要求2所述的方法，其特征在于，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体包括：
基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的所述N-1页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
4.如权利要求1所述的方法，其特征在于，所述基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体包括：
在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，确定出所述存储单元的电压范围值；
基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
5.如权利要求4所述的方法，其特征在于，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体为：
基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
6.如权利要求1所述的方法，其特征在于，所述基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数，具体为：
基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
7.如权利要求6所述的方法，其特征在于，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体包括：
基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述L个页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
8.如权利要求1所述的方法，其特征在于，所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，具体为：
在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
9.如权利要求1-8任一权项所述的方法，其特征在于，在所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值之后，所述方法还包括：
将所述第一概率值输入译码器。
10.一种电子设备，包括：
译码器；
非易失存储器，与所述译码器连接，其中，所述非易失存储器具体用于：
基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
11.如权利要求10所述的电子设备，其特征在于，所述非易失存储器具体用于：
确定出所述第M页中的比特位通过所述译码器输出后发生反转的反转次数；
基于所述第M页以及所述反转次数确定出所述存储单元的当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系；
基于读取所述第M页与读取所述N个页中除所述第M页外的N-1个页的N-1页间顺序关系以及所述大小关系，获得用于调整所述当前阈值电压的电压调整参数。
12.如权利要求11所述的电子设备，其特征在于，所述非易失存储器具体用于：
基于所述电压调整参数将所述第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系调整所述当前阈值电压，获得第一阈值电压；
在所述L个页中的第j页与所述第M页满足所述N-1页间关系中的所述N-1页间顺序关系，且所述存储单元处于所述第一阈值电压时，将所述第j页中的每个比特位由当前的第一比特位调整为第二比特位，其中，j为不大于L的正整数；
基于所述第二比特位将所述第j页中的每个比特位的用于表征为0或为1概率的所述当前概率值调整为所述第一概率值。
13.如权利要求10所述的电子设备，其特征在于，所述非易失存储器具体用于：
在所述第M页中的比特位的所述当前概率值为小于第一预设概率值，且确定出所述第M页中的比特位在通过所述译码器输出后发生反转时，确定出所述存储单元的电压范围值；
基于所述电压范围值以及读取所述第M页与读取所述N个页中除所述第M页外的N-1页间顺序关系，获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
14.如权利要求13所述的电子设备，其特征在于，所述非易失存储器具体用于：
基于所述概率值调整参数将所述存储单元中的所述L个页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
15.如权利要求10所述的电子设备，其特征在于，所述非易失存储器具体用于：
基于所述第M页与所述N个页中除所述第M页外的N-1页的N-1页间关系，获得用于调整所述存储单元的当前阈值电压的电压调整参数，以及获得用于调整所述L个页中的所述L个比特位的每个比特位的所述当前概率值的概率值调整参数。
16.如权利要求15所述的电子设备，其特征在于，所述非易失存储器具体用于：
基于所述电压调整参数将所述存储单元的所述当前阈值电压与所述存储单元所对应的实际电压间的第一大小关系调整为与所述第一大小关系不同的第二大小关系，基于所述第二大小关系将所述当前阈值电压调整为第一阈值电压，将所述L个页中的所述L个比特位的每个比特位由当前的第一比特位调整为第二比特位；
基于所述第二比特位以及所述概率值调整参数，将所述存储单元中的所述L页中的所述L个比特位的每个比特位的所述当前概率值调整为所述第一概率值。
17.如权利要求10所述的电子设备，其特征在于，所述非易失存储器具体用于：
在所述第M页中的比特位的所述当前概率值为大于第二预设概率值，且确定出所述第M页中的比特位在通过所述译码器输出后发生反转时，将所述存储单元中的所述N个页中所述N个比特位的每个比特位的所述当前概率值调整为用于表征所述每个比特位为0或为1概率值为均等的第一概率值。
18.如权利要求10所述的电子设备，其特征在于，在所述基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值之后，所述非易失存储器具体用于：
将所述第一概率值输入所述译码器。
19.一种电子设备，包括：
第一确定单元，基于存储单元中的编码组合确定出所述存储单元的N个页中的相邻两个比特位在0和1之间发生反转的反转次数小于一阈值的第M页，其中，所述存储单元中包含有N个比特位，所述N个比特位中第i个比特位包含在所述N个页中的第i页，N为大于1的整数，i为1至N间的一整数，M为不大于N的正整数；
第一获得单元，基于所述第M页与所述N个页中除所述第M页外的N-1个页的N-1页间关系，获得第一参数；
第一调整单元，基于所述第一参数将所述存储单元中对应所述N-1个页中L个页中的L个比特位的每个比特位的用于表征为0或为1概率的当前概率值调整为第一概率值，其中，L为不大于N-1的正整数。
CN201510583741.1A 2015-09-14 2015-09-14 一种信息处理方法及电子设备 Active CN105206302B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510583741.1A CN105206302B (zh) 2015-09-14 2015-09-14 一种信息处理方法及电子设备
US14/972,846 US10332017B2 (en) 2015-09-14 2015-12-17 Information processing method and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510583741.1A CN105206302B (zh) 2015-09-14 2015-09-14 一种信息处理方法及电子设备

Publications (2)

Publication Number Publication Date
CN105206302A CN105206302A (zh) 2015-12-30
CN105206302B true CN105206302B (zh) 2019-05-31

Family

ID=54953925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510583741.1A Active CN105206302B (zh) 2015-09-14 2015-09-14 一种信息处理方法及电子设备

Country Status (2)

Country Link
US (1) US10332017B2 (zh)
CN (1) CN105206302B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5214422B2 (ja) * 2008-02-15 2013-06-19 株式会社東芝 データ記憶システム
JP5197544B2 (ja) * 2009-10-05 2013-05-15 株式会社東芝 メモリシステム
LT3425805T (lt) * 2011-07-15 2023-03-27 Ge Video Compression, Llc Ėminių masyvo mažos delsos kodavimas
CN103811070B (zh) * 2012-11-15 2016-11-02 北京兆易创新科技股份有限公司 一种高可靠性NAND Flash的读取方法及其系统
US9136015B2 (en) * 2013-04-24 2015-09-15 Apple Inc. Threshold adjustment using data value balancing in analog memory device

Also Published As

Publication number Publication date
US10332017B2 (en) 2019-06-25
US20170076218A1 (en) 2017-03-16
CN105206302A (zh) 2015-12-30

Similar Documents

Publication Publication Date Title
US10521292B2 (en) Error correction code unit, self-test method and associated controller applied to flash memory device for generating soft information
CN107133122B (zh) 存储器控制方法
CN103544073B (zh) 读取闪存中区块的数据的方法及相关的记忆装置
US8289771B2 (en) Data reading method and control circuit and memory controller using the same
US20130139037A1 (en) Systems and Methods for Error Correction and Decoding on Multi-Level Physical Media
US9159437B2 (en) Device and method for resolving an LM flag issue
US20120005409A1 (en) Method for performing data shaping, and associated memory device and controller thereof
CN102017425B (zh) 用于执行级联纠错的方法和系统
US9093154B2 (en) Method, memory controller and system for reading data stored in flash memory
CN102543196B (zh) 数据读取方法、存储器储存装置及其控制器
CN105023613B (zh) 解码方法、存储器存储装置及存储器控制电路单元
US9043672B2 (en) Memory controller, storage device, and memory control method
US10741212B2 (en) Error correction code (ECC) encoders, ECC encoding methods capable of encoding for one clock cycle, and memory controllers including the ECC encoders
US10423484B2 (en) Memory controller, memory system, and control method
CN104572334A (zh) 解码方法、存储器存储装置与存储器控制电路单元
CN111538676A (zh) 数据储存装置及其数据存取方法
US11557353B2 (en) Optimal detection voltage obtaining method, reading control method and apparatus of memory
CN105304142B (zh) 解码方法、存储器存储装置及存储器控制电路单元
US9128827B2 (en) Data modification based on matching bit patterns
CN105468471A (zh) 固态存储装置及其错误更正方法
US20210067178A1 (en) Method for selectively inverting words to be written to a memory and device for implementing same
Schoeny et al. Analysis and coding schemes for the flash normal-Laplace mixture channel
CN109901784A (zh) 数据存取方法、存储器控制电路单元以及存储器储存装置
CN105206302B (zh) 一种信息处理方法及电子设备
CN105320573A (zh) 解码方法、存储器存储装置及存储器控制电路单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant