CN105187343B - 一种同时同频全双工系统中的降低自干扰的方法和装置 - Google Patents
一种同时同频全双工系统中的降低自干扰的方法和装置 Download PDFInfo
- Publication number
- CN105187343B CN105187343B CN201510516377.7A CN201510516377A CN105187343B CN 105187343 B CN105187343 B CN 105187343B CN 201510516377 A CN201510516377 A CN 201510516377A CN 105187343 B CN105187343 B CN 105187343B
- Authority
- CN
- China
- Prior art keywords
- self
- interference
- voltage
- port
- interference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本发明公开了一种同时同频全双工系统中的降低自干扰的方法和装置，包括天线、第一可调谐网络、第二可调谐网络、环形器、滤波器、耦合器、检波器和控制电路，环形器的第一端口与信号输入端连接，环形器的第二端口与天线的发射输入端连接，环形器的第三端口通过滤波器与耦合器的输入端连接，耦合器的第一输出端与后级的射频接收系统连接，耦合器的第二输出端通过检波器与控制电路的输入端连接，控制电路的输出端分别与第一可调谐网络和第二可调谐网络的第一端口连接，第一可调谐网络的第二端口与环形器的第二端口连接，第二可调谐网络的第二端口与环形器的第三端口连接。本发明克服了由于器件不良匹配对同时同频全双工通信系统造成的自干扰问题。
Description
技术领域
本发明涉及同时同频全双工通信技术领域，特别是涉及一种同时同频全双工系统中的降低自干扰的方法和装置。
背景技术
在频谱资源日益紧张的今天，在同一时间、同一频段下传输的全双工通信成为无线通信研究的热点。全双工通信相比于半双工通信，全双工通信的频谱利用率理论上可以提高一倍；全双工通信系统相较于半双工通信系统具有显而易见的优势。
全双工通信研究中最大的难点在于发射信号所造成的同频率的自干扰信号往往比接收信号的强度大许多倍。一种普遍的全双工收发天线系统中包括了收发一体的天线和环形器等设备，如图1所示；天线在发射信号的同时，也接收到来自远端的通频率信号，天线传输线同环形器相连接，根据传输线相关理论，当天线和传输线没有完全匹配时，发射信号会有一部分从天线段反射回环形器，这一部分的反射信号是同频自干扰信号的重要来源之一；环形器用于起到隔离收发信号的作用，在环形器做到完全匹配时，理论上从环形器第一端口输入的信号不会泄漏到环形器的第三端口，然而现实情况中，完全匹配很难做到，因而第三端口会有从第一端口泄漏过来的发射信号，环形器泄露的信号也是自干扰信号的来源之一。为了保证通信的顺利进行，需要对自干扰信号进行抵消处理。现在常用的自干扰信号的抵消处理方式包括：天线干扰抵消法、射频干扰抵消法和数字干扰抵消法。
所述天线干扰抵消法是通过收发天线的空间布放位置，使得发射天线距离接收天线的路程差为半波的奇数倍，从而使两发射天线的发射信号在接收天线处的相位差为π，可以实现两路自干扰信号的抵消。
所述射频干扰抵消法是通过对参考信号的相位和幅度进行调节，与自干扰信号做相减来达到干扰抵消的目的。
所述数字干扰抵消法是接收机先得到参考的参考自干扰信号，然后按照到达接收机ADC的链路系数在数字域上进行重建，接着将其从接收的原始信号中减去，剩下的有用信号再解调得到期望发射机的信号。
上述三种自干扰信号的抵消方式着重的方面在于通过对参考信号的幅度、相位的调节来达到自干扰信号抵消的效果。但是，值得注意的是，上述三种自干扰信号的抵消方式考虑的都是在已有自干扰信号的前提下对自干扰信号进行抵消处理，而并没有考虑到通过某种方式来改善环形器泄露和天线不匹配的问题来降低自干扰信号。
发明内容
本发明的目的在于克服现有技术的不足，提供一种同时同频全双工系统中的降低自干扰的方法和装置，克服了由于器件不良匹配对同时同频全双工通信系统造成的自干扰问题。
本发明的目的是通过以下技术方案来实现的：一种同时同频全双工系统中的降低自干扰的装置，包括天线、第一可调谐网络、第二可调谐网络、环形器、滤波器、耦合器、检波器和控制电路，环形器的第一端口与信号输入端连接，环形器的第二端口与天线的发射输入端连接，环形器的第三端口与滤波器的输入端连接，滤波器的输出端与耦合器的输入端连接，耦合器的第一输出端与后级的射频接收系统连接，耦合器的第二输出端与检波器的输入端连接，检波器的输出端与控制电路的输入端连接，控制电路的输出端分别与第一可调谐网络的第一端口和第二可调谐网络的第一端口连接，第一可调谐网络的第二端口连接于环形器的第二端口与天线的发射输入端的连接点，第二可调谐网络的第二端口连接于环形器的第三端口与滤波器的输入端的连接点。
所述第一可调谐网络为L型可调谐网络、T型可调谐网络或π型可调谐网络，所述第二可调谐网络为L型可调谐网络、T型可调谐网络或π型可调谐网络。
所述控制电路包括模数转换器ADC、FPGA芯片和数模转换器DAC，模数转换器ADC的输入端与检波器的输出端连接，模数转换器ADC的输出端与FPGA芯片的输入端连接，FPGA芯片的输出端与数模转换器DAC的输入端连接，数模转换器DAC的输出端分别与第一可调谐网络的第一端口和第二可调谐网络的第一端口连接。
一种同时同频全双工系统中的降低自干扰的方法，包括以下步骤：
S1.将自干扰信号r(t)耦合出第一自干扰信号r1(t)和第二自干扰信号r2(t)，且第二自干扰信号r2(t)的功率大于第一自干扰信号r1(t)的功率；
S2.检测第一自干扰信号r1(t)的功率并将该功率转换为电压值V'；
S3.根据电压值V和预设的控制算法判断是否满足终止条件：
若满足终止条件，则固定当前各项参数，自干扰信号r(t)的抑制过程完成；
若不满足终止条件，则调整第一可调谐网络的控制电压U1和第二可调谐网络的控制电压U2，跳转步骤S1。
所述步骤S1包括以下子步骤：
S11.发射信号经过环形器进入天线，接收信号经过天线进入环形器，产生自干扰信号r(t)；
S12.将自干扰信号r(t)送入滤波器进行滤波处理；
S13.将滤波后的自干扰信号r(t)送入耦合器，经过耦合器后自干扰信号r(t)变为第一自干扰信号r1(t)和第二自干扰信号r2(t)，且第一自干扰信号r1(t)的功率小于第二自干扰信号r2(t)的功率。
所述步骤S2包括以下子步骤：
S21.将第一自干扰信号r1(t)送至检波器，将第二自干扰信号r2(t)送至后续的射频接收系统；
S22.检波器检测第一自干扰信号r1(t)的功率，然后将该功率转换为第一自干扰信号r1(t)的电压值V'。
所述步骤S3包括以下子步骤：
S31.将电压值V'送入控制电路中的模数转换器ADC，模数转换器ADC将电压值转换为数字信号I；
S32.控制电路中的FPGA芯片根据数字信号I和预设的控制算法判断是否满足终止条件；
S33.若满足终止条件，则固定当前各项参数，自干扰信号r(t)的抑制过程完成；
S34.若不满足终止条件，则FPGA芯片输出用于调节第一可调谐网络的控制电压U1的数字信号I1和用于调节第二可调谐网络的控制电压U2的数字信号I2；控制电路中的数模转换器将数字信号I1转换为电压值U1'，将数字信号I2转换为和电压值U'2；用电压值U′1替换控制电压U1的当前值，用电压值U'2替换控制电压U2的当前值U2，跳转步骤S1。
所述步骤S3中判断是否满足终止条件包括以下子步骤：
S321.预设第一可调谐网络的控制电压U1和第二可调谐网络的控制电压U2，获取当前FPGA芯片接收到的数字信号I，定义变量k，变量k的初始值为0；
S322.利用工程梯度计算控制电压U1的梯度方向和控制电压U2的梯度方向
S323.利用公式(1)计算控制电压U1的当前电压值和控制电压U2的当前电压值根据控制电压U1的当前电压值计算数字信号I1，根据控制电压U2的当前电压值计算数字信号I2，k＝k+1，
Vk+1＝Vk-aGk (1)
式中：a-自定义的搜索步长，Gk-控制电压U1或控制电压U2的梯度方向；
S324.判断是否满足终止条件。
所述终止条件为||Gk||＜ε，其中ε为给定的非负数。
所述步骤S3之前还包括设置控制算法的步骤。
本发明的有益效果是：
(1)本发明从自干扰信号产生的源头入手，通过可调谐网络改善器件之间的匹配，从源头抑制自干扰信号；
(2)本发明可在全双工通信系统中与其它的自干扰信号抵消方式共同使用。
附图说明
图1为现有的全双工通信系统的结构示意图；
图2为本发明一种同时同频全双工系统中的降低自干扰的装置的结构示意图；
图3为本发明中L型可调谐网络的第一种结构示意图；
图4为本发明中L型可调谐网络的第二种结构示意图；
图5为本发明中L型可调谐网络的第三种结构示意图；
图6为本发明中L型可调谐网络的第四种结构示意图；
图7为本发明中T型可调谐网络的第一种结构示意图；
图8为本发明中T型可调谐网络的第二种结构示意图；
图9为本发明中T型可调谐网络的第三种结构示意图；
图10为本发明中T型可调谐网络的第四种结构示意图；
图11为本发明中π型可调谐网络的第一种结构示意图；
图12为本发明中π型可调谐网络的第二种结构示意图；
图13为本发明中π型可调谐网络的第三种结构示意图；
图14为本发明中π型可调谐网络的第四种结构示意图；
图15为本发明一种同时同频全双工系统中的降低自干扰的装置的一个实施例的结构示意图；
图16为本发明一种同时同频全双工系统中的降低自干扰的方法的流程图；
图17为本发明中判断是否满足终止条件的流程图。
具体实施方式
下面结合附图进一步详细描述本发明的技术方案，但本发明的保护范围不局限于以下所 述。
如图2所示，一种同时同频全双工系统中的降低自干扰的装置，包括天线、第一可调谐网络、第二可调谐网络、环形器、滤波器、耦合器、检波器和控制电路，环形器的第一端口与信号输入端连接，环形器的第二端口与天线的发射输入端连接，环形器的第三端口与滤波器的输入端连接，滤波器的输出端与耦合器的输入端连接，耦合器的第一输出端与后级的射频接收系统连接，耦合器的第二输出端与检波器的输入端连接，检波器的输出端与控制电路的输入端连接，控制电路的输出端分别与第一可调谐网络的第一端口和第二可调谐网络的第一端口连接，第一可调谐网络的第二端口连接于环形器的第二端口与天线的发射输入端的连接点，第二可调谐网络的第二端口连接于环形器的第三端口与滤波器的输入端的连接点。
所述控制电路包括模数转换器ADC、FPGA芯片和数模转换器DAC，模数转换器ADC的输入端与检波器的输出端连接，模数转换器ADC的输出端与FPGA芯片的输入端连接，FPGA芯片的输出端与数模转换器DAC的输入端连接，数模转换器DAC的输出端分别与第一可调谐网络的第一端口和第二可调谐网络的第一端口连接。
所述第一可调谐网络为L型可调谐网络、T型可调谐网络或π型可调谐网络。
所述第二可调谐网络为L型可调谐网络、T型可调谐网络或π型可调谐网络。
所述第一可调谐网络和第二可调谐网络的结构可以相同也可以不同。
工作原理为：发射信号经过环形器进入天线，接收信号经过天线进入环形器，产生自干扰信号r(t)；将自干扰信号r(t)送入滤波器进行滤波处理；将滤波后的自干扰信号r(t)送入耦合器，经过耦合器后自干扰信号r(t)变为第一自干扰信息r1(t)和第二自干扰信号r2(t)，且第二自干扰信号r2(t)的功率大于第一自干扰信号r1(t)的功率。将第一自干扰信号r1(t)送至检波器，将第二自干扰信号r2(t)送至后续的射频接收系统；检波器检测第一自干扰信号r1(t)的功率，然后将该功率转换为第一自干扰信号r1(t)的电压值V'；将电压值V'送入控制电路中的模数转换器ADC，模数转换器ADC将电压值转换为数字信号I；控制电路中的FPGA芯片根据数字信号I和预设的控制算法判断是否满足终止条件；若满足终止条件，则固定当前各项参数，自干扰信号r(t)的抑制过程完成；若不满足终止条件，则FPGA芯片输出用于调节第一可调谐网络的控制电压U1的数字信号I1和用于调节第二可调谐网络的控制电压U2的数字信号I2，控制电路中的数模转换器将数字信号I1和数字信号I2转换为电压值U′1和电压值U'2，用电压值U′1替换控制电压U1的当前值，用电压值U'2替换控制电压U2的当前值U2，重复上述步骤直到满 足终止条件。
图3为L型可调谐网络的第一种结构示意图，如图3所示，所述L型可调谐网络包括电感和变容二极管，变容二极管的负极接地，变容二极管的正极与电感的一端连接。
图4为L型可调谐网络的第二种结构示意图，如图4所示，所述L型可调谐网络包括电感和变容二极管，变容二极管的负极与电感的一端连接，电感的另一端接地。
图5为L型可调谐网络的第三种结构示意图，如图5所示，所述L型可调谐网络包括电感、变容二极管、第一电容和第二电容，变容二极管的负极接地，变容二极管的正极与电感的一端连接，第一电容和第二电容与变容二极管并联。
图6为L型可调谐网络的第四种结构示意图，如图6所示，所述L型可调谐网络包括电感、变容二极管、第一电容和第二电容，变容二极管的负极与电感的一端连接，电感的另一端接地，第一电容和第二电容均与变容二极管并联。
图7为T型可调谐网络的第一种结构示意图，如图7所示，所述T型可调谐网络包括第一电感、第二电感、第一变容二极管和第二变容二极管，第一电感与第二电感串联，第一变容二极管的正极连接于第一电感和第二电感的连接点，第一变容二极管的负极接地，第二变容二极管与第一变容二极管并联。
图8为T型可调谐网络的第二种结构示意图，如图8所示，所述T型可调谐二极管包括第一电感、第二电感、第一变容二极管和第二变容二极管，第一变容二极管的负极与第二变容二极管的负极连接，第一电感的一端连接于第一变容二极管和第二变容二极管的连接点，第一电感的另一端接地，第二电感与第一电感并联。
图9为T型可调谐网络的第三种结构示意图，如图9所示，所述T型可调谐网络包括第一电感、第二电感、第一变容二极管、第二变容二极管、第一电容和第二电容，第一电感与第二电感串联，第一变容二极管的正极连接于第一电感和第二电感的连接点，第一变容二极管的负极接地，第二变容二极管、第一电容和第二电容均与第一变容二极管并联，
图10为T型可调谐网络的第四种结构示意图，如图10所示，所述T型可调谐网络包括第一电感、第二电感、第一变容二极管、第二变容二极管、第一电容和第二电容，第一变容二极管的负极与第二变容二极管的负极连接，第一电感的一端连接于第一变容二极管和第二变容二极管的连接点，第一电感的另一端接地，第二电感与第一电感并联，第一电容与第一变容二极管并联，第二电容与第二变容二极管并联。
图11为π型可调谐网络的第一种结构示意图，如图11所示，所述π型可调谐网络包括第一电感、第二电感、第一变容二极管和第二变容二极管，第一变容二极管的负极接地，第一变容二极管的正极依次通过第一电感和第二电感与第二变容二极管的正极连接，第二变容 二极管的负极接地。
图12为π型可调谐网络的第二种结构示意图，如图12所示，所述π型可调谐网络包括第一电感、第二电感、第一变容二极管和第二变容二极管，第一变容二极管的负极通过第一电感接地，第二变容二极管的负极通过第二电感接地，第一变容二极管的正极与第二变容二极管的正极连接。
图13为π型可调谐网络的第三种结构示意图，如图13所示，所述π型可调谐网络包括第一电感、第二电感、第一变容二极管、第二变容二极管、第一电容和第二电容，第一变容二极管的正极依次通过第一电感和第二电感与第二变容二极管的正极连接，第二变容二极管的负极接地，第一电容与第一变容二极管并联，第二电容与第二变容二极管并联。
图14为π型可调谐网络的第四种结构示意图，如图14所示，所述π型可调谐网络包括第一电感、第二电感、第一变容二极管、第二变容二极管、第一电容和第二电容，第一变容二极管的负极通过第一电感接地，第二变容二极管的负极通过第二电感接地，第一变容二极管的正极与第二变容二极管的正极连接，第一电容与第一变容二极管并联，第二电容与第二变容二极管并联。
图15为本发明一种同时同频全双工系统中的降低自干扰的装置的一个实施例的结构示意图，一种同时同频全双工系统中的降低自干扰的装置，包括天线、第一可调谐网络、第二可调谐网络、环形器、滤波器、耦合器、检波器和控制电路，环形器的第一端口与信号输入端连接，环形器的第二端口与天线的发射输入端连接，环形器的第三端口与滤波器的输入端连接，滤波器的输出端与耦合器的输入端连接，耦合器的第一输出端与后级的射频接收系统连接，耦合器的第二输出端与检波器的输入端连接，检波器的输出端与控制电路的输入端连接，控制电路的输出端分别与第一可调谐网络的第一端口和第二可调谐网络的第一端口连接，第一可调谐网络的第二端口连接于环形器的第二端口与天线的发射输入端的连接点，第二可调谐网络的第二端口连接于环形器的第三端口与滤波器的输入端的连接点。
所述第一可调谐网络包括第一电感、第一变容二极管、第一电容和第二电容，第一变容二极管的负极接地，第一变容二极管的正极分别与第一电感的一端和控制电路的输出端连接，第一电感的另一端连接于环形器的第二端口与天线的连接点，第一电容和第二电容与第一变容二极管并联。
所述第二可调谐网络包括第二电感、第二变容二极管、第三电容和第四电容，第二变容二极管的负极接地，第二变容二极管的正极分别与第二电感的一端和控制电路的输出端连接，第二电感的另一端连接于环形器的第三端口与滤波器的输入端的连接点，第三电容和第四电容与第二变容二极管并联。
如图16和图17所示，一种同时同频全双工系统中的降低自干扰的方法，包括以下步骤：
S1.将自干扰信号r(t)耦合出第一自干扰信号r1(t)和第二自干扰信号r2(t)，且第二自干扰信号r2(t)的功率大于第一自干扰信号r1(t)的功率。
所述步骤S1包括以下子步骤：
S11.发射信号经过环形器进入天线，接收信号经过天线进入环形器，产生自干扰信号r(t)；
S12.将自干扰信号r(t)送入滤波器进行滤波处理；
S13.将滤波后的自干扰信号r(t)送入耦合器，经过耦合器后自干扰信号r(t)变为第一自干扰信号r1(t)和第二自干扰信号r2(t)，且第一自干扰信号r1(t)的功率小于第二自干扰信号r2(t)的功率。
S2.检测第一自干扰信号r1(t)的功率并将该功率转换为电压值V'。
所述步骤S2包括以下子步骤：
S21.将第一自干扰信号r1(t)送至检波器，将第二自干扰信号r2(t)送至后续的射频接收系统；
S22.检波器检测第一自干扰信号r1(t)的功率，然后将该功率转换为第一自干扰信号r1(t)的电压值V'。
S3.根据电压值V和预设的控制算法判断是否满足终止条件：
若满足终止条件，则固定当前各项参数，自干扰信号r(t)的抑制过程完成；
若不满足终止条件，则调整第一可调谐网络的控制电压U1和第二可调谐网络的控制电压U2，跳转步骤S1。
所述步骤S3包括以下子步骤：
S31.将电压值V'送入控制电路中的模数转换器ADC，模数转换器ADC将电压值转换为数字信号I；
S32.控制电路中的FPGA芯片根据数字信号I和预设的控制算法判断是否满足终止条件；
S33.若满足终止条件，则固定当前各项参数，自干扰信号r(t)的抑制过程完成；
S34.若不满足终止条件，则FPGA芯片输出用于调节第一可调谐网络的控制电压U1的数 字信号I1和用于调节第二可调谐网络的控制电压U2的数字信号I2；控制电路中的数模转换器将数字信号I1转换为电压值U′1，将数字信号I2转换为和电压值U'2；用电压值U′1替换控制电压U1的当前值，用电压值U'2替换控制电压U2的当前值U2，跳转步骤S1。
所述控制算法采用最速下降法。
所述步骤S3中判断是否满足终止条件包括以下子步骤：
S321.预设第一可调谐网络的控制电压U1和第二可调谐网络的控制电压U2，获取当前FPGA芯片接收到的数字信号I，定义变量k，变量k的初始值为0；
S322.利用工程梯度计算控制电压U1的梯度方向和控制电压U2的梯度方向
S323.利用公式(1)计算控制电压U1的当前电压值和控制电压U2的当前电压值根据控制电压U1的当前电压值计算数字信号I1，根据控制电压U2的当前电压值计算数字信号I2，更新变量k的值：k＝k+1，
Vk+1＝Vk-aGk (1)
式中：a-自定义的搜索步长，Gk-控制电压U1或控制电压U2的梯度方向；
S324.判断是否满足终止条件。
所述终止条件为||Gk||＜ε，其中ε为给定的非负数。
所述步骤S3之前还包括设置控制算法的步骤。
Claims (10)
1.一种同时同频全双工系统中的降低自干扰的装置，其特征在于：包括天线、第一可调谐网络、第二可调谐网络、环形器、滤波器、耦合器、检波器和控制电路，环形器的第一端口与信号输入端连接，环形器的第二端口与天线的发射输入端连接，环形器的第三端口与滤波器的输入端连接，滤波器的输出端与耦合器的输入端连接，耦合器的第一输出端与后级的射频接收系统连接，耦合器的第二输出端与检波器的输入端连接，检波器的输出端与控制电路的输入端连接，控制电路的输出端分别与第一可调谐网络的第一端口和第二可调谐网络的第一端口连接，第一可调谐网络的第二端口连接于环形器的第二端口与天线的发射输入端的连接点，第二可调谐网络的第二端口连接于环形器的第三端口与滤波器的输入端的连接点。
2.根据权利要求1所述的一种同时同频全双工系统中的降低自干扰的装置，其特征在于：所述第一可调谐网络为L型可调谐网络、T型可调谐网络或π型可调谐网络，所述第二可调谐网络为L型可调谐网络、T型可调谐网络或π型可调谐网络。
3.根据权利要求1所述的一种同时同频全双工系统中的降低自干扰的装置，其特征在于：所述控制电路包括模数转换器ADC、FPGA芯片和数模转换器DAC，模数转换器ADC的输入端与检波器的输出端连接，模数转换器ADC的输出端与FPGA芯片的输入端连接，FPGA芯片的输出端与数模转换器DAC的输入端连接，数模转换器DAC的输出端分别与第一可调谐网络的第一端口和第二可调谐网络的第一端口连接。
4.一种同时同频全双工系统中的降低自干扰的方法，其特征在于：包括以下步骤：
S1.将自干扰信号r(t)耦合出第一自干扰信号r1(t)和第二自干扰信号r2(t)，且第二自干扰信号r2(t)的功率大于第一自干扰信号r1(t)的功率；
S2.检测第一自干扰信号r1(t)的功率并将该功率转换为电压值V′；
S3.根据电压值V′和预设的控制算法判断是否满足终止条件：
若满足终止条件，则固定当前各项参数，自干扰信号r(t)的抑制过程完成；
若不满足终止条件，则调整第一可调谐网络的控制电压U1和第二可调谐网络的控制电压U2，跳转步骤S1。
5.根据权利要求4所述的一种同时同频全双工系统中的降低自干扰的方法，其特征在于：所述步骤S1包括以下子步骤：
S11.发射信号经过环形器进入天线，接收信号经过天线进入环形器，产生自干扰信号r(t)；
S12.将自干扰信号r(t)送入滤波器进行滤波处理；
S13.将滤波后的自干扰信号r(t)送入耦合器，经过耦合器后自干扰信号r(t)变为第一自干扰信号r1(t)和第二自干扰信号r2(t)，且第一自干扰信号r1(t)的功率小于第二自干扰信号r2(t)的功率。
6.根据权利要求4所述的一种同时同频全双工系统中的降低自干扰的方法，其特征在于：所述步骤S2包括以下子步骤：
S21.将第一自干扰信号r1(t)送至检波器，将第二自干扰信号r2(t)送至后续的射频接收系统；
S22.检波器检测第一自干扰信号r1(t)的功率，然后将该功率转换为第一自干扰信号r1(t)的电压值V′。
7.根据权利要求4所述的一种同时同频全双工系统中的降低自干扰的方法，其特征在于：所述步骤S3包括以下子步骤：
S31.将电压值V′送入控制电路中的模数转换器ADC，模数转换器ADC将电压值转换为数字信号I；
S32.控制电路中的FPGA芯片根据数字信号I和预设的控制算法判断是否满足终止条件；
S33.若满足终止条件，则固定当前各项参数，自干扰信号r(t)的抑制过程完成；
S34.若不满足终止条件，则FPGA芯片输出用于调节第一可调谐网络的控制电压U1的数字信号I1和用于调节第二可调谐网络的控制电压U2的数字信号I2；控制电路中的数模转换器将数字信号I1转换为电压值U′1，将数字信号I2转换为电压值U′2；用电压值U′1替换控制电压U1的当前值，用电压值U′2替换控制电压U2的当前值U2，跳转步骤S1。
8.根据权利要求7所述的一种同时同频全双工系统中的降低自干扰的方法，其特征在于：所述步骤S3中判断是否满足终止条件包括以下子步骤：
S321.预设第一可调谐网络的控制电压U1和第二可调谐网络的控制电压U2，获取当前FPGA芯片接收到的数字信号I，定义变量k，变量k的初始值为0；
S322.利用工程梯度计算控制电压U1的梯度方向和控制电压U2的梯度方向
S323.利用公式1计算控制电压U1的当前电压值V1 k+1和控制电压U2的当前电压值根据控制电压U1的当前电压值V1 k+1计算数字信号I1，根据控制电压U2的当前电压值计算数字信号I2，k＝k+1，
Vk+1＝Vk-aGk 1
式中：a-自定义的搜索步长，G k-控制电压U1或控制电压U2的梯度方向；
S324.判断是否满足终止条件。
9.根据权利要求8所述的一种同时同频全双工系统中的降低自干扰的方法，其特征在于：所述终止条件为||G k||＜ε，其中ε为给定的非负数。
10.根据权利要求4所述的一种同时同频全双工系统中的降低自干扰的方法，其特征在于：所述步骤S3之前还包括设置控制算法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510516377.7A CN105187343B (zh) | 2015-08-20 | 2015-08-20 | 一种同时同频全双工系统中的降低自干扰的方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510516377.7A CN105187343B (zh) | 2015-08-20 | 2015-08-20 | 一种同时同频全双工系统中的降低自干扰的方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105187343A CN105187343A (zh) | 2015-12-23 |
| CN105187343B true CN105187343B (zh) | 2018-05-08 |
Family
ID=54909190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510516377.7A Active CN105187343B (zh) | 2015-08-20 | 2015-08-20 | 一种同时同频全双工系统中的降低自干扰的方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105187343B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109660271A (zh) * | 2018-12-13 | 2019-04-19 | 电子科技大学 | 一种圆极化天线的自干扰模拟对消系统及方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107370706B (zh) * | 2017-08-21 | 2020-01-24 | 电子科技大学 | 一种基于频域半盲差分的ofdm信号全双工自干扰抑制方法 |
| CN109274617B (zh) * | 2018-09-14 | 2021-07-02 | 中国人民解放军国防科技大学 | 一种同时同频全双工测控应答机 |
| CN109802704B (zh) * | 2018-12-27 | 2022-03-04 | 航天信息股份有限公司 | 一种基于读写器的载波泄露信号消除装置及方法 |
| CN111082914B (zh) * | 2019-12-30 | 2020-12-01 | 华中科技大学 | 一种ofdma跨载波同频全双工配对方法、终端及存储介质 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103338172A (zh) * | 2013-07-24 | 2013-10-02 | 电子科技大学 | 一种多径环境下同时同频全双工自干扰抵消方法 |
| CN103427872A (zh) * | 2013-09-03 | 2013-12-04 | 电子科技大学 | 一种同时同频全双工多抽头射频自干扰抵消系统及方法 |
| CN103580720A (zh) * | 2013-11-20 | 2014-02-12 | 东南大学 | 一种同频全双工自干扰抵消装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8842584B2 (en) * | 2012-07-13 | 2014-09-23 | At&T Intellectual Property I, L.P. | System and method for full duplex cancellation |
-
2015
- 2015-08-20 CN CN201510516377.7A patent/CN105187343B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103338172A (zh) * | 2013-07-24 | 2013-10-02 | 电子科技大学 | 一种多径环境下同时同频全双工自干扰抵消方法 |
| CN103427872A (zh) * | 2013-09-03 | 2013-12-04 | 电子科技大学 | 一种同时同频全双工多抽头射频自干扰抵消系统及方法 |
| CN103580720A (zh) * | 2013-11-20 | 2014-02-12 | 东南大学 | 一种同频全双工自干扰抵消装置 |
Non-Patent Citations (2)
| Title |
|---|
| "同时同频全双工场景中的射频域自适应干扰抵消";王俊，赵宏志，卿朝进，唐友喜;《电子与信息学报》;20140615;全文 * |
| "结合天线互耦分析的同车电台射频干扰对消";刘建成，赵宏志，全厚德，崔佩璋，唐友喜，孙慧贤;《系统工程与电子技术》;20150506;全文 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109660271A (zh) * | 2018-12-13 | 2019-04-19 | 电子科技大学 | 一种圆极化天线的自干扰模拟对消系统及方法 |
| CN109660271B (zh) * | 2018-12-13 | 2020-04-07 | 电子科技大学 | 一种圆极化天线的自干扰模拟对消系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105187343A (zh) | 2015-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105187343B (zh) | 一种同时同频全双工系统中的降低自干扰的方法和装置 | |
| CN103580720B (zh) | 一种同频全双工自干扰抵消装置 | |
| KR101690120B1 (ko) | 적응적 무선-주파수 간섭 소거 장치 및 방법, 그리고 수신기 | |
| CN103427872B (zh) | 一种同时同频全双工多抽头射频自干扰抵消系统及方法 | |
| US9287967B2 (en) | Method, apparatus, and radio remote unit for transmitting wireless base band data | |
| CN107017913B (zh) | 一种射频收发电路 | |
| CN204068947U (zh) | 可调中频无线接收机及蓝牙模块 | |
| CN103458424B (zh) | 基于功率检测及环路延迟计算的自干扰消除方法 | |
| EP3311485B1 (en) | Method and apparatus for automatic tuning of an impedance matrix, and radio transmitter using this apparatus | |
| CN103546188A (zh) | 一种自调谐天线的无线移动终端及其调节方法 | |
| CN108781066B (zh) | 一种用于阻抗测量和自适应天线调谐的装置和方法 | |
| CN107231168B (zh) | 一种自干扰信号的消除装置及消除方法 | |
| CN101453228A (zh) | 共站址干扰消除系统和方法 | |
| CN105119629B (zh) | 同时同频全双工终端和系统 | |
| CN107276599A (zh) | 抗干扰方法、电路及移动终端 | |
| CN103427874A (zh) | 多径环境下大发射功率同时同频自干扰抵消系统及方法 | |
| CN106058464B (zh) | 自适应天线干扰消除装置、方法及其天线阵列、通信设备 | |
| CN104914426B (zh) | 一种基于自适应时延估计的近场测距系统及方法 | |
| US20170179601A1 (en) | Method for automatically adjusting tunable passive antennas, and automatically tunable antenna array using this method | |
| EP2498407B1 (en) | Mobile wireless communications device with adjustable impedance matching network and associated methods | |
| Yang et al. | An RF self-interference cancellation circuit for the full-duplex wireless communications | |
| CN105978500B (zh) | 模拟预失真系统、收发信机和通信设备 | |
| CN105490758A (zh) | 高精度射频驻波检测方法 | |
| CN111600620B (zh) | 一种用于消除干扰的模拟对消装置的对消方法 | |
| CN106330802A (zh) | 一种移动通信系统的数字预失真处理装置及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |