CN105185414A - 一种测试方法和装置 - Google Patents

Abstract

本发明实施例提供了一种测试方法和装置，其中的方法应用于主测设备，包括：将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；通过PCIE接口向被测设备发送所述第一数据包。本发明实施例能够降低主测设备的设计成本。

Description

一种测试方法和装置

技术领域

本发明涉及存储技术领域，特别是涉及一种测试方法和一种测试装置。

背景技术

随着集成电路深亚微米时代的到来，集成电路的规模不断扩大，促进了SoC(系统级芯片，SystemonaChip)的发展和应用。其中，存储器芯片是一种常用的SoC，为了保证其性能和可靠性，在其产品出厂前需要对其进行测试。

以闪存存储器芯片为例，现有测试方法采用主机对闪存存储器芯片进行测试，其中，主机与闪存存储器信息通过接口协议进行通信，具体地，主机可以通过该接口协议将块设备的访问指令发送给闪存存储器，而闪存存储器可以通过该接口协议接收该块设备的访问指令，并依据所接收的块设备的访问指令执行对应的测试操作，例如，该测试操作可以为读操作，并且，闪存存储器还可以通过该接口协议向主机发送读操作的结果，以使主机依据读操作的结果确认响应结果。

然而，对于闪存存储器芯片而言，其接口协议具体可以包括：SATA(串行高级技术附件，SerialAdvancedTechnologyAttachment)、eMMC(嵌入式多媒体卡，EmbeddedMultiMediaCard)和NVMe(非易失性存储总线，Non-VolatileMemoryExpress)等。目前，对于每一种接口协议的闪存存储器芯片，均需要设计具有相同接口协议的主机来进行测试，这样，在接口协议的种类较多时，需要设计同等数量的主机，由此，花费了大量的设计成本。

发明内容

鉴于上述问题，提出了本发明实施例以便提供一种克服上述问题或者至少部分地解决上述问题的一种测试方法和相应的一种测试装置。

为了解决上述问题，本发明实施例公开了一种测试方法，应用于主测设备，包括：

将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；

通过PCIE接口向被测设备发送所述第一数据包。

优选的，所述第一数据包的格式包括：处理层协议包TLP。

优选的，所述第一数据包包括：包头和数据有效负载，其中，所述包头用于表示需要传输的数据的类型，所述数据有效负载用于表示需要传输的数据。

优选的，所述主测设备为主机设备，所述被测设备为存储设备；或者，所述主测设备为存储设备，所述被测设备为主机设备。

优选的，所述方法还包括：

通过PCIE接口接收来自被测设备的第二数据包；

依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果。

优选的，所述块设备的访问指令对应的接口协议包括：串行高级技术附件SATA、嵌入式多媒体卡eMMC、非易失性存储总线NVMe和通用串行总线USB中的至少一种。

另一方面，本发明实施例还公开了一种测试方法，应用于被测设备，包括：

通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；

依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；

依据所述块设备的访问指令进行相应的测试操作。

优选的，所述方法还包括：

将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；

通过PCIE接口向主测设备发送所述第二数据包。

再一方面，本发明实施例还公开了一种测试装置，应用于主测设备，包括：

封装模块，用于将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；及

发送模块，用于通过PCIE接口向被测设备发送所述第一数据包。

优选的，所述第一数据包的格式包括：处理层协议包TLP。

优选的，所述第一数据包包括：包头和数据有效负载，其中，所述包头用于表示需要传输的数据的类型，所述数据有效负载用于表示需要传输的数据。

优选的，所述主测设备为主机设备，所述被测设备为存储设备；或者，所述主测设备为存储设备，所述被测设备为主机设备。

优选的，所述装置还包括：

接收模块，用于通过PCIE接口接收来自被测设备的第二数据包；

解析模块，用于依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果。

又一方面，本发明实施例还公开了一种测试装置，应用于被测设备，包括：

接收模块，用于通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；

解析模块，用于依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；及

测试模块，用于依据所述块设备的访问指令进行相应的测试操作。

优选的，所述装置还包括：

封装模块，用于将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；

发送模块，用于通过PCIE接口向主测设备发送所述第二数据包

本发明实施例包括以下优点：

本发明实施例的测试方法和装置中，主测设备可以将块设备的访问指令封装为符合PCIE协议的第一数据包，既可以保证该第一数据包通过PCIE接口到达被测设备，又可以使得被测设备依据PCIE协议对该第一数据包进行解析得到对应的测试协议；相对于现有测试方法中主测设备和被测设备之间通过被测设备的接口协议进行通信，由于本发明实施例中主测设备和被测设备之间可以通过PCIE协议这一种协议进行通信，故本发明实施例中主测设备可以适用于SATA、eMMC、NVMe等接口协议的被测设备，因此能够降低主测设备的设计成本。

附图说明

图1是本发明的一种测试方法实施例一的步骤流程图；

图2是本发明的一种测试方法实施例二的步骤流程图；

图3是本发明的一种测试方法实施例三的步骤流程图；

图4是本发明的一种测试装置实施例一的结构框图；

图5是本发明的一种主机设备的结构示意图；

图6是本发明的一种测试装置实施例二的结构框图；及

图7是本发明的一种主机设备的结构示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

方法实施例一

参照图1，示出了本发明的一种测试方法实施例一的步骤流程图，应用于主测设备，具体可以包括如下步骤：

步骤101、将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；

步骤102、通过PCIE接口向被测设备发送所述第一数据包。

本发明实施例可以应用于SoC的测试流程，特别地可以应用于存储器芯片的测试流程，本发明实施例主要以闪存存储器芯片的测试流程为例进行说明，其它SoC的测试流程相互参照即可。

相对于现有测试方法中主测设备和被测设备之间通过被测设备的接口协议进行通信，本发明实施例中主测设备和被测设备之间可以通过PCIE(外设部件互连总线扩展，PeripheralComponentInterconnectExpress)协议进行通信，并且，主测设备还可以将块设备的访问指令封装为符合PCIE协议的第一数据包，既可以保证该第一数据包通过PCIE接口到达被测设备，又可以使得被测设备依据PCIE协议对该第一数据包进行解析得到对应的测试协议；由于本发明实施例中主测设备和被测设备之间可以通过PCIE协议进行通信，因此，本发明实施例中主测设备可以适用于SATA、eMMC、NVMe、USB(通用串行协议，UniversalSerialBus)等不同接口协议的被测设备，这相对于现有测试方法，能够降低主测设备的设计成本。

在本发明的一种可选实施例中，所述主测设备可以为主机设备，所述被测设备可以为存储设备，则上述测试方法可用于测试存储设备的性能，在具体实现中，主机设备可以向存储设备发送写操作指令、读操作指令、擦除指令等块设备的访问指令，以使存储设备依据所述块设备的访问指令进行相应的测试操作，并将所述测试操作对应的操作结果作为所述块设备的访问指令对应的响应结果。

在本发明的另一种可选实施例中，所述主测设备可以为存储设备，所述被测设备可以为主机设备，则上述测试方法可用于在存储设备的性能良好的情况下测试主机设备的性能。

可以理解，上述仅是作为可选实施例，本发明实施例对于具体的主测设备和被测设备不加以限制。

在本发明的再一种可选实施例中，所述第一数据包的格式具体可以包括：TLP(处理层协议包，TransactionLayerPackage)。可选地，所述第一数据包具体可以包括：包头和数据有效负载，其中，所述包头可用于表示需要传输的数据的类型，包头的大小可以为4个双字节，包头中还可以规定数据有效负载的长度；所述数据有效负载可用于表示需要传输的数据(如块设备的访问指令等)，数据有效负载的最大值可以为4KB。可以理解，本发明实施例对于包头和数据有效负载的具体长度不加以限制。

在本发明的又一种可选实施例中，所述第一数据包还可以包括：循环冗余校验字段，该循环冗余校验字段可以用于对数据有效负载中的数据进行校验，若该位置为1，则表示接收方将解析该循环冗余校验字段，判断接收到的数据有效负载是否正确。可以理解，本发明实施例的TLP包还可以包括包尾等，本发明实施例对于TLP包的具体结构不加以限制。另外，除了TLP包外，其它符合PCIE协议的数据包格式也是可行的，本发明实施例对于第一数据包的具体格式不加以限制。

在本发明的一种应用示例中，假设块设备的访问指令为接口协议1的块设备的访问指令CMD25，该CMD25的含义具体为：依据指令名称向位置1写入数据1，则步骤101可以依据块设备的访问指令的含义获取写操作类型、指令名称、位置1、数据1等指令参数，并依据PCIE的规定向TLP包的预置位置填充对应的指令参数，如将写操作类型填充至包头的预置位置，将指令名称、位置1、数据1填充至数据有效负载的预置位置等等。同理，也可以按照上述过程对接口协议2的块设备的访问指令进行封装处理，以得到符合PCIE协议的第一数据包，本发明实施例对于将块设备的访问指令封装为符合PCIE协议的第一数据包的具体过程不加以限制。

在实际应用中，主测设备的接口可以通过PCIE总线等PCIE接口与被测设备的接口相连，则主测设备可以将第一数据包发送至PCIE总线，以使该第一数据包通过该PCIE总线对应的数据链路层传输至物理层，并通过物理层和数据链路层传输至被测设备。

综上，本发明实施例的测试方法中，主测设备可以将块设备的访问指令封装为符合PCIE协议的第一数据包，既可以保证该第一数据包通过PCIE接口到达被测设备，又可以使得被测设备依据PCIE协议对该第一数据包进行解析得到对应的测试协议；相对于现有测试方法中主测设备和被测设备之间通过被测设备的接口协议进行通信，由于本发明实施例中主测设备和被测设备之间可以通过PCIE协议这一种协议进行通信，故本发明实施例中主测设备可以适用于SATA、eMMC、NVMe等接口协议的被测设备，因此能够降低主测设备的设计成本。

方法实施例二

参照图2，示出了本发明的一种测试方法实施例二的步骤流程图，应用于主测设备，具体可以包括如下步骤：

步骤201、将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；

步骤202、通过PCIE接口向被测设备发送所述第一数据包；

步骤203、通过PCIE接口接收来自被测设备的第二数据包；

步骤204、依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果。

相对于实施例一，本实施例的主测设备还可以通过PCIE接口接收来自被测设备的第二数据包，并依据PCIE协议对所述第二数据包进行解析，得到相应的响应结果。在本发明的一种应用示例中，主机设备可以向存储设备发送写访问指令，该写访问指令可用于表示写访问的通知，而存储设备可以向主机设备返回响应结果，该响应结果可用于表示准备好写访问的通知，在接收到该响应结果后，主机设备可以继续向存储设备发送写访问指令对应的数据，如上述CMD25，其中，为了实现传输，写访问指令、响应结果和写访问指令对应的数据均需要被封装为符合外设部件互连总线扩展PCIE协议的数据包。

对于依据PCIE协议对所述第二数据包进行解析的过程而言，由于其为将块设备的访问指令封装为符合PCIE协议的第一数据包的过程类似，故在此不作赘述，相互参照即可。

方法实施例三

参照图3，示出了本发明的一种测试方法实施例三的步骤流程图，应用于被测设备，具体可以包括如下步骤：

步骤301、通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；

步骤302、依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；

步骤303、依据所述块设备的访问指令进行相应的测试操作。

在本发明的一种应用示例中，假设被测设备接收的为CMD25对应的第一数据包，则被测设备可以根据PCIE协议的规定，从第一数据包中解析出写操作类型、指令名称、位置1、数据1等块设备的访问指令的指令参数，从而可以依据这些指令参数进行相应的测试操作。对于依据PCIE协议对所述第一数据包进行解析的过程而言，由于其为将块设备的访问指令封装为符合PCIE协议的第一数据包的逆过程，故在此不作赘述，相互参照即可。

在本发明的一种可选实施例中，所述方法还可以包括：将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；通过PCIE接口向主测设备发送所述第二数据包。本可选实施例可以使主测设备从第二数据包中解析出测试操作对应的响应结果，。

需要说明的是，对于方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明实施例并不受所描述的动作顺序的限制，因为依据本发明实施例，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作并不一定是本发明实施例所必须的。

装置实施例一

参照图4，示出了本发明的一种测试装置实施例一的结构框图，应用于主测设备，具体可以包括如下模块：

封装模块401，用于将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；及

发送模块402，用于通过PCIE接口向被测设备发送所述第一数据包。

在本发明的一种可选实施例中，所述第一数据包的格式具体可以包括：处理层协议包TLP。

在本发明的另一种可选实施例中，所述第一数据包具体可以包括：包头和数据有效负载，其中，所述包头用于表示需要传输的数据的类型，所述数据有效负载用于表示需要传输的数据。

在本发明的再一种可选实施例中，所述主测设备为主机设备，所述被测设备为存储设备；或者，所述主测设备为存储设备，所述被测设备为主机设备。

在本发明的一种可选实施例中，所述装置还可以包括：

接收模块，用于通过PCIE接口接收来自被测设备的第二数据包；

解析模块，用于依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果。

在本发明的一种可选实施例中，上述主测设备可以为主机设备，参照图5，示出了本发明的一种主机设备的结构示意图，该主机设备与存储设备通过PCIE接口相连，具体可以包括：文件系统501和第一测试装置502；

其中，文件系统501可用于明确存储设备上的文件的方法和数据结构，以使测试人员依据文件系统501确定块设备的访问指令，并将该块设备的访问指令输出至第一测试装置；

第一测试装置502具体可以包括：

封装模块521，用于将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；及

发送模块522，用于通过主机设备的PCIE接口向被测设备发送所述第一数据包。

装置实施例二

参照图6，示出了本发明的一种测试装置实施例二的结构框图，应用于被测设备，具体可以包括如下模块：

接收模块601，用于通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；

解析模块602，用于依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；及

测试模块603，用于依据所述块设备的访问指令进行相应的测试操作。

在本发明的一种可选实施例中，所述装置还可以包括：

封装模块，用于将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；

发送模块，用于通过PCIE接口向主测设备发送所述第二数据包。

在本发明的一种可选实施例中，上述被测设备可以为存储设备，参照图7，示出了本发明的一种存储设备的结构示意图，该存储设备可以包括：FPGA(现场可编程门阵列，Field-ProgrammableGateArray)，且FPGA可以与主机设备通过PCIE接口相连，该存储设备具体可以包括：第二测试装置701和块装置702；第二测试装置701和块装置702可以通过SATA、eMMC、NVMe等接口相连；

其中，第二测试装置701具体可以包括：

接收模块711，用于通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；

解析模块712，用于依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；

所述块装置702具体可以包括：前端模块721、闪存转换层模块722和后端模块723，其中，前端模块721可以接收来自解析模块712的块设备的访问指令，并通过闪存转换层模块722和后端模块723依据所述块设备的访问指令进行相应的测试操作。

可以理解，图5所示主机设备和图7所示存储设备可以配合使用在测试系统中，本发明实施例对于具体的测试系统不加以限制。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种测试方法和一种测试装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (15)

1.一种测试方法，其特征在于，应用于主测设备，包括：

将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；

通过PCIE接口向被测设备发送所述第一数据包。

2.根据权利要求1所述的方法，其特征在于，所述第一数据包的格式包括：处理层协议包TLP。

3.根据权利要求2所述的方法，其特征在于，所述第一数据包包括：包头和数据有效负载，其中，所述包头用于表示需要传输的数据的类型，所述数据有效负载用于表示需要传输的数据。

4.根据权利要求1所述的方法，其特征在于，所述主测设备为主机设备，所述被测设备为存储设备；或者，所述主测设备为存储设备，所述被测设备为主机设备。

5.根据权利要求1至4中任一所述的方法，其特征在于，所述方法还包括：

通过PCIE接口接收来自被测设备的第二数据包；

依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果。

6.根据权利要求1至4中任一所述的方法，其特征在于，所述块设备的访问指令对应的接口协议包括：串行高级技术附件SATA、嵌入式多媒体卡eMMC、非易失性存储总线NVMe和通用串行总线USB中的至少一种。

7.一种测试方法，其特征在于，应用于被测设备，包括：

通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；

依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；

依据所述块设备的访问指令进行相应的测试操作。

8.根据权利要求7所述的方法，其特征在于，所述方法还包括：

将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；

通过PCIE接口向主测设备发送所述第二数据包。

9.一种测试装置，其特征在于，应用于主测设备，包括：

封装模块，用于将块设备的访问指令封装为符合外设部件互连总线扩展PCIE协议的第一数据包；及

发送模块，用于通过PCIE接口向被测设备发送所述第一数据包。

10.根据权利要求9所述的装置，其特征在于，所述第一数据包的格式包括：处理层协议包TLP。

11.根据权利要求10所述的装置，其特征在于，所述第一数据包包括：包头和数据有效负载，其中，所述包头用于表示需要传输的数据的类型，所述数据有效负载用于表示需要传输的数据。

12.根据权利要求9所述的装置，其特征在于，所述主测设备为主机设备，所述被测设备为存储设备；或者，所述主测设备为存储设备，所述被测设备为主机设备。

13.根据权利要求9至12中任一所述的装置，其特征在于，所述装置还包括：

接收模块，用于通过PCIE接口接收来自被测设备的第二数据包；

解析模块，用于依据PCIE协议对所述第二数据包进行解析，以得到相应的响应结果。

14.一种测试装置，其特征在于，应用于被测设备，包括：

接收模块，用于通过外设部件互连总线扩展PCIE接口接收来自主测设备的第一数据包；

解析模块，用于依据PCIE协议对所述第一数据包进行解析，以得到相应的块设备的访问指令；及

测试模块，用于依据所述块设备的访问指令进行相应的测试操作。

15.根据权利要求14所述的装置，其特征在于，所述装置还包括：

封装模块，用于将所述测试操作对应的响应结果封装为符合PCIE协议的第二数据包；

发送模块，用于通过PCIE接口向主测设备发送所述第二数据包。