CN105184113B - 用于实现安全视频输出路径的硬件辅助虚拟化 - Google Patents

用于实现安全视频输出路径的硬件辅助虚拟化 Download PDF

Info

Publication number
CN105184113B
CN105184113B CN201510093606.9A CN201510093606A CN105184113B CN 105184113 B CN105184113 B CN 105184113B CN 201510093606 A CN201510093606 A CN 201510093606A CN 105184113 B CN105184113 B CN 105184113B
Authority
CN
China
Prior art keywords
virtual machine
memory
identifier
affairs
digital content
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510093606.9A
Other languages
English (en)
Other versions
CN105184113A (zh
Inventor
T·W·洛
P·哈马伦德
A·瓦瑟鲍尔
S·C·P·宽
E·戴尔夫斯
D·A·马泰科蒂
S·J·鲁滨逊
G·N·什雅
P·H·王
C·W·谭
H·王
R·弗塔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105184113A publication Critical patent/CN105184113A/zh
Application granted granted Critical
Publication of CN105184113B publication Critical patent/CN105184113B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/575—Secure boot
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1052—Security improvement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/032—Protect output to user by software means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Storage Device Security (AREA)
  • Advance Control (AREA)

Abstract

本申请公开了用于实现安全视频输出路径的硬件辅助虚拟化。用于将硬件辅助的虚拟化用于实现安全视频输出路径的系统和方法。示例处理系统包括：存储器；共享的互连；以及，通过共享的互连通信地耦合到存储器的处理核，处理核用于：初始化第一虚拟机和第二虚拟机；响应于接收到由第一虚拟机启动的访问存储器缓冲区的存储器访问事务，利用第一虚拟机的标识符来标记该存储器访问事务；以及，响应于接收到由第二虚拟机启动的数字内容解码器访问事务，利用第二虚拟机的标识符来标记该数字解码器访问事务。

Description

用于实现安全视频输出路径的硬件辅助虚拟化
技术领域
本发明一般涉及计算机系统，具体而言，涉及用于将硬件辅助的虚拟化用于实现计算机系统的安全视频输出路径的系统和方法。
背景
数字权限管理(DRM)实现取决于底层硬件平台的安全性和内容保护能力。硬件平台的内容保护能力可以包括建立安全性的一连串信任的安全引导、加密密钥的保护、存储在硬件平台内的解密的帧的保护、以及已解码的内容输出的保护。
附图简述
本发明是通过示例而不是作为限制来说明的，当与附图一起考虑时并参考下列详细描述时，可以更完全地理解本发明，在附图中：
图1描绘了根据本公开的一个或多个方面的示例处理系统的高级组件图示；
图2示意地示出了根据本发明的一个或多个方面的促进一个或多个虚拟机的执行、同时分隔由虚拟机以及各种其他代理对共享硬件资源的访问的硬件辅助的虚拟化的示例实现；
图3描绘了根据本发明的一个或多个方面的用于将硬件辅助的虚拟化用于实现安全视频输出路径的示例方法的流程图；
图4描绘了根据本公开的一个或多个方面的示例计算机系统的高级组件图示；
图5描绘了根据本发明的一个或多个方面的处理器的框图；
图6a-6b示意地示出了根据本公开的一个或多个方面的处理器微架构的元素；
图7描绘了根据本发明的一个或多个方面的示例计算机系统的框图；
图8描绘了根据本公开的一个或多个方面的示例芯片上系统(SoC)的框图；
图9描绘了根据本公开的一个或多个方面的示例计算机系统的框图；以及
图10描绘了根据本公开的一个或多个方面的示例芯片上系统(SoC) 的框图。
具体实施方式
此处描述了用于实现基于虚拟机的保护的视频路径的处理系统以及相关的方法。此处所描述的系统和方法可以用于各种数字权限管理(DRM) 实现中。
此处的DRM应该是指用于数字内容项目(例如，视频内容、音频内容、多媒体内容等等)的控制、执行、查看、复制、打印以及改变的硬件和软件实现的方法。各种开放的和/或专有的标准定义与某些数字内容保护机制的基于硬件的实现相关联的DRM安全级别。
硬件平台的数字内容保护能力可以包括确定一连串信任的安全引导，用于加密/解密数字内容的加密密钥的保护，存储在硬件平台内的解密的内容部分(例如，帧)的保护，以及已解码的内容输出的保护。实现存储在共享硬件平台内的解密的内容部分的保护和由硬件平台输出的已解码的内容的保护要求分隔各种代理对共享硬件资源(例如，处理器、存储器，和/ 或外围设备)的访问。本发明采用基于硬件辅助的虚拟化的代理分离机制来实现与数字权限管理(DRM)相关联的数字内容保护功能。
硬件平台可以被配置成通过提供硬件辅助的虚拟化来执行一个或多个虚拟机。硬件平台可以包括通过共享的互连通信地耦合到存储器控制器和各种外围设备的处理器。根据本发明的一个或多个方面，硬件平台可以被配置成向每一虚拟机指定唯一标识符(VMID)，作为虚拟机的启动序列的一部分。硬件平台可以进一步被配置成通过将相应的虚拟机标识符包括在所有共享的互连访问事务中，来认证访问共享的互连的所有事务。共享的互连、存储器控制器、以及外围设备可以被配置成基于由处理器提供的虚拟机标识符来认证所有访问。
在说明性示例中，硬件平台可以执行第一(安全)虚拟机和第二(非安全)虚拟机。非安全虚拟机可以被编程为，通过网络接口或从文件系统输入经加密的数字内容项目(例如，视频内容项目)，并将经加密的数字内容项目存储到可被第一虚拟机访问的共享存储器区域中。安全虚拟机可以被编程为从共享存储器区域检索经加密的数字内容项目的一个或多个部分(例如，帧)，解密检索到的内容部分，并将经解密的内容部分存储到被编程为仅安全虚拟机能访问的安全存储器区域中。然后，安全虚拟机可以导致视频解码器解码经解密的内容部分，并通过保护的流式传送端口将已解码的内容部分传输到显示控制器。下面作为示例而并非作为限制地比较详细地描述了上面引用的方法和系统的各方面。
在下面的描述中，阐述了很多具体细节，诸如特定类型的处理器和系统配置、特定硬件结构、特定架构和微架构细节、特定寄存器配置、特定指令类型、特定系统组件、特定测量值/高度、特定处理器流水线级和操作的示例，以便提供对本发明的全面的理解。然而，对本领域普通技术人员显而易见的是，可以不必使用这些具体细节来实施此处所公开的方法。在其他情况下，没有详细描述已知的组件或方法，诸如特定和替代处理器架构、特定逻辑电路/用于描述算法的代码、特定固件代码、特定互连操作、特定逻辑配置、特定制造技术和材料、特定编译器实现、代码中的算法的特定表达、特定断电和选通技术/逻辑及计算机系统的其他特定操作细节，以避免对本发明造成不必要的模糊。
虽然将处理器参考来描述下列各示例，但是，其他实现也适用于其他类型的集成电路和逻辑设备。可以将此处所描述的示例的类似的技术和原理应用于可以得益于较高流水线吞吐量和改善的性能的其他类型的电路或半导体器件。此处所描述的示例的原理适用于执行数据操纵的任何处理器或机器。然而，本发明不仅限于执行512位、256位、128位、64位、32 位或16位数据操作的处理器或机器，并可以应用于其中执行对数据的操纵或管理的任何处理器和机器。
然而，示出了本发明和附图的示例不应该以限制的方式来解释，因为它们只是提供此处所描述的各实施例的示例，而并非提供此处所描述的各实施例的所有可能的实现的详细清单。虽然下面的示例在执行单元以及逻辑电路的上下文中描述了指令处理和分布，但是此处所描述的系统和方法的其他实现可以通过存储在机器可读的、有形的介质上的数据或指令来完成，这些数据或指令当由机器执行时，使机器执行根据此处所描述的至少一个实施例的功能。在某些实现中，与此处所描述的各实施例相关联的功能是以机器可执行指令来实现的。指令可以用来使利用指令编程的通用或专用的处理器来执行此处所描述的方法。此处所描述的实现可以作为计算机程序产品或软件来提供，该计算机程序产品或软件可以包括在其上存储了机器或计算机可读介质，指令可以被用来编程计算机(或其他电子器件) 以执行根据此处所描述的各实施例的一个或多个操作。可另选地，可以由包含用于执行操作的固定功能逻辑的特定硬件组件，或由编程的计算机组件和固定功能硬件组件的任何组合，来执行此处所描述的系统和方法的操作。
用于编程逻辑以执行此处所描述的方法的指令可以存储在系统中的存储器内，诸如DRAM、缓存、闪存，或其他存储器。此外，指令还可以通过网络或通过其他计算机可读介质来分发。如此，机器可读的介质可以包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机制，但不仅限于，软盘、光盘、压缩光盘、只读存储器(CD-ROM)，以及磁光盘、只读存储器(ROMs)、随机存取存储器(RAM)、可擦与可编程只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)、磁卡或光卡、闪存，或用于通过电的、光学的、声音或其他形式的传播信号(例如，载波、红外信号、数字信号等等)通过因特网来传输信息的有形的，机器可读的存储器。相应地，计算机可读介质包括适于以可由机器(例如，计算机)读取的形式来存储或传输电子指令或信息的任何类型的有形的机器可读取的介质。
此处“处理器”应该是指能够执行指令编码算术、逻辑或I/O操作的设备。在一个说明性示例中，处理器可以遵循冯诺依曼架构模型，并可以包括算术逻辑单元(ALU)、控制单元以及多个寄存器。另一方面，处理器可以包括一个或多个处理核，因此可以是通常能够处理单指令流水线的单核处理器，或同时可以处理多个指令流水线的多核处理器。在另一方面，处理器可以实现为单个集成电路，两个或更多个集成电路，或可以是多芯片模块(例如，其中，单个微处理器晶片被包括在单个集成电路封装中，因此共享单个插槽)的组件。
现在参考图1，所示是根据本公开的一个或多个方面的示例处理系统 100的框图。如图1所示，处理系统100可以包括通过共享的互连115耦合到存储器118和各种外围设备(包括数字内容解码器121(例如，由视频解码器所提供的数字内容解码器)和显示控制器125)的一个或多个处理核 111。在某些实现中，处理系统100还可以包括图1中未示出的各种其他组件。
处理系统100可以被设计为，通过实现硬件辅助的虚拟化，执行一个或多个虚拟机131A、131B，同时分隔虚拟机和各种其他代理对共享硬件资源(例如，处理器、存储器，和/或外围设备)的访问，如下面参考图2比较详细地描述的。
根据本发明的一个或多个方面，处理核111可以被配置成在一个或多个内部寄存器228中存储正在由硬件平台执行的一个或多个虚拟机131A、 131B的标识符。处理核111可以进一步被配置成通过将相应的虚拟机标识符包括在所有这样的事务中，来认证访问共享的互连115的所有事务。共享的互连115可以被配置成基于由处理核111提供的虚拟机标识符，来认证对耦合到共享的互连115的存储器118和各种外围设备的所有访问。
在说明性示例中，共享硬件平台可以执行第一(安全)虚拟机131A(在图1的说明性示例中，通过VMID＝1来标识)和第二(非安全)虚拟机 131B(在图1的说明性示例中，通过VMID＝2来标识)。
非安全虚拟机131B可以被编程为通过网络接口或从文件系统输入数字内容项目(例如，视频内容项目)的一个或多个经加密的帧(例如，帧)。在说明性示例中，可以从在线视频流服务中检索经加密的数字内容项目，用于由处理系统100被包括到其中的计算机系统实时流式传送。
响应于接收到数字内容项目的一个或多个经加密的部分，处理系统100 可以被配置成将经加密的内容部分存储在共享存储器区域135中。后者可以被安全和非安全虚拟机以及被各种其他代理访问，而不会损害数字内容项目的安全性，如同以经加密的形式存储在共享存储器中。
处理系统100可以启动接收到的数字内容项目的回放(例如，响应于接收到用户界面命令)。处理系统100可以配置共享的互连115，以只允许由安全虚拟机访问数字内容解码器121。
安全虚拟机131A可以被编程为从共享存储器区域135检索经加密的数字内容项目的一个或多个内容部分(例如，响应于从非安全虚拟机131B接收到信号)。安全虚拟机131A可以进一步被编程为解密检索到的内容部分，并将经解密的内容部分存储到安全存储器区域138中，该安全存储器区域 138被编程为只可被第一(安全)虚拟机访问。然后，安全虚拟机131A可以导致数字内容解码器121解码经解密的内容部分。可以由安全虚拟机 131A通过专用的流端口142将经过解码的内容部分传输到显示控制器125。可以通过硬件防止该专用的流端口142将流过流端口142到显示控制器125 的实时流重新定向到存储器或到另一代理。
响应于完成回放，处理系统100可以释放数字内容解码器121，使得它可被安全和非安全虚拟机及其他代理访问。
图2示意地示出了促进一个或多个虚拟机的执行而同时分隔由虚拟机以及各种其他代理通过共享的互连对共享硬件资源(例如，处理器、存储器，和/或外围设备)的访问的硬件辅助的虚拟化的示例实现。
处理系统100可以实现硬件辅助的虚拟化机制，以便处理核的指令集可以被扩展，以包括启动和退出虚拟机的指令。被称为虚拟机管理器(也被称为系统管理程序)205的软件模块可以被用来创建和管理一个或多个虚拟机131A、131B。虚拟机管理器205可以给每一虚拟机呈现来宾操作系统，并管理来宾操作系统的执行。各种应用程序软件可以由虚拟机131A、131B 通过共享处理系统100的硬件资源来执行。
由CPU模块102中包括的处理核111执行的将数据和指令移进和移出相应的处理核到共享的互连115、然后到外围设备288或到存储器118的操作被称为处理核事务。共享的互连115可以通过总线系统来提供，通过该总线系统，不同的硬件组件(诸如处理核111、总线主控器207、外围设备 288，和/或存储器118)相互进行通信。通信的内容可以包括定向至存储器 110和外围设备108的CPU事务。处理核启动的事务可以包括与对于虚拟机要被执行的指令相关联的指令和数据。除提供链接这些硬件组件的共享的通信织状结构之外，互连115也可以包括控制器220以控制共享的通信链路上的业务量。例如，响应于接收到定向至存储器118的事务，控制器 220可以解析事务以标识存储器的地址范围，并通过存储器控制器228写入或读取地址范围处的内容。进一步，处理核也可以通过外围控制器(未示出)将事务传输到外围设备288。
作为虚拟机的启动序列的一部分，控制虚拟机130的执行的虚拟机管理器205可以向每一虚拟机131A、131B指定唯一标识符(VMID)。每一总线主控器207(例如，直接存储器访问(DMA)控制器)可以利用当前拥有相应的总线主控器的虚拟机的标识符228来标记其事务。虚拟机管理器205可以具有对共享的互连115的通用(例如，超级用户)权限(例如，与VMID＝0相关联的)。
在某些实现中，由处理核111启动的不由L1/L2缓存来缓存的每一事务都可以用相应的虚拟机131A或131B的标识符来进行标记。缓存的处理器启动的事务可以用有特权的虚拟机的标识符(VMID＝0)进行标记，因为相对于缓存的事务的访问控制可以由硬件辅助的虚拟化机制来实现(例如，通过扩展的页面表(EPT))。
在某些实现中，存储器118可以被分区为多个区域。共享的互连115 可以实现存储器防火墙224，以基于用来标记存储器访问事务的虚拟机标识符来过滤对存储器范围的访问。在说明性示例中，共享的互连115可以维护存储器防火墙规则，包括存储器地址范围到虚拟机标识符的多个映射。由共享的互连115实现的存储器防火墙可以基于其中一个映射，仅在存储器访问事务被标记有被授权的虚拟机标识符时才允许该存储器访问事务进行以访问所请求的存储器范围。由共享的互连实现的存储器防火墙可以被配置成中止企图访问虚拟机不被允许访问的存储器区域的虚拟机启动的事务。
在某些实现中，共享的互连115还可以进一步实现外围设备防火墙 226，以基于用来标记外围设备访问事务的虚拟机标识符来过滤对外围设备 288的访问。在说明性示例中，共享的互连115可以维护外围防火墙规则，包括外围设备标识符到虚拟机标识符的多个映射。由共享的互连115实现的外围防火墙可以基于其中一个映射，仅在存储器访问事务被标记有被授权的虚拟机标识符时才允许该存储器访问事务进行以访问所请求的外围设备。由共享的互连实现的外围防火墙可以被配置成中止企图访问虚拟机不被允许访问的外围设备的虚拟机启动的事务。
在某些实现中，由共享的互连实现的存储器和/或外围防火墙规则可以被受信任的实体编程。在说明性示例中，与VMID＝0(最高特权级别)相关联的虚拟机管理器可以利用防火墙规则来配置共享的互连115，包括对于每一个虚拟机的允许的地址范围和/或外围标识符。
可另选地，存储器和/或外围防火墙可以由虚拟机管理器来实现。后者可以存储对于每一个虚拟机允许的地址范围和/或外围标识符，并可以被配置成通过中止企图访问虚拟机不被允许访问的存储器区域或外围设备的虚拟机启动的事务，实现存储器防火墙和/或外围防火墙。在此情况下，虚拟机标识符可能不一定由处理核发送到共享的互连，因为存储器访问和/或外围访问事务可以在处理核本身内由虚拟机管理器过滤。
可另选地，事务过滤防火墙可以由虚拟机正在企图访问的目标外围设备实现，或在专用外围总线中实现，如果外围设备通过专用的外围总线连接到共享的互连115。
图3描绘了根据本发明的一个或多个方面的用于实现基于虚拟机的保护的视频路径的示例方法的流程图。方法300可以由可以包括硬件(例如，电路、专用逻辑和/或可编程逻辑)、软件(例如，可在计算机系统上执行以执行硬件模拟的指令)或其组合的计算机系统来执行。方法300和/或其函数、例程、子例程或操作中的每一个都可以由执行方法的计算机系统的一个或多个物理处理器来执行。方法300的两个或更多函数、例程、子例程，或操作可以并行地或按照可以不同于上文所描述的顺序的顺序来执行。在某些实现中，方法300可以由单一处理线程执行。可另选地，方法300 可以由两个或更多处理线程执行，每一个线程都执行方法的一个或多个单个函数、例程、子例程、或操作。在说明性示例中，实现方法300的处理线程可以被同步(例如，使用信号标(semaphore)、关键部分和/或其他线程同步机制)。可另选地，实现方法300的处理线程可以相对于彼此异步地执行。在一个示例中，如图3所示出的，方法300可以由下文所描述的并由图 5-10 所示出的计算机系统执行。
参考图3，在框310，处理系统可以初始化安全虚拟机和非安全虚拟机。作为虚拟机的启动序列的一部分，虚拟机管理器可以向每一虚拟机指定唯一标识符(VMID)。
在框320，非安全虚拟机可以通过网络接口或从文件系统接收数字内容项目(例如，视频内容项目)的一个或多个经加密的部分(例如，帧)。在说明性示例中，可以从在线视频流服务中检索经加密的数字内容项目，用于由执行所述方法的处理系统被包括到其中的计算机系统实时流式传送。
在框330，非安全虚拟机可以将经加密的内容部分存储在共享存储器区域中。后者可以被安全和非安全虚拟机以及被各种其他代理访问，而不会损害数字内容项目的安全性，如同以经加密的形式存储在共享存储器中。
在框340，处理系统可以启动接收到的加密的数字内容项目的回放(例如，响应于接收到用户界面命令)。处理系统可以配置其共享的互连以只允许由安全虚拟机访问数字内容解码器。处理系统还可以进一步配置共享的互连以只允许由安全虚拟机访问安全存储器区域。
在框350，安全虚拟机可以从共享存储器区域检索经加密的数字内容项目的一个或多个内容部分(例如，响应于从非安全虚拟机接收到信号)，解密检索到的内容部分，并将经解密的内容部分存储到安全存储器区域中。在某些实现中，处理系统可以通过向存储器防火墙(例如，由共享的互连实现的)呈现安全虚拟机标识符，来认证由安全虚拟机启动的安全存储器访问事务。
在框360，安全虚拟机可以导致数字内容解码器解码经解密的内容部分。在某些实现中，处理系统可以通过向外围设备防火墙(例如，由共享的互连实现的)呈现安全虚拟机标识符，来认证由安全虚拟机启动的解码器访问事务。
在框370，安全虚拟机可以通过专用流端口，将经解码的部分传输到输入/输出(I/O)控制器(例如，显示控制器)。可以通过硬件防止该专用流端口将流过流端口142到I/O控制器的实时流重新定向到存储器或到另一代理。
在框380，处理系统可以响应于完成回放，释放数字内容解码器，使得它可被安全和非安全虚拟机及其他代理访问。响应于完成上文参考框380 所描述的操作，方法可以结束。
此处所描述的系统和方法将硬件辅助的虚拟化用于实现安全视频输出路径。尽管此处的描述引用显示控制器，但是，此处所描述的系统和方法也可以与其他功能图形单元一起使用。尽管此处的描述引用单一保护的显示会话，但是，此处所描述的系统和方法也可以被用来基于由显示引擎支持的并行重叠的数量，支持多个并行保护的会话。
虽然此处参考特定集成电路(诸如处理器)描述了各种系统和方法，但其他实现也可以适用于其他类型的集成电路和逻辑设备。可以将此处所描述的系统和方法的技术和原理应用于也可以得益于更好的能效和节能的其他类型的电路或半导体器件。例如，所公开的实现不仅限于任何特定类型的计算机系统，也可以用于诸如手持式设备、芯片上系统(SOC)设备以及嵌入式应用之类的其他设备中。手持式设备的某些示例包括蜂窝电话、网际协议设备、数码相机、个人数字助理(PDA)以及手持式PC。嵌入式应用通常包括微控制器、数字信号处理器(DSP)、网络计算机(NetPC)、机顶盒、网络集线器、广域网(WAN)交换机，或能够执行下面教导的功能和操作的任何其他系统。此外，此处所描述的系统和方法不仅限于物理计算设备，也可以涉及软件实现的方法。由此处所描述的系统和方法实现的电能节省可以独立于基于操作系统(OS)的机制，诸如高级配置和平台接口(ACPI)标准，并与其互补。
此处所描述的方法和系统可以通过对于膝上型计算机、台式机、手持式PC、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数字信号处理器(DSP)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播放器、手持式设备，以及各种其他电子设备的各种架构、设计和配置的计算机系统来实现，也适用于实现此处所描述的方法。一般而言，如此处所公开的能够包括处理器和/或其他执行逻辑的各种系统或电子设备一般适用于实现此处所描述的系统和方法。
图4描绘了根据本公开一个或多个方面的计算机系统的一个示例的高级的组件图示。根据此处所描述的实施例，计算机系统444可以包括处理器101来使用包括执行用于处理数据的算法的逻辑的执行单元。计算机系统444是基于位于加利福尼亚州圣克拉拉市的英特尔公司所提供的 PENTIUM IIITM、PENTIUM 4TM、XeonTM、Itanium、XScaleTM和/或StrongARMTM的微处理器的处理系统的代表，虽然也可以被用来其他系统 (包括具有其他微处理器的PC、工程工作站、机顶盒等等)。在一个实施例中，示例计算机系统444执行位于美国华盛顿州雷蒙德市的微软公司所提供的WINDOWSTM操作系统的一种版本，虽然也可以使用其他操作系统 (例如，UNIX和Linux)、嵌入式软件和/或图形用户界面。如此，此处所描述的各实施例不仅限于硬件电路和软件的任何特定的组合。
在说明性示例中，处理器101包括实现将执行至少一个指令的算法的一个或多个执行单元108，以及核111。可以在单处理器台式机或服务器系统的上下文中来描述一个实施例，但是，替换实施例可以被包括在多处理器系统中。计算机系统444是“中枢”系统体系结构的示例。计算机系统 444包括处理数据信号的处理器101。作为一个说明性示例，处理器110 包括复杂指令集计算机(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器、实现指令集的组合的处理器或任何其他处理器设备，诸如，例如，数字信号处理器。处理器101耦合到在处理器101及计算机系统444中的其他组件之间传输数据信号的处理器总线 110。计算机系统444的元件(例如，图形/视频卡112、存储器控制器中枢 116、存储器120、I/O控制器中枢130、无线收发器126、闪存BIOS 128、网络控制器134、音频控制器136、串行扩展端口138、I/O控制器140、等等)执行本领域普通技术人员所共知的它们的常规功能。
在一个实施例中，处理器101包括1级(L1)内部高速缓存。取决于体系结构，处理器101可以具有单个内部高速缓存或多级内部高速缓存。取决于特定实现以及需求，其他实施例包括内部和外部高速缓存两者的组合。寄存器组106将不同类型的数据存储在各种寄存器中，包括整数寄存器、浮点寄存器、向量寄存器、分组寄存器、影子寄存器(shadowregister)、检查点寄存器、状态寄存器以及指令指针寄存器。
执行单元108(包括执行整数以及浮点运算的逻辑)也驻留在处理器 101中。在一个实施例中，处理器101包括存储微代码的微代码(ucode) ROM，该微代码在被执行时将执行某些宏指令的算法或处理复杂情况。这里，微代码是潜在地可更新的，以为处理器101处理逻辑缺陷/修补。对于一个实施例，执行单元108包括处理紧缩的指令集109的逻辑。通过与执行指令的相关联的电路一起将紧缩的指令集109包括在通用处理器101的指令集中，许多多媒体应用程序所使用的操作可以使用通用处理器101中的紧缩的数据来执行。如此，通过使用全宽的处理器的数据总线来对紧缩的数据执行操作，许多多媒体应用程序被加速并且更有效率地被执行。这潜在地消除了跨处理器的数据总线来传输较小单位的数据以执行一个或多个操作(一次一个数据元素)的必要性。执行单元108的替换实施例也可以用于微控制器、嵌入式处理器、图形设备、DSP及其他类型的逻辑电路中。在某些实现中，计算机系统444还可以包括数据存储器124，下面比较详细地描述了其功能。
计算机系统444包括存储器120。存储器120包括动态随机存取存储器(DRAM)设备、静态随机存取存储器(SRAM)设备、闪存设备或其他存储器设备。存储器120存储要由处理器101执行的指令129和/或通过数据信号来表示的数据123。在某些实现中，指令129可以包括使用用于管理共享缓存的数据存储器124的指令，如下文比较详细地描述的。
存储器控制器中枢116耦合到处理器总线110和存储器120。在所示出的实施例中，存储器控制器中枢116可以是存储器控制器中枢(MCH)。处理器101可以通过处理器总线110与存储器控制器中枢116进行通信。存储器控制器中枢116提供到存储器120的高带宽存储器路径118，用于指令和数据存储，并用于存储图形命令、数据和纹理。存储器控制器中枢116 将在处理器101、存储器120及计算机系统444中的其他组件之间定向数据信号，并在处理器总线110、存储器120以及中枢接口总线122之间桥接数据信号。在某些实施例中，存储器控制器中枢116可以提供用于耦合到图形/视频卡112的图形端口。存储器控制器中枢116通过存储器接口118耦合到存储器120。图形/视频卡112通过加速图形端口(AGP)互连114耦合到存储器控制器中枢116。
计算机系统444使用专有的中枢接口总线122来将存储器控制器中枢 116耦合到I/O控制器中枢(ICH)130。ICH 130通过本地I/O总线来提供到某些I/O设备的直接连接。本地I/O总线是用于将外围设备连接到存储器 120、芯片组以及处理器101的高速I/O总线。音频控制器、固件中枢(闪存BIOS)128、无线收发器126、数据存储器124、包含用户输入和键盘接口的传统I/O控制器、诸如通用串行总线(USB)之类的串行扩展端口以及网络控制器134是一些示例。数据存储器124可以包括硬盘驱动器、软盘驱动器、CD-ROM设备、闪存设备或其他大容量存储设备。
对于系统的另一个实施例，根据一个实施例的指令可以与芯片上系统一起使用。芯片上系统的一个实施例包括处理器和存储器。一个这样的系统的存储器是闪存。闪存可以与处理器及其他系统组件位于同一个晶片上。另外，诸如存储器控制器或图形控制器之类的其他逻辑块也可以位于芯片上系统之上。
图5是根据本公开的一个或多个方面的包括执行指令的逻辑电路的处理器200的微架构的框图。在某些实施例中，根据一个实施例的指令可被实现为对具有字节、字、双字、四倍字等等的大小以及诸如单个和双精度整数和浮点数据类型之类的数据类型的数据元素进行操作。在一个实施例中，有序前端201是获取要被执行的指令并准备好它们供稍后在处理器流水线中使用的处理器200的一部分。前端201可以包括多个单元。在一个实施例中，指令预取器226从存储器中获取指令，并将它们馈送到指令解码器228，该指令解码器228又解码或解释它们。例如，在一个实施例中，解码器将接收到的指令解码为机器可以执行的一个或多个叫做微指令摂或微操作摂的操作。在其他实施例中，解码器将指令解析为微体系结构用来执行根据一个实施例的操作的操作码和对应的数据和控制字段。在一个实施例中，跟踪高速缓存230获取已解码的微操作，并将它们组装为程序有序序列或uop队列234中的跟踪以供执行。当跟踪高速缓存230遇到复杂指令时，微代码ROM 232提供完成操作所需的微操作。
某些指令被转换为单个微操作，而其他指令需要多个微操作才能完成完全操作。在一个实施例中，如果需要四个以上的微操作才能完成指令，则解码器228访问微代码ROM232来执行指令。对于一个实施例，指令可以被解码为少量的微操作，用于在指令解码器228处进行处理。在另一个实施例中，指令可以存储在微代码ROM 232内，以防需要若干个微操作才能完成该操作。跟踪缓存230引用入口点可编程逻辑阵列(PLA)来确定用于从微代码ROM 232中读取微代码序列的正确的微指令指针，以完成根据一个实施例的一个或多个指令。在微代码ROM 232完成对用于指令的微操作的排序之后，机器的前端201恢复从跟踪高速缓存230获取微操作。
无序执行引擎203是准备指令以供执行的地方。无序执行逻辑具有若干个缓冲器，以平缓和重新排序指令的流，以在它们离开流水线并被调度供执行时优化性能。分配器逻辑分配每一个微操作需要的以便执行的机器缓冲器和资源。寄存器重叠使用逻辑将逻辑寄存器映射到寄存器组中的条目。分配器还在指令调度器(存储器调度器、快速调度器202、慢/一般浮点调度器204以及简单浮点调度器206)的前面，为两个微操作队列中的一个中的每一个微操作分配条目，一个用于存储器操作而一个用于非存储器操作。微操作调度器202、204、206基于它们的依赖的输入寄存器操作数源的就绪状态以及微操作完成它们的操作所需的执行资源的可用性，来确定微操作何时准备好执行。一个实施例的快速调度器202可以在主时钟周期的每一半调度，而其他调度器只能每个主处理器时钟周期调度一次。调度器仲裁分派端口，来调度微操作以供执行。
整数寄存器组208、浮点寄存器组210在调度器202、204、206和执行块211中的执行单元212、214、216、218、220、222、224之间。对于整数和浮点运算，分别有单独的整数寄存器组208、浮点寄存器组210。一个实施例的每一个整数寄存器组208、浮点寄存器组210还包括旁路网络，该旁路网络可以将还没有被写入到寄存器组中的刚刚完成的结果旁路或转发到新依赖的微操作。整数寄存器组208和浮点寄存器组210还能够与其他文件进行数据交换。对于一个实施例，整数寄存器组208被拆分成两个单独的寄存器组，一个寄存器组用于低阶32位的数据，第二寄存器组用于高阶32位的数据。一个实施例的浮点寄存器组210具有128位宽的条目，因为浮点指令通常具有宽度从64到128位的操作数。
执行块211包含其中实际执行指令的执行单元212、214、216、218、 220、222、224。此部分包括整数寄存器组208、浮点寄存器组210，这些整数寄存器组208，浮点寄存器组210存储微指令需要执行的整数和浮点数据操作数值。一个实施例的处理器200包括若干个执行单元：地址生成单元(AGU)212、AGU 214、快速ALU 216、快速ALU 218、慢速ALU 220、浮点ALU 222、浮点移动单元224。对于一个实施例，浮点执行块222、 224执行浮点、MMX、SIMD以及SSE或其他操作。一个实施例的浮点ALU 222包括64位x 64位浮点除法器，以执行除法、平方根，以及剩余微操作。对于此处所描述系统和方法，可以利用浮点硬件来处理涉及浮点值的指令。在一个实施例中，ALU运算进入高速ALU执行单元216、218。一个实施例的快速ALU216、218可以执行快速的操作，带有一半时钟周期的有效延迟。对于一个实施例，大多数复杂的整数操作进入慢速ALU 220，因为慢速ALU 220包括用于长延迟类型的操作的整数执行硬件，诸如乘法器、移位器、标记逻辑以及分支处理。存储器加载/存储操作是由AGU 212、214 执行的。对于一个实施例，整数ALU 216、218、220是在对64位数据操作数执行整数操作的上下文中描述的。在替换实施例中，ALU 216、218、220 可被实现为支持各种数据位，包括16、32、128、256等等。类似地，浮点单元222，224可被实现为支持具有各种宽度的位的操作数的范围。对于一个实施例，浮点单元222、224可以结合SIMD和多媒体指令对128位宽的紧缩数据操作数进行操作。
在一个实施例中，微操作调度器202、204、206在父加载完成执行之前分派依赖的操作。由于微操作是在处理器200中投机性地调度和执行的，因此处理器200还包括处理存储器未命中的逻辑。如果数据加载在数据高速缓存中未命中，则在流水线中可能会有带有临时不正确的数据的离开调度器的正在执行的依赖的操作。重播机制跟踪并重新执行使用不正确的数据的指令。依赖的操作应该被重播，而独立的操作被允许完成。处理器的一个实施例的调度器和重播机制还被设计为捕捉用于文本字符串比较操作的指令序列。
术语“寄存器”可以表示被用作标识操作数的指令的一部分的板上的处理器存储器位置。换言之，寄存器可以是从处理器外部可使用的那些寄存器(从编程器的角度来看)。然而，实施例的寄存器在特定类型的电路的意义上不应该受限制。相反，实施例的寄存器能够存储和提供数据并执行此处所描述的功能。此处所描述的寄存器可以通过处理器内的电路使用任意数量的不同的技术来实现，诸如专用物理寄存器、使用寄存器重叠的动态地分配的物理寄存器、专用和动态地分配的物理寄存器的组合等等。在一个实施例中，整数寄存器存储32位整型数据。一个实施例的寄存器组还包含用于紧缩的数据的八个多媒体SIMD寄存器。对于下面的讨论，寄存器被理解为是被设计为保存紧缩的数据的数据寄存器，诸如利用加利福尼亚州Santa Clara的Intel Corporation的MMXTM技术实现的微处理器中的 64位宽MMXTM寄存器(在某些情况下，也简称为“mm”寄存器)。以整数和浮点形式存在的这些MMX寄存器，可以与伴随SIMD和SSE指令的紧缩数据元件一起操作。类似地，也可以使用涉及SSE2、SSE3、SSE4或以外的(一般地称为“SSEx”)技术的128位宽的XMM寄存器来保存这样的紧缩数据操作数。在一个实施例中，在存储紧缩的数据和整型数据时，寄存器不需要区分两种数据类型。在一个实施例中，整数和浮点包含在同一个寄存器组或者不同的寄存器组中。此外，在一个实施例中，浮点和整型数据可以存储在不同的寄存器中或相同寄存器中。
图6a-6b示意地示出了根据本公开的一个或多个方面的处理器微架构的元素。在图6b中，处理器流水线400包括获取级402、长度解码级404、解码级406、分配级408、重命名级410、调度(也称为分派或发布)级412、寄存器读取/存储器读取级414、执行级416、写回/存储器写入级418、异常处理级422以及提交级424。
在图6a中，箭头表示两个或更多单元之间的耦合，箭头的方向指出那些单元之间的数据流动的方向。图6a示出了处理器核111，包括耦合到执行引擎单元450的前端单元430，执行引擎单元450和前端单元430两者都耦合到存储器单元470。
核111可以是精简指令集计算(RISC)核、复杂指令集计算(CISC) 核、超长指令字(VLIW)核或混合型或替代核类型。作为另一种选项，核 111可以是专用的核，诸如例如网络或通信核、压缩引擎、图形核等等。
前端单元430包括耦合到指令高速缓存单元434的分支预测单元432，指令高速缓存单元434耦合到指令转换后备缓冲器(TLB)436，指令转换后备缓冲器436耦合到指令获取单元438，指令获取单元438耦合到解码单元440。解码单元或解码器可以解码指令，并生成一个或多个微操作、微代码入口点、微指令、其他指令或其他控制信号作为输出，它们从原始指令解码得出、或以别的方式反映、或来源于原始指令。解码器可以使用各种不同的机制来实现。合适的机制的示例包括，但不仅限于，查找表、硬件实现、可编程逻辑阵列(PLA)、微代码只读存储器(ROM)等等。指令高速缓存单元434进一步耦合到存储器单元470中的2级(L2)高速缓存单元476。解码单元440耦合到执行引擎单元450中的重命名/分配器单元452。
执行引擎单元450包括耦合到引退单元454的重命名/分配器单元452 和一组一个或多个调度器单元456。调度器单元456表示任意数量的不同的调度器，包括预留站、中心指令窗口等等。调度器单元456耦合到物理寄存器组单元458。物理寄存器组单元458中的每一个都表示一个或多个物理寄存器组，其中不同的文件存储一种或多种不同的数据类型，诸如标量整数、标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点等等、状态(例如，是要被执行的下一指令的地址的指令指针)等等。物理寄存器组单元 458被引退单元454重叠，以示出可以实现寄存器重叠使用和无序执行的各种方式(例如，使用重新排序缓冲器和引退寄存器组，使用未来的文件，历史缓冲器，以及引退寄存器组；使用寄存器图和寄存器的池；等等)。一般而言，体系结构寄存器从处理器的外部或从编程器的角度可见。寄存器不仅限于任何已知的特定类型的电路。各种不同类型的寄存器都是合适的，只要它们能够存储和提供如此处所描述的数据。合适的寄存器的示例包括，但不仅限于，专用物理寄存器，使用寄存器重叠的动态地分配的物理寄存器，专用和动态地分配的物理寄存器的组合，等等。引退单元454 和物理寄存器组单元458耦合到执行群集460。执行群集460包括一组一个或多个执行单元462和一组一个或多个存储器访问单元464。执行单元462 可以对各种类型的数据(例如，标量浮点、紧缩整数、紧缩浮点、向量整数、向量浮点)执行各种操作(例如，位移、加法、减法、乘法)。尽管一些实施例可以包括专用于特定功能或功能组的若干个执行单元，但是，其他实施例可以包括一个执行单元或所有都执行所有功能的多个执行单元。调度器单元456、物理寄存器组单元458，以及执行群集460被示为可能是多个，因为某些实施例对于某些类型的数据/操作创建单独的流水线(例如，标量整数流水线、标量浮点/紧缩整数/紧缩浮点/向量整数/向量浮点流水线，和/或存储器访问流水线，每一个流水线都具有它们自己的调度器单元、物理寄存器组单元，和/或执行群集——在单独的存储器访问流水线的情况下，实现了其中只有此流水线的执行群集具有存储器访问单元464的某些实施例)。还应该理解，使用单独的流水线，这些流水线中的一个或多个可以是无序发出/执行，其余的是有序的。
存储器访问单元组464耦合到存储器单元470，该存储器单元470包括耦合到数据高速缓存单元474的数据TLB单元472，该数据高速缓存单元474耦合到2级(L2)高速缓存单元476。在一个示例性实施例中，存储器访问单元464可以包括加载单元、存储地址单元以及存储数据单元，其中每一个都耦合到存储器单元470中的数据TLB单元472。L2高速缓存单元476耦合到一个或多个其他级别的高速缓存，最终耦合到主存储器。
作为示例，示例性寄存器重叠、无序发布/执行核架构可以按如下方式实现流水线400：指令获取438执行获取和长度解码级402以及404；解码单元440执行解码级406；重命名/分配器单元452执行分配级408和重命名级410；调度器单元456执行调度级412；物理寄存器组单元458和存储器单元470执行寄存器读取/存储器读取级414；执行群集460执行"执行级 416"；存储器单元470和物理寄存器组单元458执行写回/存储器写入级 418；涉及异常处理级422中可以涉及各种单元；以及，引退单元454和物理寄存器组单元458执行提交级424。
核111可以支持一个或多个指令集(例如，x86指令集(带有与较新的版本一起添加的某些扩展)；位于美国加州桑尼维尔的MIPS Technologies 的MIPS指令集；位于美国加州桑尼维尔的ARM Holdings的ARM指令集 (带有诸如NEON之类的可选的额外的扩展)。
在某些实现中，核可以支持多线程(执行操作或线程的两个或更多并行组)，并可以以各种方式达到这一目的，包括时间切片多线程、同时的多线程(其中，单个物理核为物理核同时正在多线程处理的每一个线程提供一种逻辑核)或其组合(例如，时间切片获取和解码和此后的同时的多线程处理，诸如在Hyperthreading技术中)。
尽管寄存器重叠使用是在无序执行的上下文中描述的，但是，应该理解，寄存器重叠可以用于有序架构中。尽管处理器的所示出的实施例还包括单独的指令和数据高速缓存单元434/474以及共享的L2高速缓存单元 476，但是，替换实施例对于指令和数据两者可以具有单个内部高速缓存，诸如，例如，1级(L1)内部高速缓存，或多级内部高速缓存。在某些实施例中，系统可以包括内部缓存和核和/或处理器外部的外部缓存的组合。可另选地，全部缓存都可以核和/或处理器外部的。
在某些实现中，处理器核111可以被设计为无序(OOO)核，以便通过一旦其操作数可用，就执行指令，而并非按程序顺序，来改善性能。然而，性能优点可能会被相当大的功率消耗增大抵消。当有多个执行线程可以供操作系统调度时，使用多个有序核而并非大的无序核可以改善处理器的能源消耗概况，而不会损害总体性能。如此，为改善处理器的性能和能源消耗可缩放性，后者可以被设计为支持可变数量的核，这取决于性能需求和可以用来供操作系统调度的线程的数量。
图7描绘了根据本公开的一个或多个方面的示例计算机系统的框图。如图7所示，多处理器系统700是点对点互连系统，并包括通过点对点互连750耦合的第一处理器770和第二处理器780。处理器770和780中的每一个都可以通过能够实现基于虚拟机的保护的视频路径的处理系统100的某个版本来提供，如上文比较详细地描述的。尽管只利用两个处理器770、 780来示出，但是，可以理解，本发明的范围不仅限于此。在其他实施例中，一个或多个额外的处理器可以存在于示例计算机系统中。
处理器770和780被示为分别包括集成存储器控制器单元772和782。处理器770还包括点对点(P-P)接口776和778，作为其总线控制器单元的一部分；类似地，第二处理器780包括P-P接口786和788。处理器770、 780可以使用P-P接口电路778，788通过点对点(P-P)接口750来交换信息。如图7所示，IMC 772和782将处理器耦合到相应的存储器，即存储器732和存储器734，它们可以是本地连接到相应的处理器的主存储器的部分。
处理器770、780中的每一个都可以使用点对点的接口电路776、786、 794、798，通过单个P-P接口752、754与芯片组790交换信息。芯片组790 还可以通过高性能的图形接口739与高性能的图形电路738交换信息。
共享高速缓存器(未示出)可以被包括在任一处理器中或者两个处理器的外面，通过P-P互连与处理器相连接，以便如果处理器被置于低功率模式下，处理器中的任何一个或两者的本地缓存信息可以存储在共享高速缓存器中。
芯片组790可以通过接口796耦合到第一总线716。在一个实施例中，第一总线716可以是外围组件互连(PCI)总线，或诸如PCI Express总线之类的总线，或另一第三代I/O互连总线，虽然本公开的范围不仅限于此。
如图7所示，各种I/O设备714可以耦合到第一总线716，以及将第一总线716耦合到第二总线720的总线桥接器718。在一个实施例中，第二总线720可以是低管脚数(LPC)总线。在一个实施例中，各种设备可以耦合到第二总线720，包括例如键盘和/或鼠标722、通信设备727和存储单元 728(诸如磁盘驱动器或可以包括指令/代码和数据730的其他大容量存储设备)。进一步地，音频I/O 724可以耦合到第二总线720。
图8描绘了根据本公开的一个或多个方面的示例芯片上系统(SoC)的框图。应用处理器910可以通过能够实现基于虚拟机的保护的视频路径的处理系统100的某个版本来提供，如上文比较详细地描述的。如由图8所示意地示出的，互连单元902可以耦合到：包括一组一个或多个核 502A-502N和共享高速缓存器单元506的应用处理器910，其中各个核502A-502N分别包括高速缓存单元504A-504N；系统代理单元510；总线控制器单元516；集成存储器控制器单元514；一组或一个或多个媒体处理器 920，可以包括集成的图形逻辑508、用于提供静止和/或视频摄像机功能的图像处理器924、用于提供硬件音频加速的音频处理器926、以及用于提供视频编码/解码加速的视频处理器928；静态随机存取存储器(SRAM)单元930；直接存储器访问(DMA)单元932；以及，用于耦合到一个或多个外部显示器的显示单元940。
图9描绘了根据本公开的一个或多个方面的示例计算机系统的框图。处理器1610可以通过能够实现基于虚拟机的保护的视频路径的处理系统 100的某个版本来提供，如上文比较详细地描述的。
由图9所示意地示出的系统1600可以包括实现为IC，其一些部分，单独的电子设备，或其他模块、逻辑、硬件、软件、固件的组件的任何组合，或，适用于计算机系统中的其组合，或作为以别的方式包括在计算机系统的机架内的组件。图9的框图旨在示出计算机系统的许多组件的高级别视图。然而，可以理解，可以省略所示出的某些组件，可以存在额外的组件，并且在其他实现中可以有所示出的组件的不同的布局。
处理器1610可以通过微处理器、多核处理器、多线程处理器、超低电压处理器、嵌入式处理器，或其他已知处理元件来提供。在所示出的实现中，处理器1610充当主处理单元，以及用于与系统1600的许多各种组件进行通信的中心枢纽。作为一个示例，处理器1600可以实现为芯片上系统 (SoC)。作为特定的说明性示例，处理器1610包括基于架构CoreTM的处理器，诸如i3、i5、i7或位于美国加利福尼亚州圣克拉拉市的英特尔公司所提供的另一这样的处理器。
处理器1610可以与系统存储器1615进行通信。在各实现中，单个存储器设备可以是不同的封装类型，诸如单管芯封装(SDP)，双管芯封装 (DDP)或四管芯封装(1P)。在某些实现中，这些设备可以直接焊接到主板中，以提供较低剖面的解决方案，而在其他实现中，设备可以被配置为一个或多个存储器模块，这些存储器模块又可以通过给定连接器耦合到主板。其他存储器实现也是可以的，诸如其他类型的存储器模块，例如，不同的双列直插存储器模块(DIMM)，包括但不限于microDIMM、 MiniDIMM。在一个说明性示例中，存储器的大小在2GB和16GB之间，并可被配置成DDR3LM封装或LPDDR2或LPDDR3存储器，其通过球栅阵列(BGA)焊接到主板中。
为提供诸如数据、应用程序、一个或多个操作系统等信息的持久性存储，大容量存储器1620还可以耦合到处理器1610。在某些实现中，为实现较薄的和较轻的系统设计以及改善系统响应性，大容量存储器1620可以通过SSD来实现。在其他实现中，大容量存储器可以主要通过带有较小量的 SSD存储器的硬盘驱动器(HDD)来实现，以充当SSD缓存，以在断电情况下实现上下文状态及其他这样的信息的非易失性存储，以便在系统活动的重新启动时可以进行快速的通电。
也如图9所示出的，闪存设备1622可以例如通过串行外围接口(SPI) 耦合到处理器1610。闪存设备1622可以提供系统软件的非易失性存储器，包括基本输入/输出软件(BIOS)以及系统的其他固件。
在各实现中，系统的大容量存储器可以通过SSD单独地提供或作为带有SSD缓存的磁盘、光学或其他驱动器来提供。在某些实现中，大容量存储器可以通过SSD来提供或作为与恢复(RST)缓存模块一起的HDD来提供。SSD缓存可被配置成单级缓存(SLC)或多级缓存(MLC)选项，以提供响应性的合适的级别。
各种输入/输出(IO)设备可以存在于系统1600内，包括例如可以通过在机架的盖子部分内配置的高清晰度LCD或LED面板提供的显示器 1624。此显示器面板还可以提供触摸屏1625，其在显示器面板上方从外部适应，以便通过用户与此触摸屏的交互，用户输入可以被提供到系统，以实现所需操作，例如，关于信息显示，访问信息等等。在某些实现中，显示器1624可以通过显示器互连耦合到处理器1610，该显示器互连可被实现为高性能图形互连。触摸屏1625可以通过另一互连(在一个实施例中，可以是I2C互连)耦合到处理器1610。除触摸屏1625之外，经由触摸的用户输入也可以通过触摸板1630进行，触摸板1630可以在机架内配置，还可以与触摸屏1625耦合到相同I2C互连。
各种传感器可以存在于系统内，并可以以不同的方式耦合到处理器 1610。某些惯性和环境传感器可以通过传感器中枢1640，例如通过I2C互连耦合到处理器1610。这些传感器可以包括加速度计1641、环境光传感器 (ALS)1642、罗盘1643以及陀螺仪1644。其他环境传感器可以包括一个或多个热传感器1646，在某些实施例中，这些热传感器1646可以通过系统管理总线(SMBus)总线耦合到处理器1610。在某些实现中，也可以存在一个或多个红外线或其他热量感应元件，或用于感应用户的存在或移动的任何其他元件。
各种外围设备可以通过低管脚数(LPC)互连耦合到处理器1610。在某些实现中，各种组件可以通过嵌入式控制器1635耦合。这样的组件可包括键盘1636(例如，通过PS2接口耦合)、风扇1637以及热传感器1639。在某些实施例中，触摸板1630还可以通过PS2接口耦合到EC 1635。另外，符合可信计算组(TCG)TPM规范版本1.2(2003年10月2日)的安全性处理器，诸如可信平台模块(TPM)1638，也可以通过此LPC互连，耦合到处理器1610。
在某些实现中，外围端口可以包括高清晰度媒体接口(HDMI)连接器 (可以是不同的形状因子，诸如全尺寸、小型或微型)；一个或多个USB 端口，诸如符合通用串行总线修订版3.0规范(2008年11月)的全尺寸外部端口，当系统处于"连接待机"状态并插入到AC墙上电源时，至少一个通电，用于对USB设备(诸如智能电话)充电。另外，还可以提供一个或多个ThunderboltTM端口。其他端口可以包括可被从外部访问的读卡器，诸如全尺寸SD-XC读卡器和/或用于WWAN的SIM读卡器(例如，8针脚读卡器)。对于音频，可以存在带有立体声音和话筒功能(例如，组合功能) 的3.5mm插孔，带有对于插孔检测的支持(例如，只支持使用盖子中的话筒的耳机或在电缆中带有话筒的耳机)。在某些实施例中，此插孔可以在立体声耳机和立体声话筒输入之间重新定任务。此外，还可以提供用于耦合到AC块(brick)的电源插孔。
系统1600可以以各种方式，包括以无线方式，与外部设备进行通信。在图9所示出的实施例中，存在各种无线模块，每一个无线模块都可以对应于为特定无线通信协议配置的无线电。用于在近距离(诸如近场)内进行无线通信的一种方式可以通过近场通信(NFC)单元1645，在一个实施例中，该单元1645可以通过SMBus与处理器1610进行通信。
额外的无线单元可包括其他近距离无线引擎，包括WLAN单元1650 和蓝牙单元1652。通过使用WLAN单元1650，可以实现符合给定电气与电子工程师学会(IEEE)802.11标准的Wi-FiTM通信，而通过蓝牙单元1652，可以进行通过蓝牙协议的近距离通信。这些单元可以通过例如USB链路或通用异步收发器(UART)链路，与处理器1610进行通信。或者，这些单元可以通过符合外围组件互连ExpressTM(PCIeTM)协议的互连，例如，符合PCI ExpressTM规范Base规范版本3.0(2007年1月17日)，或另一这样的协议，诸如串行数据输入/输出(SDIO)标准，耦合到处理器1610。当然，可以在一个或多个插入式卡上配置的这些外围设备之间的实际物理连接，可以通过适用于主板的NGFF连接器。
另外，无线广域通信(例如，符合蜂窝式或其他无线广域协议)可以通过WWAN单元1656进行，该WWAN单元1656又可以耦合到用户身份模块(SIM)1657。另外，为允许接收并使用位置信息，还可以存在GPS 模块1655。还可以存在USB 3.0摄像机1654。
为提供音频输入和输出，可以通过数字信号处理器(DSP)1660来实现音频处理器，DSP 1660可以通过高清晰度音频(HDA)链路来耦合到处理器1610。类似地，DSP 1660可以与集成的编/解码器(CODEC)和放大器1662进行通信，编/解码器和放大器1662又可以耦合到可以在机架内实现的输出扬声器1663和耳机1664。类似地，编/解码器和放大器1662可以耦合，以从话筒1665接收音频输入。
图10描绘了根据本公开的一个或多个方面的示例芯片上系统(SoC) 的框图。作为特定说明性示例，SOC 1700可以被包括在用户设备(UE) 中。在一个实施例中，UE是指被最终用户用来进行通信的任何设备，诸如手持式电话、智能电话、平板电脑、超薄型的笔记本、带有宽带适配器的笔记本或任何其他类似的通信设备。UE常常连接到基站或节点，该基站或节点潜在地本质上对应于GSM网络中的移动站(MS)。
如由图10所示意地示出的，SOC 1700可以包括两个核。核1706和1707 可以耦合到与总线接口单元1709和L2高速缓存1710相关联的L2高速缓存控制1708，以与系统1700的其他部分进行通信。互连1711可以包括芯片内互连，诸如IOSF、AMBA或其他互连。
互连1711可以提供到其他组件的通信信道，其他组件诸如与SIM卡连接的用户标识模块(SIM)1730、保存供核1706和1707执行以初始化和引导SOC 1700的引导代码的引导ROM 1735、与外部存储器(例如，DRAM 1760)连接的SDRAM控制器1740、与非易失性存储器(例如，闪存1765) 连接的闪存控制器1745、与外围设备连接的外围控制器1750(例如，串行外围接口)、显示和接收输入(允许触摸的输入)的视频编解码器1720和视频接口1725、用于执行图形相关的计算的GPU 1715等等。另外，系统还可以包括用于通信的外围设备，诸如蓝牙模块1770、3G调制解调器1775、 GPS 1780以及Wi-Fi 1785。系统1700还可以包括功率控制1755。
其他计算机系统设计和配置也可以适于实现此处所描述的系统和方法。下列示例示出了符合本公开的一个或多个方面的各种实现。
示例1是处理系统，包括：存储器；共享的互连；以及，通过所述共享的互连通信地耦合到所述存储器的处理核，所述处理核用于：初始化第一虚拟机和第二虚拟机；响应于接收到由所述第一虚拟机启动的访问存储器缓冲区的存储器访问事务，利用所述第一虚拟机的标识符来标记所述存储器访问事务；以及，响应于接收到由所述第二虚拟机启动的访问数字内容解码器的外围访问事务，利用所述第二虚拟机的标识符来标记所述外围事务。
示例2是示例1的处理系统，其特征在于，初始化所述第一虚拟机包括将所述第一虚拟机的所述标识符存储到第一内部寄存器中。
示例3是示例1-2中的任一示例的处理系统，其特征在于，初始化所述第二虚拟机包括将所述第二虚拟机的所述标识符存储到第二内部寄存器中。
示例4是示例1-3中的任一示例的处理系统，其特征在于，共享的互连用于实现存储器防火墙，以允许通过由下列各项中的一项认证的代理对所述存储器缓冲区的访问：所述第一虚拟机的所述标识符或所述第二虚拟机的所述标识符。
示例5是示例1-4中的任一示例的处理系统，其特征在于，所述共享的互连用于实现外围防火墙，以允许通过由所述第二虚拟机的所述标识符认证的代理对所述数字内容解码器的访问。
示例6是示例1-5中的任一示例的处理系统，其特征在于，第一虚拟机被编程为：从下列各项中的一项接收所述加密的内容部分：文件系统或网络；以及，将所述加密的内容部分存储到所述存储器缓冲区中。
示例7是示例1-6中的任一示例的处理系统，其特征在于，第二虚拟机被编程为：解密数字内容项目的一个或多个加密的内容部分以产生一个或多个经解密的内容部分；导致所述数字内容解码器通过解码所述加密的内容部分，产生一个或多个解码的内容部分；以及，将所述已解码的内容部分传输到输入/输出(I/O)控制器。
示例8是示例7的处理系统，其特征在于，所述I/O控制器包括显示控制器。
示例9是示例7-8中的任一示例的处理系统，其特征在于，所述数字内容项目包括视频内容项目。
示例10是一种芯片上系统(SoC)，包括：执行多个虚拟机的处理核；以及，耦合到所述处理核的互连，所述互连：从所述处理核接收第一事务，所述第一事务与第一虚拟机的标识符相关联；使用所述第一虚拟机的所述标识符，判断所述第一事务是否被允许访问耦合到所述互连的存储器；从所述处理核接收第二事务，所述第二事务与第二虚拟机的所述标识符相关联；以及，使用所述第二虚拟机的所述标识符，判断所述第二事务是否被允许访问耦合到所述互连的数字内容解码器。
示例11是示例10的SoC，其特征在于，处理核进一步：利用所述第一虚拟机的所述标识符来标记所述第一事务。
示例12是示例10-11中的任一示例的SoC，其特征在于，处理核进一步：利用所述第一虚拟机的所述标识符来标记所述第二事务。
示例13是示例10-12中的任一示例的SoC，其特征在于，所述处理核进一步用于执行虚拟机管理器，该虚拟机管理器与允许该虚拟机管理器配置所述互连以允许或禁止下列各项中的至少一项的访问级别特权相关联：基于存储器地址范围的存储器访问事务或基于外围设备标识符的外围设备访问事务。
示例14是示例10-13中的任一示例的SoC，其特征在于，第一虚拟机被编程为：从下列各项中的一项接收所述加密的内容部分：文件系统或网络；以及，将所述加密的内容部分存储到存储器缓冲区中。
示例15是示例10-14中的任一示例的SoC，其特征在于，第二虚拟机被编程为：解密数字内容项目的一个或多个加密的内容部分以产生一个或多个经解密的内容部分；导致所述数字内容解码器通过解码所述加密的内容部分，产生一个或多个解码的内容部分；以及，将所述已解码的内容部分传输到输入/输出(I/O)控制器。
示例16是一种方法，包括：由处理核初始化由第一虚拟机标识符所标识的第一虚拟机；响应于接收到由所述第一虚拟机启动的访问存储器缓冲区的存储器访问事务，利用所述第一虚拟机的标识符来标记所述存储器访问事务；以及，响应于接收到由所述第一虚拟机启动的数字内容解码器访问事务，利用所述第一虚拟机的标识符来标记所述数字解码器访问事务。
示例17是示例16的方法，其特征在于，初始化所述第一虚拟机包括将所述第一虚拟机的所述标识符存储到专用的内部寄存器中。
示例18是示例16-17中的任一示例的方法，进一步包括：初始化由第一虚拟机标识符所标识的第二虚拟机；以及响应于接收到由第二虚拟机启动的访问所述存储器缓冲区的存储器访问事务，利用所述第二虚拟机的标识符来标记所述存储器访问事务。
示例19是示例16-18中的任一示例的方法，其特征在于，第一虚拟机被编程为：从下列各项中的一项接收所述加密的内容部分：文件系统或网络；以及，将所述加密的内容部分存储到所述存储器缓冲区中。
示例20是示例16-19中的任一示例的方法，其特征在于，第二虚拟机被编程为：解密数字内容项目的一个或多个加密的内容部分以产生一个或多个经解密的内容部分；导致所述数字内容解码器通过解码所述加密的内容部分，产生一个或多个解码的内容部分；以及，将所述已解码的内容部分传输到输入/输出(I/O)控制器。
示例21是一种设备，包括：存储器；以及，耦合到所述存储器的处理系统，所述处理系统用于执行如示例16-20中的任一示例所述的方法。
示例22是包括可执行指令的计算机可读取的非瞬时的存储介质，可执行指令当由处理系统执行时使处理系统执行下列操作，包括：初始化由第一虚拟机标识符所标识的第一虚拟机；响应于接收到由所述第一虚拟机启动的访问存储器缓冲区的存储器访问事务，利用所述第一虚拟机的标识符来标记所述存储器访问事务；以及，响应于接收到由所述第一虚拟机启动的数字内容解码器访问事务，利用所述第一虚拟机的标识符来标记所述数字解码器访问事务。
示例23是示例22的计算机可读取的非瞬时的存储介质，其特征在于，初始化所述第一虚拟机包括将所述第一虚拟机的所述标识符存储到专用的内部寄存器中。
示例24是示例22-23中的任一示例的计算机可读取的非瞬时的存储介质，进一步包括导致所述处理系统执行下列操作的可执行指令：初始化由第一虚拟机标识符所标识的第二虚拟机；以及响应于接收到由第二虚拟机启动的访问所述存储器缓冲区的存储器访问事务，利用所述第二虚拟机的标识符来标记所述存储器访问事务。
示例25是示例22-24中的任一示例的计算机可读取的非瞬时的存储介质，进一步包括导致第一虚拟机执行下列操作的可执行指令：从下列各项中的一项接收所述加密的内容部分：文件系统或网络；以及，将所述加密的内容部分存储到所述存储器缓冲区中。
示例26是示例22-25中的任一示例的计算机可读取的非瞬时的存储介质，进一步包括导致第二虚拟机执行下列操作的可执行指令：解密数字内容项目的一个或多个加密的内容部分以产生一个或多个经解密的内容部分；导致所述数字内容解码器通过解码所述加密的内容部分，产生一个或多个解码的内容部分；以及，将所述已解码的内容部分传输到输入/输出 (I/O)控制器。
详细描述的某些内容部分以算法、和对计算机存储器内的数据位的操作的符号表示法的形式存在。这些算法描述和表示法是那些精通数据处理技术的人所使用的最有效地将他们的工作的实质传递到精通技术的其他人的手段。算法，这里一般是指导致所希望的结果的操作的独立的序列。操作是那些需要对物理量进行物理操纵的操作。通常，尽管不一定，这些量呈现电的和/或磁性信号的形式，这些信号能够被存储、传输、组合、比较，以及以别的方式操纵。已经证明有时，主要由于共同的用途原因，将这些信号称为位、值、元素、符号、字符、术语、数字等等比较方便。
然而，应该记住，所有这些和/或类似的术语将与适当的物理量关联，仅仅是应用于这些量的方便的标记。除非特别声明，从上文的讨论中显而易见地看出，应该理解，在整个本说明书中，利用诸如“加密”、“解密”、“存储”、“提供”、“导出”、“获取”、“接收”、“认证”、“删除”、“执行”、“请求”、“通信”等等之类的术语的讨论，引用了计算系统，和/或类似的电子计算设备的动作和/或进程，它们操纵和/或转换表示为计算系统的寄存器和存储器内的物理(例如，电子)量的数据，将这些数据转换为类似地表示为计算系统存储器或寄存器和/或其他这样的信息存储器、传输和/或显示设备内的物理量的其他数据。
在此可使用词语“示例”或“示例性”意指用作示例、实例或说明。本文中被描述为“示例”或“示例性”的任何方面或设计不一定被解释为优选于或更优于其他方面或设计。相反，使用词语“示例”或“示例性”旨在以具体的方式呈现各个概念。如本申请中所使用的，术语“或”意指包括性“或”而非互斥性“或”。即，除非另有指定或从上下文可以清楚，“X包括A或B”意指任何自然的包括性排列。即，如果X包括A；X包括B；或X包括A和B两者，则在任何以上情况下，都满足“X包括A或 B。”此外，本申请中和所附权利要求书所使用的冠词“一”和“一个”一般应解释为一个或多个摂，除非另有指定或从上下文将清楚是指单数形式。此外，术语“实施例”或“一个实施例”或“实现”或“一个实现”不旨在意指同一个实施例或实现，除非这样描述。此外，如此处所使用的术语“第一”、“第二”、“第三”、“第四”等等旨在用作区别不同的元件的标记，可以不一定具有根据它们的数字表示的序数含义。
此处所描述的各实施例还可以涉及用于执行此处的操作的设备。可以为所需的用途专门地设计此设备，也可以包括由存储在计算机中的计算机程序有选择地激活和/或重新配置的通用计算机。这样的计算机程序可以存储在非瞬时的计算机可读取的存储介质上，诸如，但不仅限于，任何类型的磁(光)盘，包括软盘、光盘、CD-ROM，以及磁性光盘、只读存储器 (ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡，闪存，或适于存储电子指令的任何类型的介质。术语“计算机可读取的存储介质”应该被视为包括存储一个或多个指令集的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的缓存和服务器)。术语“计算机可读介质”还应该被视为包括能够存储、编码或携带由机器执行的一组指令并且使机器执行各实施例的方法中的任何一个或多个的任何介质。术语“计算机可读取的存储介质”相应地应该被视为包括，但不局限于，固态存储器、光学介质、磁性介质，能够存储由机器执行的一组指令并且使机器执行各实施例的方法中的任何一个或多个的任何介质。
此处呈现的算法和/或显示不固有地涉及任何特定计算机或其他设备。各种通用系统可以与根据此处的原理编写的程序一起使用，或者构建更加专业化的设备来执行所需的方法操作也是比较方便的。根据下面的描述，这些系统中的各种系统的所需的结构将变得显而易见。另外，没有参考任何特定编程语言来描述各实施例。应该理解，可以使用各种编程语言来实现此处所描述的各实施例的各实施例的原理。
上面的描述阐述了诸如特定系统、组件、方法等等的示例之类的很多具体细节，以便提供对多个实施例的更全面的理解。然而，对那些精通本技术的人显而易见的是，可以在没有这些具体细节的情况下实施至少一些实施例。在其他情况下，没有详细示出或以简单框图格式来呈现已知的组件或方法，以便避免对各实施例造成不必要的模糊。如此，上文阐述的具体细节只是示例性的。特定实现可能不同于这些示例性细节，仍在各实施例的范围内。
可以理解，上文的描述只是说明性的，而不是限制性的。在阅读和理解上面的描述之后，许多其他实施例对本领域的技术人员是显而易见的。各实施例的范围完全由所附权利要求书以及这些权利要求所授权的等效技术方案的完整范围来确定。

Claims (17)

1.一种实现安全视频输出路径的处理系统，所述处理系统包括：
存储器,包括安全存储器缓冲区；
通信总线，所述通信总线实现存储器防火墙以用于允许以虚拟机标识符标记的存储器访问事务，所述虚拟机标识符通过存储器地址范围到虚拟机标识符的多个映射中的一个映射与请求存储器范围相关联；以及
处理核，通过所述通信总线通信地耦合到所述存储器，所述处理核用于：
初始化第一虚拟机和第二虚拟机；
使每个存储器访问事务与包括发起相应事务的虚拟机的标识符的标记相关联；
利用所述第二虚拟机的标识符到所述安全存储器缓冲区的地址范围的映射来配置存储器防火墙；
通过所述第一虚拟机接收加密的数字内容项目；
通过所述第一虚拟机将所述加密的数字内容项目存储在所述第二虚拟机可访问的共享存储器缓冲区中；
通过所述第二虚拟机来解密所述加密的数字内容项目的部分以产生经解密的内容部分；
通过所述第二虚拟机将所述经解密的内容部分存储在所述安全存储器缓冲区中；以及
通过所述第二虚拟机使数字内容解码器通过从所述安全存储器缓冲区读取所述经解密的内容部分并解码所述经解密的内容部分，以生成经解码的内容部分。
2.如权利要求1所述的处理系统，其特征在于，所述处理核进一步用于将所述第一虚拟机的所述标识符存储到第一内部寄存器中。
3.如权利要求1所述的处理系统，其特征在第二于，初始化所述第二虚拟机包括将所述第二虚拟机的所述标识符存储到第二内部寄存器中。
4.如权利要求1所述的处理系统，其特征在于，所述通信总线用于实现外围防火墙，以允许通过由所述第二虚拟机的所述标识符认证的代理对所述数字内容解码器的访问。
5.如权利要求1所述的处理系统，其特征在于，所述处理核进一步用于：
将所述经解码的内容部分传输到输入/输出I/O控制器。
6.如权利要求5所述的处理系统，其特征在于，所述输入/输出I/O控制器包括显示控制器。
7.如权利要求5所述的处理系统，其特征在于，所述数字内容项目包括视频内容项目。
8.一种实现安全视频输出路径的芯片上系统SoC，所述芯片上系统SoC包括：
处理核，用于执行第一虚拟机和第二虚拟机，所述处理核进一步用于使每个存储器访问事务与包括发起相应事务的虚拟机的标识符的标记相关联；以及
通信总线，耦合到所述处理核，所述通信总线实现存储器防火墙以用于允许以虚拟机标识符标记的存储器访问事务，所述虚拟机标识符通过存储器地址范围到虚拟机标识符的多个映射中的一个映射与请求存储器范围相关联；
所述处理核进一步用于：
利用所述第二虚拟机的标识符到安全存储器缓冲区的地址范围的映射来配置存储器防火墙；
通过所述第一虚拟机接收加密的数字内容项目；
通过所述第一虚拟机将所述加密的数字内容项目存储在所述第二虚拟机可访问的共享存储器缓冲区中；
通过所述第二虚拟机来解密所述加密的数字内容项目的部分以产生经解密的内容部分；
通过所述第二虚拟机将所述经解密的内容部分存储在所述安全存储器缓冲区中；以及
通过所述第二虚拟机使数字内容解码器通过从所述安全存储器缓冲区读取所述经解密的内容部分并解码所述经解密的内容部分，以生成经解码的内容部分。
9.如权利要求8所述的芯片上系统SoC，其特征在于，所述处理核进一步用于：
利用所述第一虚拟机的所述标识符来标记第一事务。
10.如权利要求8所述的芯片上系统SoC，其特征在于，所述处理核进一步用于：
利用所述第一虚拟机的所述标识符来标记第二事务。
11.如权利要求8所述的芯片上系统SoC，其特征在于，所述处理核进一步用于：
将所述经解码的内容部分项目传输到输入/输出I/O控制器。
12.一种实现安全视频输出路径的方法，所述方法包括：
由处理核初始化第一虚拟机和第二虚拟机；
实现存储器防火墙以用于允许以虚拟机标识符标记的存储器访问事务，所述虚拟机标识符通过存储器地址范围到虚拟机标识符的多个映射中的一个映射与请求存储器范围相关联；
使每个存储器访问事务与包括发起相应事务的虚拟机的标识符的标记相关联；
利用所述第二虚拟机的标识符到安全存储器缓冲区的地址范围的映射来配置存储器防火墙；
通过所述第一虚拟机接收加密的数字内容项目；
通过所述第一虚拟机将所述加密的数字内容项目存储在所述第二虚拟机可访问的共享存储器缓冲区中；
通过所述第二虚拟机来解密所述加密的数字内容项目的部分以产生经解密的内容部分；
通过所述第二虚拟机将所述经解密的内容部分存储在所述安全存储器缓冲区中；以及
通过所述第二虚拟机使数字内容解码器通过从所述安全存储器缓冲区读取所述经解密的内容部分并解码所述经解密的内容部分，以生成经解码的内容部分。
13.如权利要求12所述的方法，其特征在于，初始化所述第一虚拟机包括将所述第一虚拟机的所述标识符存储到专用的内部寄存器中。
14.如权利要求12所述的方法，其特征在于，还包括：
将所述经解码的内容部分项目传输到输入/输出I/O控制器。
15.一种实现安全视频输出路径的设备，所述设备包括：
存储器；以及
处理系统，耦合到所述存储器，所述处理系统用于执行如权利要求12-14中的任何一项所述的方法。
16.一种计算机实现的系统，包括用于执行如权利要求12-14中的任一项所述的方法的装置。
17.一种计算机可读存储介质，其上存储有指令，所述指令响应于被执行而导致计算设备执行如权利要求12-14中的任一项所述的方法。
CN201510093606.9A 2014-03-27 2015-03-02 用于实现安全视频输出路径的硬件辅助虚拟化 Expired - Fee Related CN105184113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/227,178 2014-03-27
US14/227,178 US9785576B2 (en) 2014-03-27 2014-03-27 Hardware-assisted virtualization for implementing secure video output path

Publications (2)

Publication Number Publication Date
CN105184113A CN105184113A (zh) 2015-12-23
CN105184113B true CN105184113B (zh) 2018-11-09

Family

ID=54190580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510093606.9A Expired - Fee Related CN105184113B (zh) 2014-03-27 2015-03-02 用于实现安全视频输出路径的硬件辅助虚拟化

Country Status (3)

Country Link
US (1) US9785576B2 (zh)
CN (1) CN105184113B (zh)
TW (1) TWI540446B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013095461A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Secure direct memory access
US9251090B1 (en) * 2014-06-03 2016-02-02 Amazon Technologies, Inc. Hypervisor assisted virtual memory obfuscation
FR3030827B1 (fr) 2014-12-19 2017-01-27 Stmicroelectronics (Grenoble 2) Sas Procede et dispositif de traitement securise de donnees cryptees
US10838882B2 (en) * 2015-04-07 2020-11-17 Vanco International, Llc HDMI extender with bidirectional power over twisted pair
US10055155B2 (en) * 2016-05-27 2018-08-21 Wind River Systems, Inc. Secure system on chip
US9965375B2 (en) * 2016-06-28 2018-05-08 Intel Corporation Virtualizing precise event based sampling
US10114768B2 (en) * 2016-08-29 2018-10-30 Intel Corporation Enhance memory access permission based on per-page current privilege level
US10318162B2 (en) * 2016-09-28 2019-06-11 Amazon Technologies, Inc. Peripheral device providing virtualized non-volatile storage
KR102511451B1 (ko) * 2016-11-09 2023-03-17 삼성전자주식회사 리치 실행 환경에서 보안 어플리케이션을 안전하게 실행하는 컴퓨팅 시스템
US10528746B2 (en) * 2016-12-27 2020-01-07 Intel Corporation System, apparatus and method for trusted channel creation using execute-only code
US10241947B2 (en) * 2017-02-03 2019-03-26 Intel Corporation Hardware-based virtual machine communication
DE102017103554B3 (de) * 2017-02-21 2018-05-09 Phoenix Contact Gmbh & Co. Kg Frontadapter zum Verbinden mit einer Steuerungseinrichtung und Automatisierungssystem
US20180276321A1 (en) * 2017-03-24 2018-09-27 The Boeing Company Method and apparatus for testing design of satellite wiring harness and signal processing units
US10908998B2 (en) * 2017-08-08 2021-02-02 Toshiba Memory Corporation Managing function level reset in an IO virtualization-enabled storage device
US11249779B2 (en) * 2017-09-01 2022-02-15 Intel Corporation Accelerator interconnect assignments for virtual environments
US11687654B2 (en) * 2017-09-15 2023-06-27 Intel Corporation Providing isolation in virtualized systems using trust domains
CN110352590A (zh) * 2018-02-05 2019-10-18 思科技术公司 具有多个插槽的可配置存储服务器
US11115383B2 (en) * 2018-05-24 2021-09-07 Texas Instruments Incorporated System on chip firewall memory architecture
WO2020028782A1 (en) * 2018-08-03 2020-02-06 Nvidia Corporation Secure access of virtual machine memory
US10936506B2 (en) * 2019-02-22 2021-03-02 Chengdu Haiguang Integrated Circuit Design Co., Ltd. Method for tagging control information associated with a physical address, processing system and device
US20220358220A1 (en) * 2019-09-27 2022-11-10 Intel Corporation Using secure enclaves and dynamic measurements
US11599376B1 (en) * 2020-02-20 2023-03-07 Amazon Technologies, Inc. Deep learning architecture for edge computing system
US20220035751A1 (en) * 2020-07-28 2022-02-03 Mediatek Inc. Method and system for improving efficiency of protecting multi-content process

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101218587A (zh) * 2005-07-05 2008-07-09 皇家飞利浦电子股份有限公司 用于数字内容保护的方法、系统与设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7797699B2 (en) * 2004-09-23 2010-09-14 Intel Corporation Method and apparatus for scheduling virtual machine access to shared resources
US8090919B2 (en) * 2007-12-31 2012-01-03 Intel Corporation System and method for high performance secure access to a trusted platform module on a hardware virtualization platform
US8234631B2 (en) * 2007-08-14 2012-07-31 Dynatrace Software Gmbh Method and system for tracing individual transactions at the granularity level of method calls throughout distributed heterogeneous applications without source code modifications
US7877760B2 (en) 2006-09-29 2011-01-25 Microsoft Corporation Distributed hardware state management in virtual machines
KR101425621B1 (ko) * 2008-01-15 2014-07-31 삼성전자주식회사 컨텐츠를 안전하게 공유하는 방법 및 시스템
EP2448262A4 (en) * 2009-06-26 2012-11-21 Panasonic Corp COMMUNICATION DEVICE
US8719547B2 (en) 2009-09-18 2014-05-06 Intel Corporation Providing hardware support for shared virtual memory between local and remote physical memory
US9020432B2 (en) * 2009-11-30 2015-04-28 Panasonic Intellectual Property Corporation Of America Mobile communication device, communication method, integrated circuit, and program
EP3009941B1 (en) * 2009-12-14 2017-07-26 Citrix Systems Inc. Methods and systems for communicating between trusted and non-trusted virtual machines
US8887227B2 (en) * 2010-03-23 2014-11-11 Citrix Systems, Inc. Network policy implementation for a multi-virtual machine appliance within a virtualization environtment
EP2569698B1 (en) * 2010-05-10 2019-07-10 Citrix Systems, Inc. Redirection of information from secure virtual machines to unsecure virtual machines
US8463980B2 (en) * 2010-09-30 2013-06-11 Microsoft Corporation Shared memory between child and parent partitions
TW201217969A (en) 2010-10-22 2012-05-01 Nat Chip Implementation Ct Nat Applied Res Lab Virtualized peripheral hardware platform system
US8655945B2 (en) * 2010-11-16 2014-02-18 International Business Machines Corporation Centralized rendering of collaborative content
US9566158B2 (en) 2011-12-31 2017-02-14 Intel Corporation Hardware protection of virtual machine monitor runtime integrity watcher
TWI594186B (zh) 2012-05-16 2017-08-01 緯創資通股份有限公司 虛擬頻道之管理方法、擷取數位內容之方法及具有虛擬頻道之網路多媒體重現系統
US9122780B2 (en) * 2012-06-20 2015-09-01 Intel Corporation Monitoring resource usage by a virtual machine
US20140164718A1 (en) * 2012-12-07 2014-06-12 Open Kernel Labs, Inc. Methods and apparatus for sharing memory between multiple processes of a virtual machine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101218587A (zh) * 2005-07-05 2008-07-09 皇家飞利浦电子股份有限公司 用于数字内容保护的方法、系统与设备

Also Published As

Publication number Publication date
US9785576B2 (en) 2017-10-10
CN105184113A (zh) 2015-12-23
TWI540446B (zh) 2016-07-01
TW201543230A (zh) 2015-11-16
US20150278119A1 (en) 2015-10-01

Similar Documents

Publication Publication Date Title
CN105184113B (zh) 用于实现安全视频输出路径的硬件辅助虚拟化
CN105320612B (zh) 验证虚拟地址转换
CN104850777B (zh) 使用认证的清单来实现对多处理器平台的外部确认
CN104954356B (zh) 保护共享的互连以用于虚拟机
CN105264513B (zh) 用于过程返回地址验证的系统和方法
US9852301B2 (en) Creating secure channels between a protected execution environment and fixed-function endpoints
US9501668B2 (en) Secure video ouput path
CN104951697B (zh) 来自过程指令的返回-目标限制性返回、处理器、方法及系统
CN104951274B (zh) 用于控制流安全性的二进制转换机制的指令和逻辑
TWI739772B (zh) 處理器、用於安全指令執行管線之方法、及運算系統
CN108388528A (zh) 基于硬件的虚拟机通信
US10230528B2 (en) Tree-less integrity and replay memory protection for trusted execution environment
US9705892B2 (en) Trusted time service for offline mode
US9417879B2 (en) Systems and methods for managing reconfigurable processor cores
CN108027864B (zh) 经双仿射映射的s-盒硬件加速器
CN107003965A (zh) 向用户级应用传递中断
CN108701101A (zh) 处理器系统管理中断事件的基于仲裁器的串行化
CN109690546A (zh) 支持对客户机飞地存储器页的超额订阅
US9959939B2 (en) Granular cache repair
US20150178203A1 (en) Optimized write allocation for two-level memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20181109

Termination date: 20210302

CF01 Termination of patent right due to non-payment of annual fee